【課題】 ＨＢＴでは、ベース電流を増加させて電流密度の向上を図ると、二次降伏を起し、破壊に至りやすくなる。
【解決手段】 単位ＨＢＴと単位ＦＥＴを分離領域を介して隣接して配置し、単位ＨＢＴのベース電極に単位ＦＥＴのソース電極を接続した単位素子を複数接続して能動素子を構成する。これにより、単位素子に電流が集中した場合であっても二次降伏による破壊が発生しない能動素子を実現できる。また単位ＦＥＴでは耐圧を確保するため埋め込みゲート電極構造を採用するが、埋め込み部をＩｎＧａＰ層に拡散させない構造とすることによりＰｔの異常拡散を防止できる。更に、単位ＨＢＴのエミッタメサ、ベースメサ形成、レッジ形成および単位ＦＥＴのゲートリセスエッチングに選択エッチングを採用でき、再現性が良好となる。 （もっと読む）

【課題】ｎ型ＩｎＧａＡｓノンアロイ層を低抵抗化する。
【解決手段】半絶縁性ＧａＡｓ基板１上に、ｎ型サブコレクタ層２、ｎ型コレクタ層３、ｐ型べース層４、ｎ型エミッタ層５及びｎ型ＩｎＧａＡｓノンアロイ層１０が順次形成され、そのｎ型ＩｎＧａＡｓノンアロイ層１０は、Ｉｎ組成の均一でないｎ型ＩｎＧａＡｓグレーデッド層１０ａ（不均一組成層）、及びその上のＩｎ組成の均一なｎ型ＩｎＧａＡｓ均一組成層９から構成される。グレーデッド層１０ａが、Ｉｎ組成の低い第一グレーデッド層７（第一層）と、第一グレーデッド層７よりもＩｎ組成の高い第二グレーデッド層８（第二層）とから構成され、第一グレーデッド層７は、当該Ｉｎ組成でのＣ（炭素）のバックグラウンド濃度を抑制し、且つｎ型ドーパントとしてＳｅをドープしたときよりも高いキャリア濃度を得るためにＳｉをドープしたものである。 （もっと読む）

【課題】バイポーラトランジスタの電流増幅率の更なる向上とリーク電流の更なる低減とを好適に図ることのできる半導体装置を提供する。
【解決手段】シリコン基板１１の主表面Ｓａにおけるエミッタ電極１８の外周面から低抵抗層２１のエミッタ層１７側の端部Ｓｆまでの距離ｄ１、素子分離領域１３の内周面から外周面から低抵抗層２１のエミッタ層１７側の端部Ｓｆまでの距離ｄ２、及び素子分離領域１３の底面Ｓｄから、活性領域１４の表層の領域における低抵抗層２１の深さｄ３がシリコン基板１１の主表面Ｓａから０．０４μｍ以上となるように、外部ベース層として機能する低抵抗層２１の形成位置を設定する。 （もっと読む）

【課題】第１の導電型の炭化ケイ素（ＳｉＣ）コレクタ層、炭化ケイ素コレクタ層上の第２の導電型のエピタキシャル炭化ケイ素ベース層、およびエピタキシャル炭化ケイ素ベース層上の第１の導電型のエピタキシャル炭化ケイ素エミッタメサを含むバイポーラ接合トランジスタ（ＢＪＴ）を提供する。
【解決手段】本発明に係るバイポーラ接合トランジスタでは、第１の導電型のエピタキシャル炭化ケイ素保護層が、炭化ケイ素エミッタメサの外側にあるエピタキシャル炭化ケイ素ベース層の少なくとも一部に設けられる。また、エピタキシャル炭化ケイ素保護層が、０デバイスバイアスで完全空乏状態になるように構成される。 （もっと読む）

【課題】再現性良く高歩留まりで製造することが可能な耐破壊性に優れたヘテロ接合バイポーラトランジスタを提供する。
【解決手段】ヘテロ接合バイポーラトランジスタであって、サブコレクタ層１０２と、コレクタ層１１０と、ベース層１０６と、ベース層１０６を構成する半導体よりも大きなバンドギャップを有するエミッタ層１０７とを備え、コレクタ層１１０は、サブコレクタ層１０２上に形成された第１のコレクタ層１０３と、第１のコレクタ層１０３上に形成された第２のコレクタ層１０４と、第２のコレクタ層１０４とベース層１０６との間に形成された第３のコレクタ層１０５とを有し、第１のコレクタ層１０３を構成する半導体は、第３のコレクタ層１０５及び第２のコレクタ層１０４を構成する半導体と異なり、第２のコレクタ層１０４の不純物濃度は、サブコレクタ層１０２の不純物濃度よりも低く、かつ、第３のコレクタ層１０５の不純物濃度よりも高い。 （もっと読む）

【課題】エミッタ層の寸法幅を微細化した高性能な半導体装置の製造方法を提供する。
【解決手段】シリコン基板１上に、素子分離膜３に囲まれた活性領域Ａ１を形成する。素子分離膜３の上には活性領域Ａ１を含む側の所定の領域に開口部Ａ２を有するシリコン酸化膜からなる保護膜４を設ける。この活性領域Ａ１上にＳｉＧｅ合金層６ａを形成し、ＳｉＧｅ合金層６ａ上にシリコン膜７およびｎ型拡散層（エミッタ層）１３を形成する。このｎ型拡散層１３は断面凸状のシリコン膜７の一部にｎ型不純物を拡散させて形成する。またｎ型拡散層１３の上に多結晶シリコン膜８ａおよびシリサイド膜１５ａを形成する。さらにｎ型拡散層１３、多結晶シリコン膜８ａ、及びシリサイド膜１５ａは、絶縁膜からなる側壁膜１１で囲う。さらにＳｉＧｅ合金層６ａのうち内部ベース層として働く領域の外側に、外部ベース層としてｐ^＋拡散層１２ａおよびシリサイド膜１５ｂを形成する。 （もっと読む）

【課題】ベース抵抗が小さく、最大発振周波数などの高周波特性が優れ、低雑音なバイポーラトランジスタおよびその製造方法を提供する。
【解決手段】Ｓｉコレクタ層３ａ上に、ＳｉＧｅスペーサ層４ａ、傾斜ＳｉＧｅベース層４ｂ、Ｓｉキャップ層５が形成され、Ｓｉキャップ層５上にボロンドープのベース引き出し電極６が下全面接触で設けられ、ベース引き出し電極６に開口部６ａが設けられ、開口部６ａのベース引き出し電極６の側壁と底部Ｓｉキャップ層上に酸化膜７が設けられ、酸化膜７にエミッタ開口部７ａが設けられている。エミッタ開口部７ａを埋めるエミッタ引き出し電極９が設けられ、エミッタ引き出し電極９中のリンがＳｉキャップ層５に拡散されてエミッタ拡散層５ａが形成されている。ベース引き出し電極６とエミッタ開口部７ａは自己整合的に形成され、外部ベース層のリンク領域を削減し、ベース抵抗を低減できる。 （もっと読む）

垂直チャンネルおよび自己整合再成長ゲートを有する接合電界効果トランジスタおよびこれらのデバイスを製造する方法が記載される。該方法は半導体材料を選択的に成長かつ／あるいは選択的に除去してチャンネルの側面に沿っておよびソースフィンガーを分けるトレンチの底面上にｐ−ｎ接合ゲートを形成するための技法を用いる。自己整合再成長ベースコンタクト領域を有するバイポーラトランジスタを製造する方法およびこれらのデバイスを製造する方法も記載される。該半導体デバイスは炭化ケイ素で製造することができる。

（もっと読む）

【課題】オーミックコンタクトを有効に形成し、デバイスの操作特性を向上させる、ｐ型ひずみInGaNベース層を有するGaNへテロ接合バイポーラトランジスタおよびその製造方法を提供する。
【解決手段】ｐ型ひずみInGaNベース層を有する窒化ガリウムへテロ接合バイポーラトランジスタが提供され、窒化ガリウムへテロ接合バイポーラトランジスタが、基板、基板上に設置される高濃度ドープしたコレクタ接触層、前記コレクタ接触層上に設置される低濃度ドープしたコレクタ層、前記コレクタ層上のｐ型ベース層、前記ｐ型ベース層上に設置された高濃度ドープしたｐ型ひずみInGaNベース層、前記ｐ型ひずみInGaNベース層上に設置されるエミッタ層、前記エミッタ層上に設置される高濃度ドープしたエミッタ接触層および前記エミッタ接触層上、前記ｐ型ひずみInGaNベース層上、および前記コレクタ接触層上にそれぞれ設置される、エミッタ金属電極、ベース金属電極およびコレクタ金属電極を含む。 （もっと読む）

【課題】熱暴走対策としてエミッタバラスト方式を採用するＲＦ信号増幅用のパワーバイポーラトランジスタ（ＨＢＴ）を採用したＲＦ電力増幅器全体の電力利得と電力効率とを改善すること。
【解決手段】ひとつのパワー素子を構成する複数のユニット・トランジスタには、ぞれぞれエミッタバラスト抵抗が接続されている。その結果、複数のユニット・トランジスタの複数のベースには、１個の結合容量ＣによりＲＦ入力信号を共通に供給できる。ＲＦ入力信号が供給される１個の結合容量Ｃの一方の電極プレート１００の配線幅Ｗを、複数のベースへの信号注入配線領域２０４＿１、２０４＿２…２０４＿Ｎの配線幅ｗより大きくする。複数のコレクタ増幅出力信号の間での位相差が小さくなる。 （もっと読む）

【課題】 エミッタ層の寸法幅を微細化した高性能な半導体装置の製造方法を提供する。
【解決手段】 シリコン基板１上に、素子分離領域３に囲まれたエピタキシャル層２（活性領域２ａ）を形成する。この活性領域２ａ上にＳｉＧｅ合金層４を形成し、ＳｉＧｅ合金層４上にシリコン膜５およびｎ型拡散層（エミッタ層）６を形成する。このｎ型拡散層６は断面凸状のシリコン膜５の一部にｎ型不純物を拡散させて形成する。またｎ型拡散層６の上に多結晶シリコン膜７ａおよびシリサイド膜１１ａを形成する。さらにｎ型拡散層６、多結晶シリコン膜７ａ、及びシリサイド膜１１ａは、絶縁膜からなる側壁膜９で囲う。さらにＳｉＧｅ合金層４のうち内部ベース層として働く領域の外側に、外部ベース層としてｐ^＋拡散層１０およびシリサイド膜１１ｂを形成する。 （もっと読む）

メタルベーストランジスタを示す。該トランジスタは、第一電極２及び第二電極６と、該第一及び第二電極間の電流流れを制御するベース電極３とを備える。第一電極２を半導体材料から作製する。ベース電極は、第一電極を形成する半導体材料の上に堆積した金属層である。本発明によれば、第二電極は、ベース電極３と電気接触した半導体ナノワイヤにより形成される。
（もっと読む）

【課題】ベース・エミッタのへテロ接合における伝導帯下端のバンド不連続（ΔＥｃ）を無くすことが可能なヘテロ接合バイポーラトランジスタを提供する。
【解決手段】半絶縁性ＧａＡｓから構成される基板１０１と、基板１０１に格子整合するエピタキシャル層１００とからなるヘテロ接合バイポーラトランジスタであって、エピタキシャル層１００は、ｎ⁺−ＧａＡｓから構成されるサブコレクタ層１０２と、ｎ−ＧａＡｓから構成されるコレクタ層１０３と、ｐ⁺−ＧａＰＳｂから構成されるベース層１０４と、ＧａＰＳｂと電子親和力が同じで、ＧａＰＳｂよりもバンドギャップエネルギーが大きいＩｎＧａＰから構成されるエミッタ層１０５とを有する。 （もっと読む）

本発明は、基板（１１）と、エミッタ領域（１）、ベース領域（２）及びコレクタ領域（３）を有する少なくとも１つのバイポーラトランジスタを備える半導体本体（１２）とを有する半導体デバイス（１０）の製造方法であって、当該半導体本体（１２）に、前記コレクタ領域とエミッタ領域（１、３）のうちの一方の領域（３）を形成する第１の半導体領域（１３）を形成し、半導体本体（１２）の表面上には、第１の絶縁層（４）、多結晶半導体層（５）及び第２の絶縁層（６）から成る層のスタックを形成し、該スタックに開口（７）を形成し、その後に、非選択的エピタキシャル成長によって、更なる半導体層（２２）を堆積し、開口（７）の底面上の単結晶の水平部分がベース領域（２）を形成し、開口（７）の側面上の多結晶の垂直部分（２Ａ）は多結晶半導体層（５）に接続し、その後に、開口（７）の側面に平行にスペーサ（Ｓ）を形成し、そしてエミッタ及びコレクタ領域（１、３）のうちの他方の領域（１）を形成する第２の半導体領域（３１）を前記スペーサ（Ｓ）の間に形成する、半導体デバイスの製造方法に関する。本発明によれば、上記方法は、前記更なる半導体層（２２）を堆積する前に、前記第２の絶縁層（６）に、その下に在る半導体層（５）の端部（５Ａ）から張り出して突出して見える端部（６Ａ）を設けることを特徴とする。この方法により、費用効率の高い、良好な高周波特性を有するバイポーラトランジスタデバイスを得ることができる。
（もっと読む）

【課題】結晶欠陥の少ないエピタキシャル層を成長し、電流利得βの長期信頼性を向上させるIII−Ｖ族化合物半導体の製造方法を提供する。
【解決手段】加熱された半絶縁性化合物半導体基板１上に、ドーパント原料、III族原料、Ｖ族原料及び希釈用ガスを供給し、気相成長法により、III−Ｖ族化合物半導体から成るヘテロ接合バイポーラトランジスタ（ＨＢＴ）用の少なくともサブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、エミッタコンタクト層６、ノンアロイ層７を順にエピタキシャル成長させる。ベース層４等の成長速度を従来よりも約３０％以上高い成長速度に設定し、結晶欠陥の少ないエピタキシャル層を成長させる。 （もっと読む）

【課題】増幅利得の向上（高出力動作）と熱暴走抑制効果の向上（安定動作）とを両立させた、半導体電力増幅器及びその製造方法を提供する。
【解決手段】各ＨＢＴ４０のエミッタは、並列接続された第１のエミッタバラスト抵抗体４１及び第２のエミッタバラスト抵抗体４２を介して、エミッタ（接地）端子３にそれぞれ接続される。第１のエミッタバラスト抵抗体４１と第２のエミッタバラスト抵抗体４２とは、温度変化に伴う抵抗値の変化傾向が相反する温度特性を有した材料で形成される。これにより、第１のエミッタバラスト抵抗体４１が有する温度上昇に従って抵抗値が減少（又は増加）する欠点を、第２のエミッタバラスト抵抗体４２が有する温度上昇に従って抵抗値が増加（又は減少）する欠点で緩和させることが可能となる。 （もっと読む）

【課題】低いオン抵抗を有し且つ高い破壊耐圧を有するヘテロ接合バイポーラトランジスタを提供する。
【解決手段】 基板１００上に形成された導電型のサブコレクタ層１０１と、サブコレクタ層１０１上に形成された第１のコレクタ層１０２と、第１のコレクタ層１０２上に形成され、サブコレクタ層１０１の導電型と同一の導電型を有する第２のコレクタ層１０３とを備え、第１のコレクタ層１０２には、その内部にデルタドープ層１０８が介在している。 （もっと読む）

【課題】 高濃度のドーピングを行うことが可能で、電極と良好なオーミック接触を取ることを可能とする。
【解決手段】 III−Ｖ族化合物半導体を用いた半導体装置において、エミッタ電極と該エミッタ電極に接触する金属電極接触層とを有し、前記金属電極接触層が量子構造で構成されている。 （もっと読む）

炭化ケイ素（ＳｉＣ）基板を含むバイポーラ接合トランジスタ（ＢＪＴ）が提供される。ＳｉＣ基板上に、エピタキシャルＳｉＣベース領域が設けられる。エピタキシャルＳｉＣベース領域は、第１の導電型を有する。ＳｉＣ基板上に、エピタキシャルＳｉＣエミッタ領域も設けられる。エピタキシャルＳｉＣエミッタ領域は、第１の導電型とは異なる第２の導電型を有する。エピタキシャルＳｉＣエミッタ領域は、第１及び第２の部分を有する。第１の部分は、ＳｉＣ基板上に設けられ、第２の部分は、第１の部分上に設けられる。第２の部分は、第１の部分よりも高いキャリア濃度を有する。ＢＪＴの製造方法も、本明細書において提供される。
（もっと読む）

【課題】 電力増幅モジュールやそれに用いる集積受動部品または半導体チップの低コスト化および高性能化を図る。
【解決手段】 集積受動部品５において、シード膜５１、銅膜５３およびニッケル膜５４の積層膜からなる配線５５により、ＲＦパワーモジュールのローパスフィルタ回路を構成するインダクタ素子が形成される。ニッケル膜５４は、銅膜５３の全面上に形成され、表面保護膜としての絶縁膜６１の開口部６２から露出するニッケル膜５４上に、金膜６３およびバンプ電極６４が形成されている。ニッケル膜５４は、無電解Ｎｉ−Ｐめっき膜であり、リンを１０重量％以上含有し、非磁性状態とされている。 （もっと読む）