【課題】自己発熱および高電流密度動作下においても劣化を生じにくく、高電流密度まで安定して通電可能な高信頼電極を有し、より高い信頼度を達成可能なヘテロ接合バイポーラトランジスタを提供すること。
【解決手段】半導体基板１上に、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５およびエミッタコンタクト層６が順次積層されたヘテロ接合バイポーラトランジスタにおいて、エミッタコンタクト層６とエミッタ電極７との間に、Ｍｏの融点以上の融点を有する単体金属または合金からなるバリア金属層１３−２（図２に示す）を有するバリア複合層１３が介在することを特徴とするヘテロ接合バイポーラトランジスタを構成する。 （もっと読む）

【課題】静電気放電に耐久性を有するヘテロ接合バイポーラトランジスタ素子を提供する。
【解決手段】静電気放電耐久性を有するヘテロ接合バイポーラトランジスタ（ＨＢＴ）およびシステム、およびその製造方法が開示されている。静電気放電耐久性を有するＨＢＴ素子は、サブコレクタ層と、サブコレクタ層の上に形成されたコレクタ層と、コレクタ層の上に形成されたベース層と、ベース層の上に形成されたエミッタ層と、エミッタ層の上に形成された遷移層と、遷移層の上に形成されたエミッタキャップ層と、を備える。 （もっと読む）

【課題】犠牲層を介してＩｎＰ系のデバイスを形成したときに、犠牲層としてＡｌＡｓ単層を用いたときのデバイス特性よりも良好なデバイス特性を得ることができ、かつ、犠牲層をエッチングする際に、デバイス層もエッチングされてしまう虞のない半導体デバイスの製造方法を提供する。
【解決手段】保護膜３５の平坦面３５Ａに支持基板１０を接合もしくは接着したのち、ＩｎＰと疑似格子整合するＩｎＡｌＡｓからなる犠牲層４２を、フッ酸を用いて選択的に除去することにより、ＩｎＰ基板４１を、ＩｎＰ系のデバイス層２１を含む支持基板１０から剥離する。 （もっと読む）

【課題】本発明は、高周波帯域で動作する半導体装置の特性向上と製造コストの低減とを両立した半導体装置およびその製造方法を提供する。
【解決手段】同一の半絶縁性ＧａＡｓ基板１上に積層された複数の半導体層を用いて複数の半導体素子が形成された半導体装置１００であって、ＦＥＴ領域２３を用いて形成されたＦＥＴと、ＦＥＴ領域２３と隣接するＨＢＴ領域２２を用いて形成されたＨＢＴと、ＦＥＴ領域２３とＨＢＴ領域２２との間である素子分離領域２４に設けられ、ＦＥＴ領域２３とＨＢＴ領域２２とを分離する分離溝２５とを備え、分離溝２５は、内壁面と該内壁面の端部とに接地電位を有する導電性金属層が形成されることにより、素子分離領域２４を通過する素子間リーク電流を抑制する。 （もっと読む）

【課題】 エッチング量を工程内で測定し、フィードバックをかけることにより、エッチング量のばらつきを無くすことを実現する。
【解決手段】 半導体層が選択エッチングされることにより半導体素子が形成される半導体素子領域と、前記半導体層と同じ材質からなり、前記半導体素子が選択エッチングされた量を検査するモニタ用半導体素子が設けられたモニタ領域とを有することを特徴とする。 （もっと読む）

【課題】コレクタ電流が流れている状態でのオン抵抗および耐圧を両方同時に向上させることが可能なＨＢＴを提供する。
【解決手段】ｎ型のＧａＡｓサブコレクタ層１０１と、ＧａＡｓサブコレクタ層１０１上に形成されたＩｎＧａＰコレクタ層１０２と、ＩｎＧａＰコレクタ層１０２上に形成されたｎ型のＧａＡｓスペーサ層１０３と、ＧａＡｓスペーサ層１０３上に形成されたｎ型のＧａＡｓ第２コレクタ層１０４およびＧａＡｓ第１コレクタ層１０５と、ＧａＡｓ第１コレクタ層１０５上に形成されたｐ型のＧａＡｓベース層１１０と、ＧａＡｓベース層１１０上に形成されたｎ型のＩｎＧａＰエミッタ層１１１とを備え、ＧａＡｓサブコレクタ層１０１は、ＧａＡｓ第２コレクタ層１０４およびＧａＡｓ第１コレクタ層１０５より高いキャリア濃度を有し、ＧａＡｓ第２コレクタ層１０４はＧａＡｓ第１コレクタ層１０５より高いキャリア濃度を有する。 （もっと読む）

【課題】コレクタ電流が流れている状態でのオン抵抗および耐圧を両方同時に向上させることが可能なＨＢＴを提供する。
【解決手段】ｎ型ＧａＡｓサブコレクタ層１０１と、ＧａＡｓサブコレクタ層１０１上に形成されたＩｎＧａＰコレクタ層１０２と、ＩｎＧａＰコレクタ層１０２上に形成されたｎ型ＧａＡｓコレクタ層１０３と、ＧａＡｓコレクタ層１０３上に形成されたｐ型ＧａＡｓベース層１０４と、ＧａＡｓベース層１０４上に形成されたｎ型ＧａＡｓエミッタ層１０５とを備え、ＧａＡｓサブコレクタ層１０１のキャリア濃度は、ＧａＡｓコレクタ層１０３のキャリア濃度より高く、ＩｎＧａＰコレクタ層１０２とＧａＡｓサブコレクタ層１０１との間には、ｐ型ＧａＡｓスペーサ層１１０が挿入される。 （もっと読む）

【課題】トレードオフの関係にあるＨＢＴの特性上のメリットとＨＦＥＴの特性上のメリットとを両立することが可能な半導体装置及びその製造方法を提供する。
【解決手段】Ｂｉ−ＨＦＥＴであって、ＨＢＴは、順次積層されたサブコレクタ層１０７、ＧａＡｓコレクタ層１０８、ＧａＡｓベース層１０９及びＩｎＧａＰエミッタ層１１０を有し、サブコレクタ層１０７は、ＧａＡｓ外部サブコレクタ領域１０７ａと、ＧａＡｓ外部サブコレクタ領域１０７ａ上に位置するＧａＡｓ内部サブコレクタ領域１０７ｂとを有し、ＧａＡｓ外部サブコレクタ領域１０７ａ上には、メサ状のコレクタ部８３０と、コレクタ電極２０３とが離間して形成され、ＨＦＥＴは、ＧａＡｓ外部サブコレクタ領域１０７ａの一部により構成されたＧａＡｓキャップ層１０５と、ＧａＡｓキャップ層１０５上に形成されたソース電極３０４及びドレイン電極３０５とを有する。 （もっと読む）

【課題】 偶発的に生成される層を異方性エッチングすることにより、エッチングを行う時間によるエッチングのばらつきを改善し、かつ任意の層を異方性エッチングで一定量エッチングすることにより、回り込みエッチングの制御性の向上を図ることを実現する。
【解決手段】 第１の層の表面に第２の層を積層したものに、前記第１の層を横方向にエッチングする半導体素子の製造方法において、前記第２の層側から前記第１の層側に向かって縦方向に異方性エッチングを行うステップと前記第１の層を横方向に等方性エッチングを行うステップとを有することを特徴とする。 （もっと読む）

【課題】移動度が高いトランジスタ素子を提供する。
【解決手段】基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、そのＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成されたトランジスタ素子１において、ＨＥＭＴ３に、キャリア濃度が１×１０¹⁹ｃｍ^-3以下である電子供給層６，１０を備える。 （もっと読む）

【課題】素子の個数を減らして実装面積を小さくすることができる保護回路を得る。
【解決手段】ダイオードＤ１１（第１ダイオード）のアノードが端子Ｔに接続されている。ダイオードＤ１２（第２ダイオード）のアノードがＧＮＤに接続され、カソードがダイオードＤ１１のカソードに接続されている。トランジスタＱ１１のコレクタが端子Ｔに接続され、エミッタがＧＮＤに接続されている。ダイオードＤ１１，Ｄ１２のカソードからトランジスタＱ１１のベースに向けて順方向にダイオードＤ１３〜Ｄ１５（第３ダイオード）が直列に接続されている。 （もっと読む）

【課題】安価な、また、放熱特性に優れたＳｉ基板を用いて、良質なＧａＡｓ系の結晶薄膜を得る。
【解決手段】単結晶Ｓｉの基板と、基板の上に形成され、開口領域を有する絶縁層と、開口領域の基板上にエピタキシャル成長されたＧｅ層と、Ｇｅ層の上にエピタキシャル成長されたＧａＡｓ層と、を備え、Ｇｅ層は、超高真空の減圧状態にできるＣＶＤ反応室に基板を導入し、原料ガスを熱分解できる第１温度で第１のエピタキシャル成長を実施し、第１温度より高い第２温度で第２のエピタキシャル成長を実施し、第１および第２のエピタキシャル成長を実施したエピタキシャル層をＧｅの融点に達しない第３温度で第１のアニールを実施し、第３温度より低い第４温度で第２のアニールを実施して形成された半導体基板を提供する。 （もっと読む）

【課題】安価な、また、放熱特性に優れたＳｉ基板を用いて、良質なＧａＡｓ系の結晶薄膜を得る。
【解決手段】Ｓｉの基板と、基板上に結晶成長され、孤立した島状に形成されたＧｅ層と、Ｇｅ層上に結晶成長された機能層と、を備える半導体基板を提供する。Ｇｅ層は、アニールした場合に、アニールの温度および時間において結晶欠陥が移動する距離の２倍を越えない大きさの島状に形成する。あるいはＧｅ層は、アニールした場合に、アニールの温度において基板であるＳｉとの熱膨張係数の相違によるストレスが剥離を発生させない大きさの島状に形成する。 （もっと読む）

【課題】安価な、また、放熱特性に優れたＳｉ基板を用いて、良質なＧａＡｓ系の結晶薄膜を得る。
【解決手段】Ｓｉの基板と、基板上に結晶成長され、孤立した島状に形成されたＧｅ層と、Ｇｅ層の上に結晶成長され、Ｐを含む３−５族化合物半導体層からなるバッファ層と、バッファ層の上に結晶成長された機能層と、を備える半導体基板を提供する。Ｇｅ層は、アニールした場合に、アニールの温度および時間において結晶欠陥が移動する距離の２倍を越えない大きさの島状に形成する。あるいはＧｅ層は、アニールした場合に、アニールの温度において基板であるＳｉとの熱膨張係数の相違によるストレスが剥離を発生させない大きさの島状に形成する。 （もっと読む）

【課題】安価な、また、放熱特性に優れたＳｉ基板を用いて、良質なＧａＡｓ系の結晶薄膜を得る。
【解決手段】Ｓｉの基板と、基板の上に形成され、結晶成長を阻害する阻害層とを備え、阻害層は、基板の一部を覆う被覆領域と、被覆領域の内部に基板を覆わない開口領域とを有し、さらに開口領域に結晶成長されたＧｅ層と、Ｇｅ層上に結晶成長された機能層と、を備える半導体基板を提供する。当該半導体基板において、Ｇｅ層は、結晶欠陥が移動できる温度および時間でアニールされることにより形成されてよい。 （もっと読む）

【課題】電流利得、高周波特性が良好であり、かつ微細化することができるようにする。
【解決手段】基板１上に、コレクタ層３、ベース層４、エミッタ層およびキャップ層９を順次積層する。エミッタ層が、ベース層４に接したバリア層１４とキャップ層９に接したキャリア供給層１３との積層構造から形成されている。バリア層１４のバンドギャップが、キャリア供給層１３のバンドギャップよりも大きく、バリア層１４とキャリア供給層１３とが、タイプＩ型のヘテロ接合を形成している。キャリア供給層１３を構成する半導体が、不純物添加によって縮退している。 （もっと読む）

【課題】Ａｕの拡散を抑制して、電流利得が突然劣化するのを防止する。
【解決手段】基板１上にサブコレクタ層２を形成し、サブコレクタ層２上にコレクタ層３を形成し、コレクタ層３上にベース層４を形成し、ベース層４上にエミッタ層５を形成し、エミッタ層５上にエミッタコンタクト層６を形成し、エミッタコンタクト層６上にＴｉからなるコンタクト用金属層７を形成し、コンタクト用金属層７上にＷからなるＡｕ拡散防止用のバリアメタル層８を形成し、バリアメタル層８上にＴｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉからなる低抵抗金属層９を形成し、エミッタ層５、エミッタコンタクト層６およびコンタクト用金属層７、バリアメタル層８、低抵抗金属層９からなるエミッタ電極の側面を覆うシリコン窒化膜１０を形成する。 （もっと読む）

【課題】圧縮歪層と引張歪層とを利用して、ＩｎＰ系半導体デバイスを成長させるメタモルフィック基板の欠陥（例えば転位）の低減を可能にする。
【解決手段】ガリウムヒ素基板１００と、前記ガリウムヒ素基板１００上に形成されたバッファ層１０１と、前記バッファ層１０１上に、前記バッファ層１０１よりも面内方向の格子定数が小さい材料からなる引張歪層１０５ａと、前記バッファ層１０１よりも面内方向の格子定数大きい材料からなる圧縮歪層１０５ｂとを積層して形成された歪補償構造層１０５とを有することを特徴とする。 （もっと読む）

【課題】高周波用送信パワーアンプに適用されるヘテロ接合バイポーラトランジスタには、高耐圧性が要求される。
【解決手段】ＧａＡｓ基板１０１上から順に、ｎ⁺型ＧａＡｓサブコレクタ層１０２と、ｎ型ＧａＡｓコレクタ層１０３と、ｐ型ＧａＡｓベース層１０４と、ｎ型ＩｎＧａＰエミッタ層１０５と、ｎ型ＧａＡｓエミッタキャップ層１０７よりドーピング濃度が低いｎ型ＧａＡｓ耐圧調整層１０６と、ｎ型ＧａＡｓエミッタキャップ層１０７と、ｎ⁺型ＩｎＧａＡｓコンタクト層１０８とを備える。 （もっと読む）

【課題】半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することを第１の目的とし、高密度に集積化された小型の半導体集積回路装置を安価に提供する。
【解決手段】基板上に、それぞれ第１層、ベース層、及び、第２層を順に有し、前記第１層、及び、前記第２層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第１層に接続される第１電極が、前記第１層に形成されたエッチング溝に形成された半導体装置において、前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第１電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続される半導体装置である。 （もっと読む）