【課題】セルフアライメントにより容易に電極を形成することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】エッチングストッパ層２の上方に、Ｓｂを含み、所定の溶液に対するエッチング耐性がエッチングストッパ層２よりも低いＳｂ含有層３ｂを形成し、Ｓｂ含有化合物半導体層３ｂ上に、Ａｓを含み、前記所定の溶液に対するエッチング耐性がエッチングストッパ層２よりも低いＡｓ含有層３ｃを形成する。そして、前記所定の溶液を用いて、導電膜４をエッチングマスクとし、Ｓｂ含有層３ｂ及びＡｓ含有層３ｃをメサ状にウェットエッチングし、平面視でＳｂ含有層３ｂ及びＡｓ含有層３ｃから離間した位置において化合物半導体層１の上方に導電膜５ａを形成する。 （もっと読む）

【課題】半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。そして、単位トランジスタは、コレクタ層と、ベース層と、エミッタ層とを備えており、エミッタ層上には、エミッタ層と電気的に接続されたエミッタメサ層が形成され、このエミッタメサ層上に、エミッタ層と電気的に接続されたバラスト抵抗層が形成されている。 （もっと読む）

【課題】 ＧａＮ基板上に結晶成長する各半導体層の平坦性向上した半導体基板を実現し、この半導体基板を基礎として、特性の高性能化された半導体素子を提供する。
【解決手段】ｎ型基板１１と、ｎ型基板１１上に積層された窒化物系III−Ｖ族化合物半導体単結晶からなるｎ型ドリフト層２４と、ｎ型ドリフト層２４上に設けられた窒化物系III−Ｖ族化合物からなるｐ型ベース層２５と、ｐ型ベース層２５上に設けられた窒化物系III−Ｖ族化合物からなるｎ型エミッタ層２６と、ｎ型基板１１とｎ型ドリフト層２４との間に設けられた、Ｓｉを５ｘ１０¹⁷ｃｍ^-3以上２ｘ１０¹⁹ｃｍ^-3以下含有する層とを備える。 （もっと読む）

【課題】化合物半導体材料を節減しつつ化合物半導体を用いた高性能な半導体素子を得ることができる半導体装置、半導体回路基板および半導体回路基板の製造方法を提供する。
【解決手段】半導体回路基板が、トランジスタ形成基板１０と回路形成基板５０とを有する。トランジスタ形成基板１０は、ＧａＮ基板であり、表面にＢＪＴ４０が形成されている。トランジスタ形成基板１０の裏面は平滑であり、かつ裏面にコンタクト領域を有する。回路形成基板５０は、化合物半導体以外の材料で形成され、半導体能動素子を有さない。回路形成基板５０は、平滑な表面、表面に露出するように埋め込まれたコンタクト領域５２、５４、および受動回路（図示せず）を有する。トランジスタ形成基板１０と回路形成基板５０は、絶縁膜等の他の膜を介在させずに直接に接合している。 （もっと読む）

【課題】同一基板上にヘテロ接合バイポーラトランジスタ（ＨＢＴ）と電界効果トランジスタ（ＦＥＴ）とが形成され、ＨＢＴのコレクタ抵抗が低減されてＨＢＴの特性が向上され、かつＦＥＴのゲートリセスのエッチング精度が良好で、ＦＥＴのオン抵抗が低い半導体装置を安定的に提供する。
【解決手段】ＨＢＴ１０１Ａにおいては、サブコレクタ層が複数の半導体層１３〜１５の積層構造からなり、かつ、サブコレクタ層においてコレクタ層１７より張り出した部分上にコレクタ電極２８が形成されている。ＦＥＴ１０１Ｂ、１０１Ｃにおいては、ＨＢＴ１０１Ａのサブコレクタ層をなす複数の半導体層のうち半導体基板１側の少なくとも１層の半導体層１３が、キャップ層の少なくとも一部の層を兼ねている。ＨＢＴサブコレクタ層の総膜厚が５００ｎｍ以上であり、ＦＥＴキャップ層の総膜厚が５０ｎｍ以上３００ｎｍ以下である。 （もっと読む）

【課題】トランジスタをより高速に動作させることができるようにする。
【解決手段】リン酸および過酸化水素水を用いたウェットエッチングにより選択的にＩｎＧａＡｓをエッチングすることで、ｎ−ＩｎＧａＡｓ層１０２をパターニングしてソースコンタクト層（第１半導体層）１１２を形成するとともに、チャネル層１１４の側部をエッチングして幅が狭くされたチャネル層１１４ａを形成する。このウェットエッチングにより、所望のメサ幅（例えば１５ｎｍ）としたチャネル層１１４ａを形成する。 （もっと読む）

【課題】III-Ｖ族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減しながらデバイスの特性を向上できるようにする。
【解決手段】半導体装置（ＨＦＥＴ）は、ＳｉＣ基板１１上にバッファ層１２を介在させて形成された第１の窒化物半導体層１３と、該第１の窒化物半導体層１３の上に形成され、該第１の窒化物半導体層１３の上部に２次元電子ガス層を生成する第２の窒化物半導体層１４と、該第２の窒化物半導体層１４の上に選択的に形成されたオーム性を持つ電極１６、１７とを有している。第２の窒化物半導体層１４は、底面又は壁面が基板面に対して傾斜した傾斜部を持つ断面凹状のコンタクト部１４ａを有し、オーム性を持つ電極１６、１７はコンタクト部１４ａに形成されている。 （もっと読む）

【課題】ヘテロ接合バイポーラトランジスタのエミッタメサがより正確に形成できるようにする。
【解決手段】第１エミッタ電極１０７ｂの側部には、例えば酸化シリコンからなる庇部１０８が形成され、また、少なくともキャップ層１０６を含んで構成されたエミッタメサの露出している側面から庇部１０８の下部の領域のレッジ構造部１０５ａにかけて形成された、例えば窒化シリコンからなる被覆層１０９が形成されている。被覆層１０９が、庇部１０８の側面，庇部１０８の下面，エミッタメサの側部，およびレッジ構造部１０５ａの上にかけて形成されている。 （もっと読む）

【課題】バイポーラトランジスタや縦型ＦＥＴ等の縦型デバイスを、絶縁膜マスクを用いた選択成長による、ボトムアップ構造にするすることで、精密な制御を要求される工程を削減できる製造方法を提供する。
【解決手段】導電性基板２０の第１主表面上に、第１絶縁膜３２、金属膜４２及び第２絶縁膜５２を順次に形成する。次に、第１絶縁膜、金属膜及び第２絶縁膜の、中央領域の部分を除去することにより、導電性基板を露出する成長用開口部７０を形成する。次に、成長用開口部内に、半導体成長部８２，８４を形成する。次に、第２絶縁膜の、中央領域の周囲の周辺領域内に設けられた引出電極領域の部分７２を除去することにより、金属膜を露出する引出電極用開口部を形成する。次に、引出電極用開口部内７２に、引出電極９０を形成する。次に、半導体成長部上及び導電性基板の第２主表面上にオーミック電極９２を形成する。 （もっと読む）

【課題】中間層としてＧｅ結晶を用いる場合の化合物半導体へのＧｅ原子の混入を抑制する。
【解決手段】ベース基板と、ベース基板上に形成された第１結晶層と、第１結晶層を被覆する第２結晶層と、第２結晶層に接して形成された第３結晶層とを備え、第１結晶層が、ベース基板における第１結晶層と接する面と面方位が等しい第１結晶面、及び、第１結晶面と異なる面方位を有する第２結晶面を有し、第２結晶層が、第１結晶面と面方位が等しい第３結晶面、及び、第２結晶面と面方位が等しい第４結晶面を有し、第３結晶層が、第３結晶面及び第４結晶面のそれぞれの少なくとも一部に接しており、第１結晶面に接する領域における第２結晶層の厚みに対する第２結晶面に接する領域における第２結晶層の厚みの比が、第３結晶面に接する領域における第３結晶層の厚みに対する第４結晶面に接する領域における第３結晶層の厚みの比よりも大きい半導体基板を提供する。 （もっと読む）

【課題】ＧａＡｓ基板上にＨＥＭＴ、ＨＢＴを順次積層してなるトランジスタ素子において、ＨＥＭＴの移動度の低下を抑制することが可能なトランジスタ素子を提供する。
【解決手段】ＧａＡｓ基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、ＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成されたトランジスタ素子において、ＨＥＭＴ３がアンドープＩｎＧａＡｓＰからなるバリア層１０を有する。 （もっと読む）

【課題】ＨＢＴの高速性および信頼性が向上できるようにする。
【解決手段】エミッタメサの部分の側面およびレッジ構造部１０５ａの表面には、これらを被覆するように、窒化シリコン（ＳｉＮ）からなる第１絶縁層１０８が形成されている。また、第１絶縁層１０８の周囲からベース電極１１１の上面にかけて（渡って）窒化シリコンからなる第２絶縁層１０９が形成されている。第２絶縁層１０９は、第１絶縁層１０８の側面、レッジ構造部１０５ａとベース電極１１１との間のベース層１０４の上、およびベース電極１１１の上面を覆うように形成されている。基板１０１の平面方向において、レッジ構造部１０５ａの外形は第１絶縁層１０８の外形と同じに形成されている。また、エミッタメサより離れる方向のベース電極１１１の外周部分が、第１絶縁層１０８の外周部分に重なって形成されている。 （もっと読む）

【課題】ＨＢＴ（ヘテロジャンクション・バイポーラトランジスタ）による段差を低減し、接合面積をより小さくできる製造方法を提供する。
【解決手段】半絶縁性のＩｎＰからなる基板１０１の上に形成されたアンドープＩｎＰからなる第１半導体層１０２と、第１半導体層１０２の上に接して形成された第１導電型のＩｎＰからなるエミッタ層１０３と、第１半導体層１０２の上に接して形成されたＩｎＧａＡｓからなるコレクタ層１０８と、第１半導体層１０２の上に接して形成され、エミッタ層１０３およびコレクタ層１０８に挟まれて配置された第２導電型のＩｎＧａＡｓからなるベース層１０５とを備える。また、半絶縁性のＩｎＰからなる第１分離層１０６ａおよび第２分離層１０６ｂを備える。 （もっと読む）

【課題】エミッタメサの加工精度を損ねることなく、ＨＢＴの高速性および信頼性が向上できるようにする。
【解決手段】エミッタメサの部分の側面およびレッジ構造部１０５ａの表面には、これらを被覆するように、ＳｉＮからなる第１絶縁層１０８が形成されている。また、第１絶縁層１０８の周囲には、酸化シリコンからなる第２絶縁層１０９が形成されている。第２絶縁層の下端部には、レッジ構造部１１０５ａが形成されている領域より外側に延在し、第１絶縁層１０８およびレッジ構造部１０５ａの側方のベース層１０４との間に空間を形成する庇部１０９ａが形成されている。 （もっと読む）

【課題】薄膜トランジスタ用半導体層の材料として、高い正孔移動度を示すｐ形半導体多結晶薄膜を、かつ、低い成膜温度でのプラスチック基板上への成膜をも行うことのできるｐ形半導体多結晶薄膜を、提供する。
【解決手段】ガラスまたはプラスチックまたはステンレス基板のような非結晶質または多結晶基板１上に、該基板の温度を３００℃以下とし、成長膜へのガリウム（Ga）、アンチモン（Sb）、及びヒ素（As）原子のそれぞれの供給量J_Ga，J_Sb，及びJ_Asを、J_Sb＜J_Ga＜J_As+J_Sbを満たすような値として、Ga,Sb,及びAs原子を同時供給して真空蒸着により成膜してなる、Sb組成yが０.５＜y＜1を満たすｐ形GaSb_yAs_1-y多結晶薄膜６を形成する製造方法による。 （もっと読む）

【課題】ＨＢＴによる段差を低減し、接合面積をより小さくできるようにする。
【解決手段】半絶縁性のＩｎＰからなる基板１０１の上に形成されたアンドープＩｎＰからなる第１半導体層１０２と、第１半導体層１０２の上に接して形成された第１導電型のＩｎＰからなるエミッタ層１０３と、第１半導体層１０２の上に接して形成された第２導電型のＩｎＧａＡｓからなるベース層１０６と、第１半導体層１０２の上に接して形成されたＩｎＧａＡｓからなるコレクタ層１０７とを少なくとも備える。加えて、エミッタ層１０３，ベース層１０６，およびコレクタ層１０７は、これらの順に第１半導体層１０２の平面上で配列して接続されている。 （もっと読む）

【課題】ＩｎＧａＰをエミッタ層として有し、熱的安定性と通電に対する信頼性を両立することの出来るＨＢＴを用いた電力増幅器を提供する。
【解決手段】ＩｎＧａＰエミッタ層を有するＨＢＴにおいて、ＩｎＧａＰエミッタ層５とＡｌＧａＡｓバラスト抵抗層７の間にＧａＡｓ層６を挿入し、ベース層４から逆注入された正孔がＡｌＧａＡｓバラスト抵抗層７まで拡散、到達することを抑制する。 （もっと読む）

【課題】 ＧａＮ基板上に結晶成長する各半導体層の平坦性が、半導体素子の寸法相当において向上した半導体基板を提供し、更には、この半導体基板を基礎として、特性の高性能化された半導体発光素子、半導体素子を提供する。
【解決手段】基板１１と、この基板１１上に積層された窒化物系III−Ｖ族化合物半導体単結晶層１２と、基板１１と窒化物系III−Ｖ族化合物半導体単結晶層１２との間に設けられた、不純物元素を５ｘ１０¹⁷ｃｍ^-3以上２ｘ１０¹⁹ｃｍ^-3以下含有する層１０とを備える。 （もっと読む）

【課題】光電子デバイス、太陽電池、及びフォトディテクタ等の光電子デバイスを構成するナノウィスカであって、III−Ｖ族半導体物質からなる幅の制御された複数のナノウィスカでの製造方法を提供する。
【解決手段】共鳴トンネルダイオード（ＲＴＤ）は、基板にシード粒子を付着させることと、該シード粒子を物質にさらし、その際物質がシード粒子と共にメルトを形成するように温度と圧力の条件を制御し、それによってシード粒子がコラムの頂上に乗ってナノウィスカを形成することからなる方法によって形成され、ナノウィスカのコラムはナノメートル寸法の一定の径を有し、コラムの成長の間上記気体の組成を変更し、それによってエピタキシャル成長を維持しながらコラムの物質組成をその長さに沿った領域で変更し、これによって各部分の物質の間の格子不整合がその境界におけるウィスカの径方向外向きの膨張によって調整される。 （もっと読む）

【課題】エピタキシャル成長により形成された結晶膜の成長面内における物性値を均一な値に近づける。
【解決手段】第１化合物半導体および第２化合物半導体を積層した積層半導体を含み、前記第１化合物半導体の所定物性値が第１面内分布を有し、前記第２化合物半導体の前記所定物性値が前記第１面内分布とは異なる第２面内分布を有し、前記積層半導体における前記所定物性値の面内分布の幅が、前記第１面内分布の幅または前記第２面内分布の幅より小さい半導体基板を提供する。 （もっと読む）