半導体基板、半導体デバイスおよび半導体基板の製造方法
【課題】中間層としてＧｅ結晶を用いる場合の化合物半導体へのＧｅ原子の混入を抑制する。
【解決手段】ベース基板と、ベース基板上に形成された第１結晶層と、第１結晶層を被覆する第２結晶層と、第２結晶層に接して形成された第３結晶層とを備え、第１結晶層が、ベース基板における第１結晶層と接する面と面方位が等しい第１結晶面、及び、第１結晶面と異なる面方位を有する第２結晶面を有し、第２結晶層が、第１結晶面と面方位が等しい第３結晶面、及び、第２結晶面と面方位が等しい第４結晶面を有し、第３結晶層が、第３結晶面及び第４結晶面のそれぞれの少なくとも一部に接しており、第１結晶面に接する領域における第２結晶層の厚みに対する第２結晶面に接する領域における第２結晶層の厚みの比が、第３結晶面に接する領域における第３結晶層の厚みに対する第４結晶面に接する領域における第３結晶層の厚みの比よりも大きい半導体基板を提供する。
【解決手段】ベース基板と、ベース基板上に形成された第１結晶層と、第１結晶層を被覆する第２結晶層と、第２結晶層に接して形成された第３結晶層とを備え、第１結晶層が、ベース基板における第１結晶層と接する面と面方位が等しい第１結晶面、及び、第１結晶面と異なる面方位を有する第２結晶面を有し、第２結晶層が、第１結晶面と面方位が等しい第３結晶面、及び、第２結晶面と面方位が等しい第４結晶面を有し、第３結晶層が、第３結晶面及び第４結晶面のそれぞれの少なくとも一部に接しており、第１結晶面に接する領域における第２結晶層の厚みに対する第２結晶面に接する領域における第２結晶層の厚みの比が、第３結晶面に接する領域における第３結晶層の厚みに対する第４結晶面に接する領域における第３結晶層の厚みの比よりも大きい半導体基板を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板、半導体デバイスおよび半導体基板の製造方法に関する。
【背景技術】
【０００２】
２−６族化合物半導体、３−５族化合物半導体および４−４族化合物半導体等の化合物半導体は、シリコンからなる単体半導体と比較して耐圧特性および高周波特性に優れるので、上記の化合物半導体を用いた各種の高機能電子デバイスが開発されている。上記の化合物半導体を結晶成長させる場合には、基板としてＧａＡｓバルク基板が用いられている。しかし、ＧａＡｓバルク基板は価格が高く、放熱性が悪い。そこで、低価格で放熱特性に優れたＳｉ基板を用いて電子デバイスを製造することが検討されている。
【０００３】
特許文献１は、上記のような化合物半導体を用いた電子デバイスをＳｉ基板上に製造する場合に、化合物半導体と格子整合できるＧｅ層を中間層として設けることで良質な結晶薄膜が得られることを開示している。また、非特許文献１には、Ｓｉ基板（ベース基板）にエピタキシャル成長させたＧｅの結晶薄膜をアニールすることで、中間層として用いるＧｅの結晶薄膜の結晶性を向上できることが開示されている。例えば、非特許文献１には、８００〜９００℃の温度範囲で選択成長したＧｅ結晶薄膜をアニールすることで、平均転位密度が２．３×１０６ｃｍ−２のＧｅ結晶薄膜が得られると記載されている。ここで、平均転位密度は格子欠陥密度の一例である。
特許文献１ 特開昭６１−０９４３１８号公報
非特許文献１ Hsin-Chiao Luan 他著、High-quality Ge epilayers on Si with low threading-dislocation densities、Appl. Phys. Lett. 75巻、2909頁、1999年
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、Ｓｉ基板上に中間層としてＧｅ結晶を成長させ、そのＧｅ結晶上に化合物半導体を結晶成長させる場合、化合物半導体の結晶成長過程において、成長途中の化合物半導体にＧｅ原子が拡散する場合がある。また、化合物半導体の結晶成長前に実施される基板の熱処理工程において、Ｇｅ結晶からのＧｅ原子の蒸発が起こり、化合物半導体の結晶成長過程において、蒸発したＧｅ原子が成長途中の化合物半導体の中に取り込まれる場合がある。化合物半導体の中のＧｅ原子はドナーとして作用し、化合物半導体の抵抗を下げることがあるので、Ｇｅ原子が化合物半導体に拡散すると、デバイス形成に必要な高抵抗半導体層を結晶成長させることが困難である。
【０００５】
そこで、Ｇｅ結晶と化合物半導体（例えばＧａＡｓ）との間にバッファ層を形成することにより、Ｇｅ原子が化合物半導体に拡散することを防ぐ構成が考えられる。しかし、Ｇｅ結晶を選択成長する場合には、Ｇｅ結晶に斜めファセットが形成されるので、Ｇｅ結晶の斜めファセット（Ｓｉ基板の面と平行でない面）におけるバッファ層の結晶成長速度が、Ｇｅ結晶の水平ファセット（Ｓｉ基板の面と平行な面）における結晶成長速度よりも遅い場合には、斜めファセットにおけるバッファ層の厚みが水平ファセットにおけるバッファ層の厚みより小さくなる場合がある。
【０００６】
斜めファセットにおけるバッファ層を十分に厚くすることができないと、バッファ層は、斜めファセットにおけるＧｅ結晶から化合物半導体へのＧｅ原子の拡散を十分に抑制することができない。他方で、バッファ層の成長時間を長くすることにより斜めファセットにおけるバッファ層の厚みを十分に大きくすると、メサ形状のバッファ層の水平ファセットにおける面積が小さくなるので、化合物半導体を形成することができる領域が小さくなるという問題がある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様においては、ベース基板と、ベース基板上に形成された第１結晶層と、第１結晶層を被覆する第２結晶層と、第２結晶層に接して形成された第３結晶層とを備え、第１結晶層が、ベース基板における第１結晶層と接する面と面方位が等しい第１結晶面、及び、第１結晶面と異なる面方位を有する第２結晶面を有し、第２結晶層が、第１結晶面と面方位が等しい第３結晶面、及び、第２結晶面と面方位が等しい第４結晶面を有し、第３結晶層が、第３結晶面及び第４結晶面のそれぞれの少なくとも一部に接しており、第１結晶面に接する領域における第２結晶層の厚みに対する第２結晶面に接する領域における第２結晶層の厚みの比が、第３結晶面に接する領域における第３結晶層の厚みに対する第４結晶面に接する領域における第３結晶層の厚みの比よりも大きい半導体基板を提供する。
【０００８】
当該半導体基板は、ベース基板上に形成され、かつ、ベース基板に達する開口を有し、第１結晶層の結晶成長を阻害する阻害体をさらに備え、第１結晶層が、開口の内部に形成されていてもよい。一例として、第１結晶層は、組成がＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ―ｚ（０≦ｘ＜１、０≦ｙ＜１、０＜ｚ≦１、かつ、０＜ｘ＋ｙ＋ｚ≦１）である。一例として、第３結晶層は、Ａｓ原子を含有する３−５族化合物半導体である。一例として、第２結晶層は、組成がＡｌａＧａｂＩｎｃＡｓｄＰｅ（０≦ａ＜１、０≦ｂ＜１、０＜ｃ≦１、ａ＋ｂ＋ｃ＝１、０≦ｄ＜１、０＜ｅ≦１、かつｄ＋ｅ＝１）であり、第３結晶層は、組成がＡｌｆＧａｇＩｎｈＡｓｉＰｊ（０≦ｆ≦１、０≦ｇ≦１、０≦ｈ＜１、ｆ＋ｇ＋ｈ＝１、０＜ｉ≦１、０≦ｊ＜１、かつｉ＋ｊ＝１）である。
【０００９】
当該半導体基板は、第３結晶層上に形成された第４結晶層をさらに有し、第４結晶層が、ＧａＡｓ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＧａＰ層およびＡｌＩｎＧａＰ層からなる群から選ばれた少なくとも２つの層を含んでもよい。当該半導体基板は、第１結晶層上に、第２結晶層及び第３結晶層からなる積層体を、第２結晶層及び第３結晶層の積層方向に複数備えてもよい。
【００１０】
本発明の第２の態様においては、上記の半導体基板を有し、第４結晶層に半導体素子が形成されている半導体デバイスを提供する。
【００１１】
本発明の第３の態様においては、ベース基板上に第１結晶層を形成する段階と、第１結晶層を覆う第２結晶層をエピタキシャル成長させる段階と、第２結晶層に接する第３結晶層をエピタキシャル成長させる段階とを有し、第１結晶層が、ベース基板における第１結晶層と接する面と面方位が等しい第１結晶面、及び、第１結晶面と異なる面方位を有する第２結晶面を有し、第２結晶層が、第１結晶面と面方位が等しい第３結晶面、及び、第２結晶面と面方位が等しい第４結晶面を有し、第２結晶層をエピタキシャル成長させる段階および第３結晶層をエピタキシャル成長させる段階においては、第３結晶面及び第４結晶面のそれぞれの少なくとも一部に接する第３結晶層をエピタキシャル成長させ、第１結晶面における第２結晶層の成長速度に対する第２結晶面における第２結晶層の成長速度の比が、第３結晶面における第３結晶層の成長速度に対する第４結晶面における第３結晶層の成長速度の比より大きい半導体基板の製造方法を提供する。第１結晶層を形成する段階においては、第１結晶層を７００℃以上９５０℃以下でアニールしてよい。
【図面の簡単な説明】
【００１２】
【図１Ａ】半導体基板１００の一部の領域における断面を示す。
【図１Ｂ】図１ＡにおけるＢ部を拡大して示した断面図である。
【図２Ａ】半導体基板１００の製造過程における一部の領域における断面を示す。
【図２Ｂ】半導体基板１００の製造過程における一部の領域における断面を示す。
【図３】半導体デバイス２００の一部の領域における断面を示す。
【図４】半導体デバイス３００の一部の領域における断面を示す。
【図５Ａ】実施例１における半導体基板の不純物深さプロファイルを示すＳＩＭＳデータである。
【図５Ｂ】比較例１における半導体基板の不純物深さプロファイルを示すＳＩＭＳデータである。
【図６】実施例１における半導体基板の断面形状を示す。
【図７】実施例２における半導体基板の断面形状を示す。
【発明を実施するための形態】
【００１３】
以下、発明の実施の形態を通じて本発明を説明する。図１Ａは、半導体基板１００の一部断面の概要を示した断面図であり、図１Ｂは、図１ＡにおけるＢ部を拡大して示した断面図である。半導体基板１００は、ベース基板１０２、阻害体１０４、第１結晶層１０８、第２結晶層１１４および第３結晶層１２０を備える。ベース基板１０２は、表面にシリコンを有する。例えば、ベース基板１０２は、ＳｉウェハまたはＳＯＩ基板である。ベース基板として、ベース基板の表面のシリコンの主面が（１００）面である基板または成長面を（１００）面からずらせたオフ基板を用いることができる。
【００１４】
阻害体１０４は、第１結晶層１０８の結晶成長を阻害する。阻害体１０４は、例えば酸化シリコン、窒化シリコンまたは酸窒化シリコンである。阻害体１０４はベース基板１０２上に形成されている。阻害体１０４には、ベース基板１０２に達する開口１０６が形成されている。
【００１５】
第１結晶層１０８は、開口１０６の内部のベース基板１０２上に形成されている。第１結晶層１０８は、ベース基板１０２の表面のシリコンと格子整合または擬格子整合する。第２結晶層１１４は、第１結晶層１０８上に形成されており、第１結晶層１０８を被覆する。つまり、第２結晶層１１４は、第１結晶層１０８におけるベース基板１０２と接する面以外の全ての面に接する。第３結晶層１２０は、第２結晶層１１４に接して形成されている。
【００１６】
第１結晶層１０８は、第１結晶面１１０および第２結晶面１１２を有する。一例として、第１結晶面１１０の面方位は、ベース基板１０２の表面の面方位と等しい。第１結晶面１１０は、ベース基板１０２の表面と平行であってもよい。第２結晶面１１２は、第１結晶面１１０と異なる面方位を有する。第２結晶面１１２は、ベース基板１０２の表面と平行ではない。
【００１７】
第１結晶面１１０の面積は、第１結晶層１０８がベース基板１０２に接する領域の面積よりも小さい。第１結晶層１０８は、一例として、相互に面方位が異なる複数の第２結晶面１１２を有する。第１結晶層１０８がベース基板１０２に接する領域が長方形の場合には、第１結晶層１０８は、第１結晶面１１０の４辺およびベース基板１０２に接する領域の４辺に接する４つの第２結晶面１１２を有する。
【００１８】
第２結晶層１１４は、第３結晶面１１６および第４結晶面１１８を有する。第３結晶面１１６の面方位は、第４結晶面１１８の面方位と異なる。第３結晶面１１６の面方位は、第１結晶面１１０の面方位と等しい。第４結晶面１１８の面方位は、第２結晶面１１２の面方位と等しい。第３結晶層１２０は、第２結晶層１１４の第３結晶面１１６および第４結晶面１１８のそれぞれの少なくとも一部の領域と接する。
【００１９】
第２結晶層１１４は第１結晶層１０８を覆う。第２結晶層１１４の表面には、第１結晶面１１０に対応する第３結晶面１１６と第２結晶面１１２に対応する第４結晶面１１８とが形成される。第２結晶層１１４は、複数の第２結晶面１１２のそれぞれに対応する第４結晶面１１８を有する。
【００２０】
第１結晶面１１０に接する領域における第２結晶層１１４の厚みに対する第２結晶面１１２に接する領域における第２結晶層１１４の厚みの比は、第３結晶面１１６に接する領域における第３結晶層１２０の厚みに対する第４結晶面１１８に接する領域における第３結晶層１２０の厚みの比よりも大きい。ここで、結晶層の厚みとは、結晶層が有する第１の面と第１の面に対向する第２の面に垂直な方向における、第１の面と第２の面との間の距離である。なお、半導体基板１００は、第３結晶層１２０と第４結晶面１１８との間に他の層を有してもよい。この場合において、第３結晶層１２０の厚みは、第３結晶層１２０が他の層に接する領域における厚みである。
【００２１】
第２結晶層１１４を第１結晶層１０８上にエピタキシャル成長させた場合の、第１結晶面１１０における第２結晶層１１４の成長速度に対する第２結晶面１１２における第２結晶層１１４の成長速度の比は、第３結晶層１２０を第２結晶層１１４上にエピタキシャル成長させた場合の、第３結晶面１１６における第３結晶層１２０の成長速度に対する第４結晶面１１８における第３結晶層１２０の成長速度の比より大きい。
【００２２】
すなわち、エピタキシャル成長の成長時間が同じである場合、成長速度が異なると、エピタキシャル成長する層の厚さも異なる。第１結晶面１１０に接する領域における第２結晶層１１４の厚さをｄ１、第２結晶面１１２に接する領域における第２結晶層１１４の厚さをｄ２、第３結晶面１１６に接する領域における第３結晶層１２０の厚さをｄ３、第４結晶面１１８に接する領域における第３結晶層１２０の厚さをｄ４とすると、（ｄ２／ｄ１）＞（ｄ４／ｄ３）の関係が満たされる。厚さｄ１、ｄ２、ｄ３およびｄ４が上記の関係を満たすことにより、第１結晶層１０８が含む原子が、第３結晶層１２０上に形成される化合物半導体層の内部に拡散することを防止できる。
【００２３】
第１結晶層１０８は、例えばＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ―ｚ（０≦ｘ＜１、０≦ｙ＜１、０＜ｚ≦１、かつ、０＜ｘ＋ｙ＋ｚ≦１）である。第１結晶層１０８として、ＳｉｙＧｅｚ（０≦ｙ＜１、かつ０＜ｚ≦１）が好ましく、Ｇｅがより好ましい。第１結晶層１０８は、例えば阻害体１０４をマスクとする選択エピタキシャル成長により形成することができる。エピタキシャル成長には、化学気相成長法（以下、ＣＶＤ法と記することがある）、有機金属気相成長法（以下、ＭＯＣＶＤ法と記することがある）または分子線エピタキシー法（以下、ＭＢＥ法と記することがある）を用いることができる。第１結晶層１０８は、格子欠陥が例えば第２結晶面１１２にまで移動する温度および時間でアニールされることが好ましい。格子欠陥が第２結晶面１１２にまで移動することにより、第１結晶層１０８の結晶性が向上する。
【００２４】
第２結晶層１１４は、例えばＡｌａＧａｂＩｎｃＡｓｄＰｅ（０≦ａ＜１、０≦ｂ＜１、０＜ｃ≦１、ａ＋ｂ＋ｃ＝１、０≦ｄ＜１、０＜ｅ≦１、かつｄ＋ｅ＝１）である。第２結晶層１１４は、第１結晶層１０８と格子整合または擬格子整合することが好ましい。第２結晶層１１４が５族元素としてＰ原子を含む場合には、第２結晶層１１４は、第１結晶層１０８に形成された斜めファセット（第２結晶面１１２）上に成長しやすい。第２結晶層１１４が第２結晶面１１２上に成長しやすいので、第１結晶面１１０に接する領域における第２結晶層１１４の厚みを小さく保ちながら、第２結晶面１１２に接する領域における第２結晶層１１４の厚みを、第１結晶層１０８に含まれるＧｅ原子が第２結晶面１１２を介して蒸発または拡散することを抑制する厚みにすることができる。
【００２５】
第２結晶層１１４は、第１結晶層１０８に接して形成されてもよく、中間層を介して形成されてもよい。中間層は、例えば低温成長バッファ層である。低温成長バッファ層を中間層に用いることにより、第１結晶層１０８の分解、原料ガスとの反応を避けることができる。低温成長バッファ層の成長温度は、６００℃以下が好ましい。
【００２６】
第３結晶層１２０は、例えばＡｓ原子を含有する３−５族化合物半導体である。第３結晶層１２０は、例えばＡｌｆＧａｇＩｎｈＡｓｉＰｊ（０≦ｆ≦１、０≦ｇ≦１、０≦ｈ＜１、ｆ＋ｇ＋ｈ＝１、０＜ｉ≦１、０≦ｊ＜１、かつｉ＋ｊ＝１）である。第３結晶層１２０は、第２結晶層１１４に比べてＧａＡｓとの格子定数が近いことが好ましい。第３結晶層１２０は、ＧａＡｓに格子整合しやすいので、第３結晶層１２０上にＧａＡｓを結晶成長させることに適している。ただし、Ａｓ原子を含有する３−５族化合物半導体なので、斜めファセット（第４結晶面１１８）に形成されにくい。ところが、第４結晶面１１８と第１結晶面１１０との間に第２結晶層１１４が形成されているので、第１結晶層１０８に含まれるＧｅ原子の蒸発または拡散が抑制される。
【００２７】
第２結晶層１１４および第３結晶層１２０の組成におけるｄ、ｅ、ｉおよびｊの値は、ｄ＝０、ｅ＝１、ｉ＝１、ｊ＝０が好ましい。つまり第２結晶層１１４としてＡｌａＧａｂＩｎｃＰが好ましく、第３結晶層１２０としてＡｌｆＧａｇＩｎｈＡｓが好ましい。
【００２８】
第２結晶層１１４の厚さは、１ｎｍ以上５００ｎｍ以下であることが好ましい。第３結晶層１２０の厚さは、１ｎｍ以上５００ｎｍ以下であることが好ましい。第２結晶層１１４または第３結晶層１２０を１ｎｍ以上の膜厚にすることで、第１結晶層１０８の斜めファセット（第２結晶面１１２）が十分な厚みの結晶層により被覆されるので、Ｇｅ原子の蒸発および拡散を抑制することができる。第２結晶層１１４または第３結晶層１２０の膜厚を５００ｎｍ以下とすることで、第２結晶層１１４および第３結晶層１２０を含む積層膜全体の膜厚を制限できることができるので、原料コストを抑えることができる。また、デバイス加工プロセスのレジスト塗布工程または露光工程における、積層膜の膜厚が厚くなり過ぎることに起因して生じる不良を抑制することができる。
【００２９】
第１結晶層１０８に形成される斜めファセット（第２結晶面１１２）によって、第１結晶層１０８の主面と平行な面の面積が、開口１０６の底面積に比べて小さくなる。したがって、第２結晶層１１４および第３結晶層１２０を含む積層膜の合計膜厚が厚くなると、主面と平行な面の面積がさらに小さくなり、デバイス作成に有効利用できる面積が小さくなる。第２結晶層１１４の膜厚および第３結晶層１２０の膜厚を各々５００ｎｍ以下、好ましくは１００ｎｍ以下とすることで、ベース基板１０２の主面に平行な面の面積の減少を抑えることができる。
【００３０】
第２結晶層１１４は、第１結晶層１０８の斜めファセット（第２結晶面１１２）上に成長し易いので、膜厚が厚くなりすぎると斜めファセット部がベース基板１０２の主面と平行な面（第３結晶面１１６）より盛り上がり、第２結晶層１１４の形状が乱れることがある。第２結晶層１１４の膜厚を５００ｎｍ以下、好ましくは１００ｎｍ以下とすることで、第２結晶層１１４の形状の乱れを抑制することができる。
【００３１】
第３結晶層１２０は、５族元素としてＡｓを含んでおり、ベース基板１０２の主面と平行な面（第３結晶面１１６）に成長し易い。したがって、デバイスの活性領域として機能する機能層の成長に必要な、ベース基板１０２の主面と平行な面を平坦に成長することができるので、第２結晶層１１４に生じていた厚みのばらつきを補償することができる。一例として、第３結晶層１２０の膜厚を１ｎｍ以上とすることで、第２結晶層１１４に生じていた厚みのばらつきを補償して、第３結晶層１２０の表面を平坦化することができる。
【００３２】
また、第３結晶層１２０の膜厚を５００ｎｍ以下好ましくは１００ｎｍ以下とすることで、第２結晶層１１４と第３結晶層１２０とを合わせた膜厚を抑制することができるので、機能層の成長に必要なベース基板１０２の主面と平行な面の面積減少を抑制することができる。なお、第２結晶層１１４の膜厚および第３結晶層１２０の膜厚は、開口１０６の大きさ及び作製するデバイスの大きさに応じて調節し、最適化することができる。
【００３３】
阻害体１０４の開口１０６の内部に第１結晶層１０８としてＧｅ層を形成する場合、Ｓｉ結晶とＧｅ結晶とでは、格子定数および熱膨張係数等の物性値が異なるので、Ｇｅ結晶中に転位等の結晶欠陥が発生しやすい。ここで、開口１０６を小さく形成し、内部に形成するＧｅ層の平面積を小さくすると、格子定数差あるいは熱膨張係数差の影響が軽減されて転位が発生しにくくなる。Ｇｅ層の形成後にアニールをする場合においても、Ｇｅ層の平面積が小さいほど転位を低減しやすい。
【００３４】
そこで、開口１０６の底面積は、好ましくは１ｍｍ２以下である。開口１０６の底面積は、さらに好ましくは２５μｍ２以上２５００μｍ２以下である。開口１０６の底面積が２５μｍ２より小さいと、電子素子または光素子を作製することができる面積が少ないので好ましくない。第２結晶層１１４または第３結晶層１２０は、阻害体１０４上に形成されてもよい。なお、半導体基板１００は、阻害体１０４および開口１０６を有しなくてもよい。
【００３５】
なお、ベース基板１０２上に、第１結晶層１０８、第２結晶層１１４および第３結晶層１２０を順次ＣＶＤ成長させる場合、ベース基板１０２としてＳｉ基板を用いるときは、成長面をＳｉ（１００）面から少しずらしたオフ基板を用いることができる。オフ基板を用いることは、アンチフェイズドメインの発生を抑制することができるという点で好ましい。
【００３６】
ただし、ベース基板１０２にオフ基板を用いる場合、第２結晶層１１４と第３結晶層１２０とを１層ずつ積層すると、第２結晶層１１４を厚く積層した場合のエッジの盛り上がり量が方向により異なり、デバイス構造を積層した後のデバイスプロセスに悪影響を及ぼす場合がある。第２結晶層１１４と第３結晶層１２０とを繰り返し積層する多層構造とすることで、エッジ部の盛り上がりを抑えることができる。
【００３７】
次に、半導体基板１００の製造方法を説明する。図２Ａおよび図２Ｂは、半導体基板１００の製造過程における半導体基板１００の一部の領域における断面を示す。
【００３８】
図２Ａに示すように、ベース基板１０２上に阻害体１０４を形成し、阻害体１０４にベース基板１０２に達する開口１０６を形成する。そして開口１０６の内部のベース基板１０２上に第１結晶層１０８を形成する。次に、図２Ｂに示すように、第１結晶層１０８を覆う第２結晶層１１４をエピタキシャル成長させる。その後、第２結晶層１１４に接して第３結晶層１２０をエピタキシャル成長させることで、図１Ａに示す半導体基板１００を製造できる。
【００３９】
ここで、第２結晶層１１４および第３結晶層１２０を成長する段階においては、第１結晶面１１０における第２結晶層１１４の成長速度に対する第２結晶面１１２における第２結晶層１１４の成長速度の比が、第３結晶面１１６における第３結晶層１２０の成長速度に対する第４結晶面１１８における第３結晶層１２０の成長速度の比より大きくなる成長条件でエピタキシャル成長させる。
【００４０】
第１結晶層１０８としてＧｅ層を形成する段階においては、ＧｅＨ４を原料ガスとして用いる化学気相成長法を用いることができる。続いて、第１結晶層１０８をアニールすることによって結晶欠陥を低減する。一例として、第１結晶層１０８をエピタキシャル成長する気相成長装置内で、第１結晶層１０８のエピタキシャル成長後に続けてアニールをすることができる。
【００４１】
第１結晶層１０８は、内部の結晶欠陥が例えば第２結晶面１１２にまで移動することができる温度および時間でアニールすることが好ましい。アニールする温度および時間は、第１結晶層１０８の大きさによって最適化される。第１結晶層１０８がＧｅ層である場合、好ましいアニール温度は、７００℃以上９５０℃以下である。アニール温度が７００℃より低いと結晶欠陥の移動が十分でなく、転位を低減するまでに長時間を要する。アニール温度が９５０℃より高いと、第１結晶層１０８が分解または蒸発しやすいので好ましくない。
【００４２】
第１結晶層１０８をアニールする温度は、さらに好ましくは７５０℃以上９００℃以下である。第１結晶層１０８を７５０℃以上９００℃以下でアニールすることで、結晶中の転位を低減し、かつ第１結晶層１０８の形状の乱れを抑制することができる。また、温度変化を繰り返すサイクルアニールによっても転位を低減することができる。
【００４３】
アニールに用いる熱源として、抵抗加熱式あるいは高周波誘導加熱方式のウェハーホルダーを用いることができる。また、赤外線によるランプ加熱を用いることもできる。サイクルアニールを行う場合、ランプ加熱方式を用いることで短いサイクルでのアニールが可能になる。
【００４４】
第２結晶層１１４および第３結晶層１２０のエピタキシャル成長には、ＭＯＣＶＤ法またはＭＢＥ法を用いることができる。ＭＯＣＶＤ法による第２結晶層１１４の形成には、ＰＨ３を原料の少なくとも１種として用いる。ＰＨ３を原料の少なくとも１種として用いることにより、Ｐ原子を含む第２結晶層１１４を第１結晶層１０８上に形成することができるので、第１結晶層１０８に含まれるＧｅ層の分解が生じることなく、良好なヘテロ界面が得られる。
【００４５】
第３結晶層１２０の形成には、ＡｓＨ３を原料の少なくとも１種として用いる。ＡｓＨ３を原料の少なくとも１種として用いることにより、Ａｓを含む第３結晶層１２０を第２結晶層１１４上に形成することができるので、不純物の少ない良質な結晶が得られる。第２結晶層１１４および第３結晶層１２０の成長温度は、４５０℃以上７００℃以下であることが好ましい。第２結晶層１１４および第３結晶層１２０の成長温度が４５０℃より低いと良好な結晶品質が得られにくく、７００℃よりも高いと第１結晶層１０８に含まれるＧｅ原子が第３結晶層１２０より上に形成される化合物半導体中に取り込まれやすくなるので好ましくない。
【００４６】
図３は、半導体デバイス２００の一部の領域における断面を示す。半導体デバイス２００は、半導体基板１００の第３結晶層１２０上に形成された第４結晶層２０２を有する。第４結晶層２０２として、ＧａＡｓ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＧａＰ層およびＡｌＩｎＧａＰ層からなる群から選ばれた少なくとも２つの層を含むものが挙げられる。第４結晶層２０２は、キャリア濃度が１×１０１７ｃｍ−３以下である半導体層を少なくとも１層含むことが好ましい。第４結晶層２０２は、Ｇｅ原子濃度が１×１０１７ｃｍ−３以下である半導体層を少なくとも１層含むことが好ましい。
【００４７】
第４結晶層２０２を加工することで、所望の半導体素子を形成することができる。半導体素子は、例えば電子素子または光素子である。電子素子は、例えばＨＢＴである。光素子は、例えば発光素子または受光素子である。光素子および電子素子を混在させて半導体素子を形成してもよい。図３においては、ヘテロバイポーラトランジスタ（ＨＢＴ）を例示している。第４結晶層２０２にはＨＢＴのエミッタ電極２０４、ベース電極２０６およびコレクタ電極２０８が形成されている。
【００４８】
第４結晶層２０２は、ＧａＡｓ結晶と格子整合あるいは擬格子整合する結晶からなる多層構造を含むことが好ましい。第１結晶層１０８がＧｅ層である場合には、当該Ｇｅ層のＧｅ結晶と第４結晶層２０２内のＧａＡｓ結晶とが、擬格子整合する。ＧａＡｓ結晶と格子整合あるいは擬格子整合する層には転位の発生がないので、高品質の第４結晶層２０２を成長させることができる。第４結晶層２０２を構成する層の厚みが小さい場合には、格子定数の違いがあっても転位を発生させることなく、高品質な結晶を成長させることもできる。
【００４９】
図４は、半導体デバイス３００の一部の領域における断面を示す。半導体デバイス３００においては、第１結晶層１０８に接して第２結晶層１１４が形成され、第２結晶層１１４に接して第３結晶層１２０が形成されている。さらに、第２結晶層１１４および第３結晶層１２０の複数の組が積層して形成されている。
【００５０】
最もベース基板１０２から離れて形成されている第３結晶層１２０上には第４結晶層２０２が形成され、第４結晶層２０２にＨＢＴが形成されている。半導体デバイス３００が、第２結晶層１１４および第３結晶層１２０からなる複数組の積層を有することで、Ｇｅの蒸発または拡散を抑制する効果を高めることができる。第２結晶層１１４および第３結晶層１２０からなる積層は、３回以上好ましくは５回以上繰り返して形成されることが好ましい。
【００５１】
なお、第２結晶層１１４および第３結晶層１２０の積層の形態は、例えば、第１結晶層１０８／第２結晶層１１４／第３結晶層１２０の順に形成され、第２結晶層１１４および第３結晶層１２０が複数回繰り返して形成され、ベース基板１０２から最も離れた最表面の積層として第２結晶層１１４／第３結晶層１２０が形成されている形態である。
【００５２】
また、第１結晶層１０８／第３結晶層１２０／第２結晶層１１４／第３結晶層１２０の順に形成され、第２結晶層１１４および第３結晶層１２０が複数回繰り返して形成され、最表面の積層として第２結晶層１１４／第３結晶層１２０が形成されていてもよい。なお、複数の積層体が有する複数の第３結晶層１２０のうち、第１結晶層１０８からの距離が最も大きい第３結晶層１２０の面積が、第１結晶層１０８からの距離が最も小さい第３結晶層１２０の面積よりも大きいことが好ましい。
【００５３】
図１Ａに示す半導体基板１００、図３に示す半導体デバイス２００または図４に示す半導体デバイス３００において、阻害体１０４は、複数の開口１０６を有してもよく、複数の開口１０６の各々の内部に第１結晶層１０８が形成されていてもよい。阻害体１０４は複数形成されてもよく、開口１０６は阻害体１０４ごとに複数形成されてもよい。阻害体１０４が複数形成されている場合、隣接する阻害体１０４の間の距離または方向が、複数の阻害体１０４のそれぞれにおいて同一であることが好ましい。例えば、複数の阻害体１０４が格子状に配置されていることが好ましい。複数の阻害体１０４のそれぞれが等間隔に配置されていてもよい。
【００５４】
阻害体１０４のそれぞれに複数の開口１０６が形成されている場合には、それぞれの開口１０６に電子素子または光素子が形成されていることが好ましい。また、阻害体１０４のそれぞれにおける隣接する開口１０６の間の距離または方向が同一であることが好ましい。例えば、複数の開口１０６が格子状に配置されていることが好ましい。複数の開口１０６のそれぞれが等間隔に配置されていてもよい。開口１０６を複数の同一配置で形成することで、エピタキシャル成長させる結晶層の膜厚制御が容易になる。
【００５５】
複数の開口１０６のそれぞれに形成された電子素子または光素子は、相互に配線で接続されていることが好ましい。同一の電子素子または光素子を開口１０６ごとに形成する場合は、開口１０６が等間隔に配置されていることが好ましい。例えば、ヘテロバイポーラトランジスタのような電子素子を複数の開口１０６のそれぞれに形成し、形成された複数の素子を並列接続することにより電子デバイスを形成することができる。開口１０６のそれぞれに形成した発光部または受光部を有する光素子を相互に接続したり、ベース基板１０２に形成した他の電子素子と当該光素子とを接続したりすることで、光デバイスを形成することができる。
【実施例】
【００５６】
（実施例１）
ベース基板１０２として（１００）面から＜１１０＞方向に６°オフした市販の単結晶Ｓｉウェハを用意した。ベース基板１０２の表面に、熱酸化法によりＳｉＯ２からなる阻害体１０４を形成した。フォトリソグラフィ法によるパターニングで阻害体１０４に開口１０６を形成した。次に、ＧｅＨ４を原料ガスとして用いる減圧ＣＶＤ法により、開口１０６の内部に、第１結晶層１０８としてＧｅ層を選択的に成長させた。さらにＣＶＤ炉内でアニールを行い、Ｇｅ結晶の高品質化を行った。
【００５７】
ベース基板１０２をＣＶＤ炉から取り出し、ＭＯＣＶＤ炉にセットした。キャリアガスとして水素を用い、トリメチルガリウム（以下ＴＭＧと記すことがある。）とアルシンを原料として用い、５５０℃の成長温度でＧａＡｓバッファ層を成長させた。その後、成長温度を６４０℃に変更し、ＴＭＧとアルシンを原料とし、ＧａＡｓ層を成長させた。ＧａＡｓ層の膜厚は２５０ｎｍであった。
【００５８】
さらに、成長温度を６１０℃に変更し、トリメチルインジウム（以下ＴＭＩと記すことがある）、ＴＭＧ及びホスフィンを原料とするＩｎ０．４８Ｇａ０．５２Ｐ層を第２結晶層１１４として形成し、ＴＭＧおよびアルシンを原料とするＧａＡｓ層を第３結晶層１２０として形成した。さらにＩｎ０．４８Ｇａ０．５２Ｐ層とＧａＡｓ層の積層を繰り返して形成し、第２結晶層と第３結晶層との積層を含む多層膜を成長させた。成長膜厚はＩｎ０．４８Ｇａ０．５２Ｐ層が１０ｎｍ、ＧａＡｓ層が２０ｎｍであり、１０周期の多層膜とした。さらにＧａＡｓ層を第４結晶層２０２の一部として成長させた。
【００５９】
（比較例１）
比較例１として、実施例１におけるＩｎ０．４８Ｇａ０．５２Ｐ層とＧａＡｓ層からなる多層膜の部分をＧａＡｓ層に変更したこと以外は実施例１と同様の半導体基板を作製した。
【００６０】
実施例１および比較例１の半導体基板における、阻害体１０４がない部分における不純物の深さプロファイル（深さ方向の濃度分布）を２次イオン質量分析法（ＳＩＭＳ）により測定した。図５Ａは、実施例１における半導体基板の不純物深さプロファイルを示すＳＩＭＳデータであり、図５Ｂは比較例１における半導体基板の不純物深さプロファイルを示すＳＩＭＳデータである。
【００６１】
図５Ａに示すように、実施例１のＩｎ０．４８Ｇａ０．５２Ｐ層とＧａＡｓ層を積層した多層膜部分では、Ｇｅ原子が急激に低下していることがわかる。第１結晶層１０８であるＧｅ層とＧａＡｓ層（ＧａＡｓバッファ層）の界面から、ＧａＡｓ層（第４結晶層２０２の一部）側に５００〜６００ｎｍ離れた位置でのＧａＡｓ層（第４結晶層２０２の一部）中のＧｅ濃度は、概ね１×１０１６ｃｍ−３程度であった。これに対して、比較例１でのＧｅ濃度は、第１結晶層１０８であるＧｅ層とＧａＡｓ層の界面から、ＧａＡｓ層側に５００〜６００ｎｍ離れた位置でのＧａＡｓ結晶中のＧｅ濃度は、３×１０１７ｃｍ−３程度と実施例１に比べて１桁以上高い値であった。
【００６２】
図６は、実施例１における半導体基板の断面形状を示す。同図に示す断面形状は、半導体基板に対し垂直に切断した断面を、レーザ顕微鏡を用いて測定したものである。同図は、阻害体１０４の開口１０６に成長させた、Ｇｅ層（第１結晶層１０８）と、ＧａＡｓバッファ層、ＧａＡｓ層、Ｉｎ０．４８Ｇａ０．５２Ｐ層（第２結晶層１１４）およびＧａＡｓ層（第３結晶層１２０）を１０周期積層した多層膜と、ＧａＡｓ層（第４結晶層２０２の一部）とを積層した多層構造の断面を示す。
【００６３】
同図に示すように、断面は概ね台形であり、当該台形の脚に相当する断面部分は、第２結晶面１１２または第４結晶面１１８に等価な斜めファセットに対応し、当該台形の上底に相当する断面部分は、第１結晶面１１０または第３結晶面１１６に等価な多層構造表面に対応する。図示するように、斜めファセットの近傍における多層構造表面には、盛り上がりが生じていないことを確認できた。
【００６４】
（実施例２）
実施例１と同様に、ベース基板１０２である単結晶Ｓｉウェハの表面に、阻害体１０４であるＳｉＯ２を形成し、阻害体１０４（ＳｉＯ２）に開口１０６を形成した。さらに実施例１と同様に、開口１０６の内部のベース基板１０２（単結晶Ｓｉウェハ）上に、第１結晶層１０８としてＧｅ層を選択的に成長させ、当該Ｇｅ層をアニールして、Ｇｅ結晶の高品質化を行った。その後、ベース基板１０２をＭＯＣＶＤ炉にセットし、実施例１と同様にＧａＡｓバッファ層およびＧａＡｓ層を成長させた。
【００６５】
続いて、実施例１と同じ条件で、Ｉｎ０．４８Ｇａ０．５２Ｐ層を第２結晶層１１４として形成し、さらにＧａＡｓ層を第３結晶層１２０として形成した。本実施例２では、実施例１のように第２結晶層と第３結晶層との積層を複数含む多層構造とはしないで、Ｉｎ０．４８Ｇａ０．５２Ｐ層（第２結晶層１１４）およびＧａＡｓ層（第３結晶層１２０）をそれぞれ１層ずつ形成するのみとした。Ｉｎ０．４８Ｇａ０．５２Ｐ層およびＧａＡｓ層の膜厚をそれぞれ２００ｎｍとした。さらにＧａＡｓ層を第４結晶層２０２の一部として成長させた。
【００６６】
このように作成した半導体基板における、阻害体１０４がない部分における不純物の深さプロファイルを、実施例１と同様にＳＩＭＳにより測定した。その結果、Ｇｅ原子濃度はＩｎ０．４８Ｇａ０．５２Ｐ層で急激に低下し、第１結晶層１０８であるＧｅ層とＧａＡｓ層（ＧａＡｓバッファ層）の界面から、ＧａＡｓ層（第４結晶層２０２の一部）側に５００〜６００ｎｍ離れた位置でのＧａＡｓ層（第４結晶層２０２の一部）中のＧｅ濃度は、約１×１０１６ｃｍ−３であった。つまり、実施例２における半導体基板は、実施例１の半導体基板と同様に、Ｇｅ原子のＧａＡｓ層（第４結晶層２０２の一部）側への混入抑制効果を有することがわかった。
【００６７】
図７は、実施例２における半導体基板の断面形状を示す。同図に示す断面形状は、半導体基板に対し垂直に切断した断面を、レーザ顕微鏡を用いて測定したものである。同図の断面は、阻害体１０４の開口１０６に成長させた、Ｇｅ層（第１結晶層１０８）、ＧａＡｓバッファ層、ＧａＡｓ層、Ｉｎ０．４８Ｇａ０．５２Ｐ層（第２結晶層１１４）、ＧａＡｓ層（第３結晶層１２０）およびＧａＡｓ層（第４結晶層２０２の一部）を積層した多層構造の断面を示す。
【００６８】
同図が示すように、断面は概ね台形である。当該台形の脚に相当する断面部分は、第２結晶面１１２または第４結晶面１１８に等価な斜めファセットに対応し、当該台形の上底に相当する断面部分は、第１結晶面１１０または第３結晶面１１６に等価な多層構造表面に対応する。斜めファセットの近傍における多層構造表面においては、実施例１の場合とは相違して、少し盛り上がりが認められる。すなわち、Ｇｅ原子の蒸発または拡散を抑制する効果は、実施例１の多層構造と実施例２の多層構造の両方で同様に得られるものの、多層構造表面における平坦性は、実施例１の多層構造の方が実施例２の多層構造より優れたものであることがわかった。
【００６９】
（実施例３）
実施例１と同様に、ベース基板１０２である単結晶Ｓｉウェハ上に、阻害体１０４、開口１０６を形成し、開口１０６の内部にＧｅ層を選択成長し、アニールによるＧｅ層の高品質化を実施した。続いて、実施例１と同様に、ＧａＡｓバッファ層、ＧａＡｓ層、および、Ｉｎ０．４８Ｇａ０．５２Ｐ層（第２結晶層１１４）とＧａＡｓ層（第３結晶層１２０）とを１０周期積層した多層膜を形成した。
【００７０】
多層膜の上に、Ｓｉドープｎ型ＧａＡｓ層と、Ｓｉドープｎ型ＩｎＧａＰ層と、Ｓｉドープｎ型ＧａＡｓ層と、アンドープＧａＡｓ層と、Ｃドープｐ型ＧａＡｓ層と、Ｓｉドープｎ型ＩｎＧａＰ層と、Ｓｉドープｎ型ＧａＡｓ層と、Ｓｉドープｎ型ＩｎＧａＡｓ層とがこの順に積層された第４結晶層を有するＨＢＴ素子構造を形成した。
【００７１】
ＨＢＴ素子構造を有する半導体基板の阻害体１０４の開口１０６に成長した部分を、レーザ顕微鏡を用いて観察したところ、ファセット近傍の積層構造表面には盛り上がりが生じていないことを確認した。当該半導体基板にフォトリソグラフィプロセスを適用して電極を形成し、ＨＢＴ素子を作成した。作成したＨＢＴ素子の電気特性を測定したところ、トランジスタの特性を示す動作を確認した。作成したＨＢＴ素子の電流増幅率は、１９８であった。
【００７２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。例えば、第２結晶層１１４および第３結晶層１２０からなる積層膜をシードとして、阻害体１０４上にラテラル成長されたラテラル成長化合物半導体層を形成してもよい。この場合、阻害体１０４として絶縁性の高いＳｉＯ２やＳｉＮを用いることでラテラル成長化合物半導体層に形成した素子の基板側へのリーク電流を低減し、浮遊容量を小さくして、素子の性能を高めることができる。
【００７３】
請求の範囲、明細書、および図面中において示した装置および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００７４】
１００ 半導体基板、１０２ ベース基板、１０４ 阻害体、１０６ 開口、１０８ 第１結晶層、１１０ 第１結晶面、１１２ 第２結晶面、１１４ 第２結晶層、１１６ 第３結晶面、１１８ 第４結晶面、１２０ 第３結晶層、２００ 半導体デバイス、２０２ 第４結晶層、２０４ エミッタ電極、２０６ ベース電極、２０８ コレクタ電極、３００ 半導体デバイス
【技術分野】
【０００１】
本発明は、半導体基板、半導体デバイスおよび半導体基板の製造方法に関する。
【背景技術】
【０００２】
２−６族化合物半導体、３−５族化合物半導体および４−４族化合物半導体等の化合物半導体は、シリコンからなる単体半導体と比較して耐圧特性および高周波特性に優れるので、上記の化合物半導体を用いた各種の高機能電子デバイスが開発されている。上記の化合物半導体を結晶成長させる場合には、基板としてＧａＡｓバルク基板が用いられている。しかし、ＧａＡｓバルク基板は価格が高く、放熱性が悪い。そこで、低価格で放熱特性に優れたＳｉ基板を用いて電子デバイスを製造することが検討されている。
【０００３】
特許文献１は、上記のような化合物半導体を用いた電子デバイスをＳｉ基板上に製造する場合に、化合物半導体と格子整合できるＧｅ層を中間層として設けることで良質な結晶薄膜が得られることを開示している。また、非特許文献１には、Ｓｉ基板（ベース基板）にエピタキシャル成長させたＧｅの結晶薄膜をアニールすることで、中間層として用いるＧｅの結晶薄膜の結晶性を向上できることが開示されている。例えば、非特許文献１には、８００〜９００℃の温度範囲で選択成長したＧｅ結晶薄膜をアニールすることで、平均転位密度が２．３×１０６ｃｍ−２のＧｅ結晶薄膜が得られると記載されている。ここで、平均転位密度は格子欠陥密度の一例である。
特許文献１ 特開昭６１−０９４３１８号公報
非特許文献１ Hsin-Chiao Luan 他著、High-quality Ge epilayers on Si with low threading-dislocation densities、Appl. Phys. Lett. 75巻、2909頁、1999年
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、Ｓｉ基板上に中間層としてＧｅ結晶を成長させ、そのＧｅ結晶上に化合物半導体を結晶成長させる場合、化合物半導体の結晶成長過程において、成長途中の化合物半導体にＧｅ原子が拡散する場合がある。また、化合物半導体の結晶成長前に実施される基板の熱処理工程において、Ｇｅ結晶からのＧｅ原子の蒸発が起こり、化合物半導体の結晶成長過程において、蒸発したＧｅ原子が成長途中の化合物半導体の中に取り込まれる場合がある。化合物半導体の中のＧｅ原子はドナーとして作用し、化合物半導体の抵抗を下げることがあるので、Ｇｅ原子が化合物半導体に拡散すると、デバイス形成に必要な高抵抗半導体層を結晶成長させることが困難である。
【０００５】
そこで、Ｇｅ結晶と化合物半導体（例えばＧａＡｓ）との間にバッファ層を形成することにより、Ｇｅ原子が化合物半導体に拡散することを防ぐ構成が考えられる。しかし、Ｇｅ結晶を選択成長する場合には、Ｇｅ結晶に斜めファセットが形成されるので、Ｇｅ結晶の斜めファセット（Ｓｉ基板の面と平行でない面）におけるバッファ層の結晶成長速度が、Ｇｅ結晶の水平ファセット（Ｓｉ基板の面と平行な面）における結晶成長速度よりも遅い場合には、斜めファセットにおけるバッファ層の厚みが水平ファセットにおけるバッファ層の厚みより小さくなる場合がある。
【０００６】
斜めファセットにおけるバッファ層を十分に厚くすることができないと、バッファ層は、斜めファセットにおけるＧｅ結晶から化合物半導体へのＧｅ原子の拡散を十分に抑制することができない。他方で、バッファ層の成長時間を長くすることにより斜めファセットにおけるバッファ層の厚みを十分に大きくすると、メサ形状のバッファ層の水平ファセットにおける面積が小さくなるので、化合物半導体を形成することができる領域が小さくなるという問題がある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様においては、ベース基板と、ベース基板上に形成された第１結晶層と、第１結晶層を被覆する第２結晶層と、第２結晶層に接して形成された第３結晶層とを備え、第１結晶層が、ベース基板における第１結晶層と接する面と面方位が等しい第１結晶面、及び、第１結晶面と異なる面方位を有する第２結晶面を有し、第２結晶層が、第１結晶面と面方位が等しい第３結晶面、及び、第２結晶面と面方位が等しい第４結晶面を有し、第３結晶層が、第３結晶面及び第４結晶面のそれぞれの少なくとも一部に接しており、第１結晶面に接する領域における第２結晶層の厚みに対する第２結晶面に接する領域における第２結晶層の厚みの比が、第３結晶面に接する領域における第３結晶層の厚みに対する第４結晶面に接する領域における第３結晶層の厚みの比よりも大きい半導体基板を提供する。
【０００８】
当該半導体基板は、ベース基板上に形成され、かつ、ベース基板に達する開口を有し、第１結晶層の結晶成長を阻害する阻害体をさらに備え、第１結晶層が、開口の内部に形成されていてもよい。一例として、第１結晶層は、組成がＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ―ｚ（０≦ｘ＜１、０≦ｙ＜１、０＜ｚ≦１、かつ、０＜ｘ＋ｙ＋ｚ≦１）である。一例として、第３結晶層は、Ａｓ原子を含有する３−５族化合物半導体である。一例として、第２結晶層は、組成がＡｌａＧａｂＩｎｃＡｓｄＰｅ（０≦ａ＜１、０≦ｂ＜１、０＜ｃ≦１、ａ＋ｂ＋ｃ＝１、０≦ｄ＜１、０＜ｅ≦１、かつｄ＋ｅ＝１）であり、第３結晶層は、組成がＡｌｆＧａｇＩｎｈＡｓｉＰｊ（０≦ｆ≦１、０≦ｇ≦１、０≦ｈ＜１、ｆ＋ｇ＋ｈ＝１、０＜ｉ≦１、０≦ｊ＜１、かつｉ＋ｊ＝１）である。
【０００９】
当該半導体基板は、第３結晶層上に形成された第４結晶層をさらに有し、第４結晶層が、ＧａＡｓ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＧａＰ層およびＡｌＩｎＧａＰ層からなる群から選ばれた少なくとも２つの層を含んでもよい。当該半導体基板は、第１結晶層上に、第２結晶層及び第３結晶層からなる積層体を、第２結晶層及び第３結晶層の積層方向に複数備えてもよい。
【００１０】
本発明の第２の態様においては、上記の半導体基板を有し、第４結晶層に半導体素子が形成されている半導体デバイスを提供する。
【００１１】
本発明の第３の態様においては、ベース基板上に第１結晶層を形成する段階と、第１結晶層を覆う第２結晶層をエピタキシャル成長させる段階と、第２結晶層に接する第３結晶層をエピタキシャル成長させる段階とを有し、第１結晶層が、ベース基板における第１結晶層と接する面と面方位が等しい第１結晶面、及び、第１結晶面と異なる面方位を有する第２結晶面を有し、第２結晶層が、第１結晶面と面方位が等しい第３結晶面、及び、第２結晶面と面方位が等しい第４結晶面を有し、第２結晶層をエピタキシャル成長させる段階および第３結晶層をエピタキシャル成長させる段階においては、第３結晶面及び第４結晶面のそれぞれの少なくとも一部に接する第３結晶層をエピタキシャル成長させ、第１結晶面における第２結晶層の成長速度に対する第２結晶面における第２結晶層の成長速度の比が、第３結晶面における第３結晶層の成長速度に対する第４結晶面における第３結晶層の成長速度の比より大きい半導体基板の製造方法を提供する。第１結晶層を形成する段階においては、第１結晶層を７００℃以上９５０℃以下でアニールしてよい。
【図面の簡単な説明】
【００１２】
【図１Ａ】半導体基板１００の一部の領域における断面を示す。
【図１Ｂ】図１ＡにおけるＢ部を拡大して示した断面図である。
【図２Ａ】半導体基板１００の製造過程における一部の領域における断面を示す。
【図２Ｂ】半導体基板１００の製造過程における一部の領域における断面を示す。
【図３】半導体デバイス２００の一部の領域における断面を示す。
【図４】半導体デバイス３００の一部の領域における断面を示す。
【図５Ａ】実施例１における半導体基板の不純物深さプロファイルを示すＳＩＭＳデータである。
【図５Ｂ】比較例１における半導体基板の不純物深さプロファイルを示すＳＩＭＳデータである。
【図６】実施例１における半導体基板の断面形状を示す。
【図７】実施例２における半導体基板の断面形状を示す。
【発明を実施するための形態】
【００１３】
以下、発明の実施の形態を通じて本発明を説明する。図１Ａは、半導体基板１００の一部断面の概要を示した断面図であり、図１Ｂは、図１ＡにおけるＢ部を拡大して示した断面図である。半導体基板１００は、ベース基板１０２、阻害体１０４、第１結晶層１０８、第２結晶層１１４および第３結晶層１２０を備える。ベース基板１０２は、表面にシリコンを有する。例えば、ベース基板１０２は、ＳｉウェハまたはＳＯＩ基板である。ベース基板として、ベース基板の表面のシリコンの主面が（１００）面である基板または成長面を（１００）面からずらせたオフ基板を用いることができる。
【００１４】
阻害体１０４は、第１結晶層１０８の結晶成長を阻害する。阻害体１０４は、例えば酸化シリコン、窒化シリコンまたは酸窒化シリコンである。阻害体１０４はベース基板１０２上に形成されている。阻害体１０４には、ベース基板１０２に達する開口１０６が形成されている。
【００１５】
第１結晶層１０８は、開口１０６の内部のベース基板１０２上に形成されている。第１結晶層１０８は、ベース基板１０２の表面のシリコンと格子整合または擬格子整合する。第２結晶層１１４は、第１結晶層１０８上に形成されており、第１結晶層１０８を被覆する。つまり、第２結晶層１１４は、第１結晶層１０８におけるベース基板１０２と接する面以外の全ての面に接する。第３結晶層１２０は、第２結晶層１１４に接して形成されている。
【００１６】
第１結晶層１０８は、第１結晶面１１０および第２結晶面１１２を有する。一例として、第１結晶面１１０の面方位は、ベース基板１０２の表面の面方位と等しい。第１結晶面１１０は、ベース基板１０２の表面と平行であってもよい。第２結晶面１１２は、第１結晶面１１０と異なる面方位を有する。第２結晶面１１２は、ベース基板１０２の表面と平行ではない。
【００１７】
第１結晶面１１０の面積は、第１結晶層１０８がベース基板１０２に接する領域の面積よりも小さい。第１結晶層１０８は、一例として、相互に面方位が異なる複数の第２結晶面１１２を有する。第１結晶層１０８がベース基板１０２に接する領域が長方形の場合には、第１結晶層１０８は、第１結晶面１１０の４辺およびベース基板１０２に接する領域の４辺に接する４つの第２結晶面１１２を有する。
【００１８】
第２結晶層１１４は、第３結晶面１１６および第４結晶面１１８を有する。第３結晶面１１６の面方位は、第４結晶面１１８の面方位と異なる。第３結晶面１１６の面方位は、第１結晶面１１０の面方位と等しい。第４結晶面１１８の面方位は、第２結晶面１１２の面方位と等しい。第３結晶層１２０は、第２結晶層１１４の第３結晶面１１６および第４結晶面１１８のそれぞれの少なくとも一部の領域と接する。
【００１９】
第２結晶層１１４は第１結晶層１０８を覆う。第２結晶層１１４の表面には、第１結晶面１１０に対応する第３結晶面１１６と第２結晶面１１２に対応する第４結晶面１１８とが形成される。第２結晶層１１４は、複数の第２結晶面１１２のそれぞれに対応する第４結晶面１１８を有する。
【００２０】
第１結晶面１１０に接する領域における第２結晶層１１４の厚みに対する第２結晶面１１２に接する領域における第２結晶層１１４の厚みの比は、第３結晶面１１６に接する領域における第３結晶層１２０の厚みに対する第４結晶面１１８に接する領域における第３結晶層１２０の厚みの比よりも大きい。ここで、結晶層の厚みとは、結晶層が有する第１の面と第１の面に対向する第２の面に垂直な方向における、第１の面と第２の面との間の距離である。なお、半導体基板１００は、第３結晶層１２０と第４結晶面１１８との間に他の層を有してもよい。この場合において、第３結晶層１２０の厚みは、第３結晶層１２０が他の層に接する領域における厚みである。
【００２１】
第２結晶層１１４を第１結晶層１０８上にエピタキシャル成長させた場合の、第１結晶面１１０における第２結晶層１１４の成長速度に対する第２結晶面１１２における第２結晶層１１４の成長速度の比は、第３結晶層１２０を第２結晶層１１４上にエピタキシャル成長させた場合の、第３結晶面１１６における第３結晶層１２０の成長速度に対する第４結晶面１１８における第３結晶層１２０の成長速度の比より大きい。
【００２２】
すなわち、エピタキシャル成長の成長時間が同じである場合、成長速度が異なると、エピタキシャル成長する層の厚さも異なる。第１結晶面１１０に接する領域における第２結晶層１１４の厚さをｄ１、第２結晶面１１２に接する領域における第２結晶層１１４の厚さをｄ２、第３結晶面１１６に接する領域における第３結晶層１２０の厚さをｄ３、第４結晶面１１８に接する領域における第３結晶層１２０の厚さをｄ４とすると、（ｄ２／ｄ１）＞（ｄ４／ｄ３）の関係が満たされる。厚さｄ１、ｄ２、ｄ３およびｄ４が上記の関係を満たすことにより、第１結晶層１０８が含む原子が、第３結晶層１２０上に形成される化合物半導体層の内部に拡散することを防止できる。
【００２３】
第１結晶層１０８は、例えばＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ―ｚ（０≦ｘ＜１、０≦ｙ＜１、０＜ｚ≦１、かつ、０＜ｘ＋ｙ＋ｚ≦１）である。第１結晶層１０８として、ＳｉｙＧｅｚ（０≦ｙ＜１、かつ０＜ｚ≦１）が好ましく、Ｇｅがより好ましい。第１結晶層１０８は、例えば阻害体１０４をマスクとする選択エピタキシャル成長により形成することができる。エピタキシャル成長には、化学気相成長法（以下、ＣＶＤ法と記することがある）、有機金属気相成長法（以下、ＭＯＣＶＤ法と記することがある）または分子線エピタキシー法（以下、ＭＢＥ法と記することがある）を用いることができる。第１結晶層１０８は、格子欠陥が例えば第２結晶面１１２にまで移動する温度および時間でアニールされることが好ましい。格子欠陥が第２結晶面１１２にまで移動することにより、第１結晶層１０８の結晶性が向上する。
【００２４】
第２結晶層１１４は、例えばＡｌａＧａｂＩｎｃＡｓｄＰｅ（０≦ａ＜１、０≦ｂ＜１、０＜ｃ≦１、ａ＋ｂ＋ｃ＝１、０≦ｄ＜１、０＜ｅ≦１、かつｄ＋ｅ＝１）である。第２結晶層１１４は、第１結晶層１０８と格子整合または擬格子整合することが好ましい。第２結晶層１１４が５族元素としてＰ原子を含む場合には、第２結晶層１１４は、第１結晶層１０８に形成された斜めファセット（第２結晶面１１２）上に成長しやすい。第２結晶層１１４が第２結晶面１１２上に成長しやすいので、第１結晶面１１０に接する領域における第２結晶層１１４の厚みを小さく保ちながら、第２結晶面１１２に接する領域における第２結晶層１１４の厚みを、第１結晶層１０８に含まれるＧｅ原子が第２結晶面１１２を介して蒸発または拡散することを抑制する厚みにすることができる。
【００２５】
第２結晶層１１４は、第１結晶層１０８に接して形成されてもよく、中間層を介して形成されてもよい。中間層は、例えば低温成長バッファ層である。低温成長バッファ層を中間層に用いることにより、第１結晶層１０８の分解、原料ガスとの反応を避けることができる。低温成長バッファ層の成長温度は、６００℃以下が好ましい。
【００２６】
第３結晶層１２０は、例えばＡｓ原子を含有する３−５族化合物半導体である。第３結晶層１２０は、例えばＡｌｆＧａｇＩｎｈＡｓｉＰｊ（０≦ｆ≦１、０≦ｇ≦１、０≦ｈ＜１、ｆ＋ｇ＋ｈ＝１、０＜ｉ≦１、０≦ｊ＜１、かつｉ＋ｊ＝１）である。第３結晶層１２０は、第２結晶層１１４に比べてＧａＡｓとの格子定数が近いことが好ましい。第３結晶層１２０は、ＧａＡｓに格子整合しやすいので、第３結晶層１２０上にＧａＡｓを結晶成長させることに適している。ただし、Ａｓ原子を含有する３−５族化合物半導体なので、斜めファセット（第４結晶面１１８）に形成されにくい。ところが、第４結晶面１１８と第１結晶面１１０との間に第２結晶層１１４が形成されているので、第１結晶層１０８に含まれるＧｅ原子の蒸発または拡散が抑制される。
【００２７】
第２結晶層１１４および第３結晶層１２０の組成におけるｄ、ｅ、ｉおよびｊの値は、ｄ＝０、ｅ＝１、ｉ＝１、ｊ＝０が好ましい。つまり第２結晶層１１４としてＡｌａＧａｂＩｎｃＰが好ましく、第３結晶層１２０としてＡｌｆＧａｇＩｎｈＡｓが好ましい。
【００２８】
第２結晶層１１４の厚さは、１ｎｍ以上５００ｎｍ以下であることが好ましい。第３結晶層１２０の厚さは、１ｎｍ以上５００ｎｍ以下であることが好ましい。第２結晶層１１４または第３結晶層１２０を１ｎｍ以上の膜厚にすることで、第１結晶層１０８の斜めファセット（第２結晶面１１２）が十分な厚みの結晶層により被覆されるので、Ｇｅ原子の蒸発および拡散を抑制することができる。第２結晶層１１４または第３結晶層１２０の膜厚を５００ｎｍ以下とすることで、第２結晶層１１４および第３結晶層１２０を含む積層膜全体の膜厚を制限できることができるので、原料コストを抑えることができる。また、デバイス加工プロセスのレジスト塗布工程または露光工程における、積層膜の膜厚が厚くなり過ぎることに起因して生じる不良を抑制することができる。
【００２９】
第１結晶層１０８に形成される斜めファセット（第２結晶面１１２）によって、第１結晶層１０８の主面と平行な面の面積が、開口１０６の底面積に比べて小さくなる。したがって、第２結晶層１１４および第３結晶層１２０を含む積層膜の合計膜厚が厚くなると、主面と平行な面の面積がさらに小さくなり、デバイス作成に有効利用できる面積が小さくなる。第２結晶層１１４の膜厚および第３結晶層１２０の膜厚を各々５００ｎｍ以下、好ましくは１００ｎｍ以下とすることで、ベース基板１０２の主面に平行な面の面積の減少を抑えることができる。
【００３０】
第２結晶層１１４は、第１結晶層１０８の斜めファセット（第２結晶面１１２）上に成長し易いので、膜厚が厚くなりすぎると斜めファセット部がベース基板１０２の主面と平行な面（第３結晶面１１６）より盛り上がり、第２結晶層１１４の形状が乱れることがある。第２結晶層１１４の膜厚を５００ｎｍ以下、好ましくは１００ｎｍ以下とすることで、第２結晶層１１４の形状の乱れを抑制することができる。
【００３１】
第３結晶層１２０は、５族元素としてＡｓを含んでおり、ベース基板１０２の主面と平行な面（第３結晶面１１６）に成長し易い。したがって、デバイスの活性領域として機能する機能層の成長に必要な、ベース基板１０２の主面と平行な面を平坦に成長することができるので、第２結晶層１１４に生じていた厚みのばらつきを補償することができる。一例として、第３結晶層１２０の膜厚を１ｎｍ以上とすることで、第２結晶層１１４に生じていた厚みのばらつきを補償して、第３結晶層１２０の表面を平坦化することができる。
【００３２】
また、第３結晶層１２０の膜厚を５００ｎｍ以下好ましくは１００ｎｍ以下とすることで、第２結晶層１１４と第３結晶層１２０とを合わせた膜厚を抑制することができるので、機能層の成長に必要なベース基板１０２の主面と平行な面の面積減少を抑制することができる。なお、第２結晶層１１４の膜厚および第３結晶層１２０の膜厚は、開口１０６の大きさ及び作製するデバイスの大きさに応じて調節し、最適化することができる。
【００３３】
阻害体１０４の開口１０６の内部に第１結晶層１０８としてＧｅ層を形成する場合、Ｓｉ結晶とＧｅ結晶とでは、格子定数および熱膨張係数等の物性値が異なるので、Ｇｅ結晶中に転位等の結晶欠陥が発生しやすい。ここで、開口１０６を小さく形成し、内部に形成するＧｅ層の平面積を小さくすると、格子定数差あるいは熱膨張係数差の影響が軽減されて転位が発生しにくくなる。Ｇｅ層の形成後にアニールをする場合においても、Ｇｅ層の平面積が小さいほど転位を低減しやすい。
【００３４】
そこで、開口１０６の底面積は、好ましくは１ｍｍ２以下である。開口１０６の底面積は、さらに好ましくは２５μｍ２以上２５００μｍ２以下である。開口１０６の底面積が２５μｍ２より小さいと、電子素子または光素子を作製することができる面積が少ないので好ましくない。第２結晶層１１４または第３結晶層１２０は、阻害体１０４上に形成されてもよい。なお、半導体基板１００は、阻害体１０４および開口１０６を有しなくてもよい。
【００３５】
なお、ベース基板１０２上に、第１結晶層１０８、第２結晶層１１４および第３結晶層１２０を順次ＣＶＤ成長させる場合、ベース基板１０２としてＳｉ基板を用いるときは、成長面をＳｉ（１００）面から少しずらしたオフ基板を用いることができる。オフ基板を用いることは、アンチフェイズドメインの発生を抑制することができるという点で好ましい。
【００３６】
ただし、ベース基板１０２にオフ基板を用いる場合、第２結晶層１１４と第３結晶層１２０とを１層ずつ積層すると、第２結晶層１１４を厚く積層した場合のエッジの盛り上がり量が方向により異なり、デバイス構造を積層した後のデバイスプロセスに悪影響を及ぼす場合がある。第２結晶層１１４と第３結晶層１２０とを繰り返し積層する多層構造とすることで、エッジ部の盛り上がりを抑えることができる。
【００３７】
次に、半導体基板１００の製造方法を説明する。図２Ａおよび図２Ｂは、半導体基板１００の製造過程における半導体基板１００の一部の領域における断面を示す。
【００３８】
図２Ａに示すように、ベース基板１０２上に阻害体１０４を形成し、阻害体１０４にベース基板１０２に達する開口１０６を形成する。そして開口１０６の内部のベース基板１０２上に第１結晶層１０８を形成する。次に、図２Ｂに示すように、第１結晶層１０８を覆う第２結晶層１１４をエピタキシャル成長させる。その後、第２結晶層１１４に接して第３結晶層１２０をエピタキシャル成長させることで、図１Ａに示す半導体基板１００を製造できる。
【００３９】
ここで、第２結晶層１１４および第３結晶層１２０を成長する段階においては、第１結晶面１１０における第２結晶層１１４の成長速度に対する第２結晶面１１２における第２結晶層１１４の成長速度の比が、第３結晶面１１６における第３結晶層１２０の成長速度に対する第４結晶面１１８における第３結晶層１２０の成長速度の比より大きくなる成長条件でエピタキシャル成長させる。
【００４０】
第１結晶層１０８としてＧｅ層を形成する段階においては、ＧｅＨ４を原料ガスとして用いる化学気相成長法を用いることができる。続いて、第１結晶層１０８をアニールすることによって結晶欠陥を低減する。一例として、第１結晶層１０８をエピタキシャル成長する気相成長装置内で、第１結晶層１０８のエピタキシャル成長後に続けてアニールをすることができる。
【００４１】
第１結晶層１０８は、内部の結晶欠陥が例えば第２結晶面１１２にまで移動することができる温度および時間でアニールすることが好ましい。アニールする温度および時間は、第１結晶層１０８の大きさによって最適化される。第１結晶層１０８がＧｅ層である場合、好ましいアニール温度は、７００℃以上９５０℃以下である。アニール温度が７００℃より低いと結晶欠陥の移動が十分でなく、転位を低減するまでに長時間を要する。アニール温度が９５０℃より高いと、第１結晶層１０８が分解または蒸発しやすいので好ましくない。
【００４２】
第１結晶層１０８をアニールする温度は、さらに好ましくは７５０℃以上９００℃以下である。第１結晶層１０８を７５０℃以上９００℃以下でアニールすることで、結晶中の転位を低減し、かつ第１結晶層１０８の形状の乱れを抑制することができる。また、温度変化を繰り返すサイクルアニールによっても転位を低減することができる。
【００４３】
アニールに用いる熱源として、抵抗加熱式あるいは高周波誘導加熱方式のウェハーホルダーを用いることができる。また、赤外線によるランプ加熱を用いることもできる。サイクルアニールを行う場合、ランプ加熱方式を用いることで短いサイクルでのアニールが可能になる。
【００４４】
第２結晶層１１４および第３結晶層１２０のエピタキシャル成長には、ＭＯＣＶＤ法またはＭＢＥ法を用いることができる。ＭＯＣＶＤ法による第２結晶層１１４の形成には、ＰＨ３を原料の少なくとも１種として用いる。ＰＨ３を原料の少なくとも１種として用いることにより、Ｐ原子を含む第２結晶層１１４を第１結晶層１０８上に形成することができるので、第１結晶層１０８に含まれるＧｅ層の分解が生じることなく、良好なヘテロ界面が得られる。
【００４５】
第３結晶層１２０の形成には、ＡｓＨ３を原料の少なくとも１種として用いる。ＡｓＨ３を原料の少なくとも１種として用いることにより、Ａｓを含む第３結晶層１２０を第２結晶層１１４上に形成することができるので、不純物の少ない良質な結晶が得られる。第２結晶層１１４および第３結晶層１２０の成長温度は、４５０℃以上７００℃以下であることが好ましい。第２結晶層１１４および第３結晶層１２０の成長温度が４５０℃より低いと良好な結晶品質が得られにくく、７００℃よりも高いと第１結晶層１０８に含まれるＧｅ原子が第３結晶層１２０より上に形成される化合物半導体中に取り込まれやすくなるので好ましくない。
【００４６】
図３は、半導体デバイス２００の一部の領域における断面を示す。半導体デバイス２００は、半導体基板１００の第３結晶層１２０上に形成された第４結晶層２０２を有する。第４結晶層２０２として、ＧａＡｓ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＧａＰ層およびＡｌＩｎＧａＰ層からなる群から選ばれた少なくとも２つの層を含むものが挙げられる。第４結晶層２０２は、キャリア濃度が１×１０１７ｃｍ−３以下である半導体層を少なくとも１層含むことが好ましい。第４結晶層２０２は、Ｇｅ原子濃度が１×１０１７ｃｍ−３以下である半導体層を少なくとも１層含むことが好ましい。
【００４７】
第４結晶層２０２を加工することで、所望の半導体素子を形成することができる。半導体素子は、例えば電子素子または光素子である。電子素子は、例えばＨＢＴである。光素子は、例えば発光素子または受光素子である。光素子および電子素子を混在させて半導体素子を形成してもよい。図３においては、ヘテロバイポーラトランジスタ（ＨＢＴ）を例示している。第４結晶層２０２にはＨＢＴのエミッタ電極２０４、ベース電極２０６およびコレクタ電極２０８が形成されている。
【００４８】
第４結晶層２０２は、ＧａＡｓ結晶と格子整合あるいは擬格子整合する結晶からなる多層構造を含むことが好ましい。第１結晶層１０８がＧｅ層である場合には、当該Ｇｅ層のＧｅ結晶と第４結晶層２０２内のＧａＡｓ結晶とが、擬格子整合する。ＧａＡｓ結晶と格子整合あるいは擬格子整合する層には転位の発生がないので、高品質の第４結晶層２０２を成長させることができる。第４結晶層２０２を構成する層の厚みが小さい場合には、格子定数の違いがあっても転位を発生させることなく、高品質な結晶を成長させることもできる。
【００４９】
図４は、半導体デバイス３００の一部の領域における断面を示す。半導体デバイス３００においては、第１結晶層１０８に接して第２結晶層１１４が形成され、第２結晶層１１４に接して第３結晶層１２０が形成されている。さらに、第２結晶層１１４および第３結晶層１２０の複数の組が積層して形成されている。
【００５０】
最もベース基板１０２から離れて形成されている第３結晶層１２０上には第４結晶層２０２が形成され、第４結晶層２０２にＨＢＴが形成されている。半導体デバイス３００が、第２結晶層１１４および第３結晶層１２０からなる複数組の積層を有することで、Ｇｅの蒸発または拡散を抑制する効果を高めることができる。第２結晶層１１４および第３結晶層１２０からなる積層は、３回以上好ましくは５回以上繰り返して形成されることが好ましい。
【００５１】
なお、第２結晶層１１４および第３結晶層１２０の積層の形態は、例えば、第１結晶層１０８／第２結晶層１１４／第３結晶層１２０の順に形成され、第２結晶層１１４および第３結晶層１２０が複数回繰り返して形成され、ベース基板１０２から最も離れた最表面の積層として第２結晶層１１４／第３結晶層１２０が形成されている形態である。
【００５２】
また、第１結晶層１０８／第３結晶層１２０／第２結晶層１１４／第３結晶層１２０の順に形成され、第２結晶層１１４および第３結晶層１２０が複数回繰り返して形成され、最表面の積層として第２結晶層１１４／第３結晶層１２０が形成されていてもよい。なお、複数の積層体が有する複数の第３結晶層１２０のうち、第１結晶層１０８からの距離が最も大きい第３結晶層１２０の面積が、第１結晶層１０８からの距離が最も小さい第３結晶層１２０の面積よりも大きいことが好ましい。
【００５３】
図１Ａに示す半導体基板１００、図３に示す半導体デバイス２００または図４に示す半導体デバイス３００において、阻害体１０４は、複数の開口１０６を有してもよく、複数の開口１０６の各々の内部に第１結晶層１０８が形成されていてもよい。阻害体１０４は複数形成されてもよく、開口１０６は阻害体１０４ごとに複数形成されてもよい。阻害体１０４が複数形成されている場合、隣接する阻害体１０４の間の距離または方向が、複数の阻害体１０４のそれぞれにおいて同一であることが好ましい。例えば、複数の阻害体１０４が格子状に配置されていることが好ましい。複数の阻害体１０４のそれぞれが等間隔に配置されていてもよい。
【００５４】
阻害体１０４のそれぞれに複数の開口１０６が形成されている場合には、それぞれの開口１０６に電子素子または光素子が形成されていることが好ましい。また、阻害体１０４のそれぞれにおける隣接する開口１０６の間の距離または方向が同一であることが好ましい。例えば、複数の開口１０６が格子状に配置されていることが好ましい。複数の開口１０６のそれぞれが等間隔に配置されていてもよい。開口１０６を複数の同一配置で形成することで、エピタキシャル成長させる結晶層の膜厚制御が容易になる。
【００５５】
複数の開口１０６のそれぞれに形成された電子素子または光素子は、相互に配線で接続されていることが好ましい。同一の電子素子または光素子を開口１０６ごとに形成する場合は、開口１０６が等間隔に配置されていることが好ましい。例えば、ヘテロバイポーラトランジスタのような電子素子を複数の開口１０６のそれぞれに形成し、形成された複数の素子を並列接続することにより電子デバイスを形成することができる。開口１０６のそれぞれに形成した発光部または受光部を有する光素子を相互に接続したり、ベース基板１０２に形成した他の電子素子と当該光素子とを接続したりすることで、光デバイスを形成することができる。
【実施例】
【００５６】
（実施例１）
ベース基板１０２として（１００）面から＜１１０＞方向に６°オフした市販の単結晶Ｓｉウェハを用意した。ベース基板１０２の表面に、熱酸化法によりＳｉＯ２からなる阻害体１０４を形成した。フォトリソグラフィ法によるパターニングで阻害体１０４に開口１０６を形成した。次に、ＧｅＨ４を原料ガスとして用いる減圧ＣＶＤ法により、開口１０６の内部に、第１結晶層１０８としてＧｅ層を選択的に成長させた。さらにＣＶＤ炉内でアニールを行い、Ｇｅ結晶の高品質化を行った。
【００５７】
ベース基板１０２をＣＶＤ炉から取り出し、ＭＯＣＶＤ炉にセットした。キャリアガスとして水素を用い、トリメチルガリウム（以下ＴＭＧと記すことがある。）とアルシンを原料として用い、５５０℃の成長温度でＧａＡｓバッファ層を成長させた。その後、成長温度を６４０℃に変更し、ＴＭＧとアルシンを原料とし、ＧａＡｓ層を成長させた。ＧａＡｓ層の膜厚は２５０ｎｍであった。
【００５８】
さらに、成長温度を６１０℃に変更し、トリメチルインジウム（以下ＴＭＩと記すことがある）、ＴＭＧ及びホスフィンを原料とするＩｎ０．４８Ｇａ０．５２Ｐ層を第２結晶層１１４として形成し、ＴＭＧおよびアルシンを原料とするＧａＡｓ層を第３結晶層１２０として形成した。さらにＩｎ０．４８Ｇａ０．５２Ｐ層とＧａＡｓ層の積層を繰り返して形成し、第２結晶層と第３結晶層との積層を含む多層膜を成長させた。成長膜厚はＩｎ０．４８Ｇａ０．５２Ｐ層が１０ｎｍ、ＧａＡｓ層が２０ｎｍであり、１０周期の多層膜とした。さらにＧａＡｓ層を第４結晶層２０２の一部として成長させた。
【００５９】
（比較例１）
比較例１として、実施例１におけるＩｎ０．４８Ｇａ０．５２Ｐ層とＧａＡｓ層からなる多層膜の部分をＧａＡｓ層に変更したこと以外は実施例１と同様の半導体基板を作製した。
【００６０】
実施例１および比較例１の半導体基板における、阻害体１０４がない部分における不純物の深さプロファイル（深さ方向の濃度分布）を２次イオン質量分析法（ＳＩＭＳ）により測定した。図５Ａは、実施例１における半導体基板の不純物深さプロファイルを示すＳＩＭＳデータであり、図５Ｂは比較例１における半導体基板の不純物深さプロファイルを示すＳＩＭＳデータである。
【００６１】
図５Ａに示すように、実施例１のＩｎ０．４８Ｇａ０．５２Ｐ層とＧａＡｓ層を積層した多層膜部分では、Ｇｅ原子が急激に低下していることがわかる。第１結晶層１０８であるＧｅ層とＧａＡｓ層（ＧａＡｓバッファ層）の界面から、ＧａＡｓ層（第４結晶層２０２の一部）側に５００〜６００ｎｍ離れた位置でのＧａＡｓ層（第４結晶層２０２の一部）中のＧｅ濃度は、概ね１×１０１６ｃｍ−３程度であった。これに対して、比較例１でのＧｅ濃度は、第１結晶層１０８であるＧｅ層とＧａＡｓ層の界面から、ＧａＡｓ層側に５００〜６００ｎｍ離れた位置でのＧａＡｓ結晶中のＧｅ濃度は、３×１０１７ｃｍ−３程度と実施例１に比べて１桁以上高い値であった。
【００６２】
図６は、実施例１における半導体基板の断面形状を示す。同図に示す断面形状は、半導体基板に対し垂直に切断した断面を、レーザ顕微鏡を用いて測定したものである。同図は、阻害体１０４の開口１０６に成長させた、Ｇｅ層（第１結晶層１０８）と、ＧａＡｓバッファ層、ＧａＡｓ層、Ｉｎ０．４８Ｇａ０．５２Ｐ層（第２結晶層１１４）およびＧａＡｓ層（第３結晶層１２０）を１０周期積層した多層膜と、ＧａＡｓ層（第４結晶層２０２の一部）とを積層した多層構造の断面を示す。
【００６３】
同図に示すように、断面は概ね台形であり、当該台形の脚に相当する断面部分は、第２結晶面１１２または第４結晶面１１８に等価な斜めファセットに対応し、当該台形の上底に相当する断面部分は、第１結晶面１１０または第３結晶面１１６に等価な多層構造表面に対応する。図示するように、斜めファセットの近傍における多層構造表面には、盛り上がりが生じていないことを確認できた。
【００６４】
（実施例２）
実施例１と同様に、ベース基板１０２である単結晶Ｓｉウェハの表面に、阻害体１０４であるＳｉＯ２を形成し、阻害体１０４（ＳｉＯ２）に開口１０６を形成した。さらに実施例１と同様に、開口１０６の内部のベース基板１０２（単結晶Ｓｉウェハ）上に、第１結晶層１０８としてＧｅ層を選択的に成長させ、当該Ｇｅ層をアニールして、Ｇｅ結晶の高品質化を行った。その後、ベース基板１０２をＭＯＣＶＤ炉にセットし、実施例１と同様にＧａＡｓバッファ層およびＧａＡｓ層を成長させた。
【００６５】
続いて、実施例１と同じ条件で、Ｉｎ０．４８Ｇａ０．５２Ｐ層を第２結晶層１１４として形成し、さらにＧａＡｓ層を第３結晶層１２０として形成した。本実施例２では、実施例１のように第２結晶層と第３結晶層との積層を複数含む多層構造とはしないで、Ｉｎ０．４８Ｇａ０．５２Ｐ層（第２結晶層１１４）およびＧａＡｓ層（第３結晶層１２０）をそれぞれ１層ずつ形成するのみとした。Ｉｎ０．４８Ｇａ０．５２Ｐ層およびＧａＡｓ層の膜厚をそれぞれ２００ｎｍとした。さらにＧａＡｓ層を第４結晶層２０２の一部として成長させた。
【００６６】
このように作成した半導体基板における、阻害体１０４がない部分における不純物の深さプロファイルを、実施例１と同様にＳＩＭＳにより測定した。その結果、Ｇｅ原子濃度はＩｎ０．４８Ｇａ０．５２Ｐ層で急激に低下し、第１結晶層１０８であるＧｅ層とＧａＡｓ層（ＧａＡｓバッファ層）の界面から、ＧａＡｓ層（第４結晶層２０２の一部）側に５００〜６００ｎｍ離れた位置でのＧａＡｓ層（第４結晶層２０２の一部）中のＧｅ濃度は、約１×１０１６ｃｍ−３であった。つまり、実施例２における半導体基板は、実施例１の半導体基板と同様に、Ｇｅ原子のＧａＡｓ層（第４結晶層２０２の一部）側への混入抑制効果を有することがわかった。
【００６７】
図７は、実施例２における半導体基板の断面形状を示す。同図に示す断面形状は、半導体基板に対し垂直に切断した断面を、レーザ顕微鏡を用いて測定したものである。同図の断面は、阻害体１０４の開口１０６に成長させた、Ｇｅ層（第１結晶層１０８）、ＧａＡｓバッファ層、ＧａＡｓ層、Ｉｎ０．４８Ｇａ０．５２Ｐ層（第２結晶層１１４）、ＧａＡｓ層（第３結晶層１２０）およびＧａＡｓ層（第４結晶層２０２の一部）を積層した多層構造の断面を示す。
【００６８】
同図が示すように、断面は概ね台形である。当該台形の脚に相当する断面部分は、第２結晶面１１２または第４結晶面１１８に等価な斜めファセットに対応し、当該台形の上底に相当する断面部分は、第１結晶面１１０または第３結晶面１１６に等価な多層構造表面に対応する。斜めファセットの近傍における多層構造表面においては、実施例１の場合とは相違して、少し盛り上がりが認められる。すなわち、Ｇｅ原子の蒸発または拡散を抑制する効果は、実施例１の多層構造と実施例２の多層構造の両方で同様に得られるものの、多層構造表面における平坦性は、実施例１の多層構造の方が実施例２の多層構造より優れたものであることがわかった。
【００６９】
（実施例３）
実施例１と同様に、ベース基板１０２である単結晶Ｓｉウェハ上に、阻害体１０４、開口１０６を形成し、開口１０６の内部にＧｅ層を選択成長し、アニールによるＧｅ層の高品質化を実施した。続いて、実施例１と同様に、ＧａＡｓバッファ層、ＧａＡｓ層、および、Ｉｎ０．４８Ｇａ０．５２Ｐ層（第２結晶層１１４）とＧａＡｓ層（第３結晶層１２０）とを１０周期積層した多層膜を形成した。
【００７０】
多層膜の上に、Ｓｉドープｎ型ＧａＡｓ層と、Ｓｉドープｎ型ＩｎＧａＰ層と、Ｓｉドープｎ型ＧａＡｓ層と、アンドープＧａＡｓ層と、Ｃドープｐ型ＧａＡｓ層と、Ｓｉドープｎ型ＩｎＧａＰ層と、Ｓｉドープｎ型ＧａＡｓ層と、Ｓｉドープｎ型ＩｎＧａＡｓ層とがこの順に積層された第４結晶層を有するＨＢＴ素子構造を形成した。
【００７１】
ＨＢＴ素子構造を有する半導体基板の阻害体１０４の開口１０６に成長した部分を、レーザ顕微鏡を用いて観察したところ、ファセット近傍の積層構造表面には盛り上がりが生じていないことを確認した。当該半導体基板にフォトリソグラフィプロセスを適用して電極を形成し、ＨＢＴ素子を作成した。作成したＨＢＴ素子の電気特性を測定したところ、トランジスタの特性を示す動作を確認した。作成したＨＢＴ素子の電流増幅率は、１９８であった。
【００７２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。例えば、第２結晶層１１４および第３結晶層１２０からなる積層膜をシードとして、阻害体１０４上にラテラル成長されたラテラル成長化合物半導体層を形成してもよい。この場合、阻害体１０４として絶縁性の高いＳｉＯ２やＳｉＮを用いることでラテラル成長化合物半導体層に形成した素子の基板側へのリーク電流を低減し、浮遊容量を小さくして、素子の性能を高めることができる。
【００７３】
請求の範囲、明細書、および図面中において示した装置および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００７４】
１００ 半導体基板、１０２ ベース基板、１０４ 阻害体、１０６ 開口、１０８ 第１結晶層、１１０ 第１結晶面、１１２ 第２結晶面、１１４ 第２結晶層、１１６ 第３結晶面、１１８ 第４結晶面、１２０ 第３結晶層、２００ 半導体デバイス、２０２ 第４結晶層、２０４ エミッタ電極、２０６ ベース電極、２０８ コレクタ電極、３００ 半導体デバイス
【特許請求の範囲】
【請求項１】
ベース基板と、前記ベース基板上に形成された第１結晶層と、前記第１結晶層を被覆する第２結晶層と、前記第２結晶層に接して形成された第３結晶層と
を備え、
前記第１結晶層が、前記ベース基板における前記第１結晶層と接する面と面方位が等しい第１結晶面、及び、前記第１結晶面と異なる面方位を有する第２結晶面を有し、
前記第２結晶層が、前記第１結晶面と面方位が等しい第３結晶面、及び、前記第２結晶面と面方位が等しい第４結晶面を有し、
前記第３結晶層が、前記第３結晶面及び前記第４結晶面のそれぞれの少なくとも一部に接しており、
前記第１結晶面に接する領域における前記第２結晶層の厚みに対する前記第２結晶面に接する領域における前記第２結晶層の厚みの比が、前記第３結晶面に接する領域における前記第３結晶層の厚みに対する前記第４結晶面に接する領域における前記第３結晶層の厚みの比よりも大きい半導体基板。
【請求項２】
前記ベース基板上に形成され、かつ、前記ベース基板に達する開口を有し、前記第１結晶層の結晶成長を阻害する阻害体をさらに備え、
前記第１結晶層が、前記開口の内部に形成されている
請求項１に記載の半導体基板。
【請求項３】
前記第１結晶層は、組成がＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ―ｚ（０≦ｘ＜１、０≦ｙ＜１、０＜ｚ≦１、かつ、０＜ｘ＋ｙ＋ｚ≦１）である
請求項１または請求項２に記載の半導体基板。
【請求項４】
前記第３結晶層は、Ａｓ原子を含有する３−５族化合物半導体である
請求項１から請求項３の何れか一項に記載の半導体基板。
【請求項５】
前記第２結晶層は、組成がＡｌａＧａｂＩｎｃＡｓｄＰｅ（０≦ａ＜１、０≦ｂ＜１、０＜ｃ≦１、ａ＋ｂ＋ｃ＝１、０≦ｄ＜１、０＜ｅ≦１、かつｄ＋ｅ＝１）であり、
前記第３結晶層は、組成がＡｌｆＧａｇＩｎｈＡｓｉＰｊ（０≦ｆ≦１、０≦ｇ≦１、０≦ｈ＜１、ｆ＋ｇ＋ｈ＝１、０＜ｉ≦１、０≦ｊ＜１、かつｉ＋ｊ＝１）である
請求項４に記載の半導体基板。
【請求項６】
前記第２結晶層が、前記第１結晶層と格子整合または擬格子整合する
請求項１から請求項５の何れか一項に記載の半導体基板。
【請求項７】
前記第１結晶層上に、前記第２結晶層及び前記第３結晶層からなる積層体を、前記第２結晶層及び前記第３結晶層の積層方向に複数備える請求項１から請求項６の何れか一項に記載の半導体基板。
【請求項８】
前記第３結晶層上に形成された第４結晶層をさらに有し、
前記第４結晶層が、ＧａＡｓ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＧａＰ層およびＡｌＩｎＧａＰ層からなる群から選ばれた少なくとも２つの層を含む
請求項１から請求項７の何れか一項に記載の半導体基板。
【請求項９】
請求項８に記載の半導体基板を有し、
前記第４結晶層に半導体素子が形成されている
半導体デバイス。
【請求項１０】
ベース基板上に第１結晶層を形成する段階と、
前記第１結晶層を覆う第２結晶層をエピタキシャル成長させる段階と、
前記第２結晶層に接する第３結晶層をエピタキシャル成長させる段階と
を有し、
前記第１結晶層が、前記ベース基板における前記第１結晶層と接する面と面方位が等しい第１結晶面、及び、前記第１結晶面と異なる面方位を有する第２結晶面を有し、
前記第２結晶層が、前記第１結晶面と面方位が等しい第３結晶面、及び、前記第２結晶面と面方位が等しい第４結晶面を有し、
前記第２結晶層をエピタキシャル成長させる段階および前記第３結晶層をエピタキシャル成長させる段階においては、
前記第３結晶面及び前記第４結晶面のそれぞれの少なくとも一部に接する前記第３結晶層をエピタキシャル成長させ、
前記第１結晶面における前記第２結晶層の成長速度に対する前記第２結晶面における前記第２結晶層の成長速度の比が、前記第３結晶面における前記第３結晶層の成長速度に対する前記第４結晶面における前記第３結晶層の成長速度の比より大きい
半導体基板の製造方法。
【請求項１１】
前記第１結晶層を形成する段階においては、前記第１結晶層を７００℃以上９５０℃以下でアニールする請求項１０に記載の半導体基板の製造方法。
【請求項１】
ベース基板と、前記ベース基板上に形成された第１結晶層と、前記第１結晶層を被覆する第２結晶層と、前記第２結晶層に接して形成された第３結晶層と
を備え、
前記第１結晶層が、前記ベース基板における前記第１結晶層と接する面と面方位が等しい第１結晶面、及び、前記第１結晶面と異なる面方位を有する第２結晶面を有し、
前記第２結晶層が、前記第１結晶面と面方位が等しい第３結晶面、及び、前記第２結晶面と面方位が等しい第４結晶面を有し、
前記第３結晶層が、前記第３結晶面及び前記第４結晶面のそれぞれの少なくとも一部に接しており、
前記第１結晶面に接する領域における前記第２結晶層の厚みに対する前記第２結晶面に接する領域における前記第２結晶層の厚みの比が、前記第３結晶面に接する領域における前記第３結晶層の厚みに対する前記第４結晶面に接する領域における前記第３結晶層の厚みの比よりも大きい半導体基板。
【請求項２】
前記ベース基板上に形成され、かつ、前記ベース基板に達する開口を有し、前記第１結晶層の結晶成長を阻害する阻害体をさらに備え、
前記第１結晶層が、前記開口の内部に形成されている
請求項１に記載の半導体基板。
【請求項３】
前記第１結晶層は、組成がＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ―ｚ（０≦ｘ＜１、０≦ｙ＜１、０＜ｚ≦１、かつ、０＜ｘ＋ｙ＋ｚ≦１）である
請求項１または請求項２に記載の半導体基板。
【請求項４】
前記第３結晶層は、Ａｓ原子を含有する３−５族化合物半導体である
請求項１から請求項３の何れか一項に記載の半導体基板。
【請求項５】
前記第２結晶層は、組成がＡｌａＧａｂＩｎｃＡｓｄＰｅ（０≦ａ＜１、０≦ｂ＜１、０＜ｃ≦１、ａ＋ｂ＋ｃ＝１、０≦ｄ＜１、０＜ｅ≦１、かつｄ＋ｅ＝１）であり、
前記第３結晶層は、組成がＡｌｆＧａｇＩｎｈＡｓｉＰｊ（０≦ｆ≦１、０≦ｇ≦１、０≦ｈ＜１、ｆ＋ｇ＋ｈ＝１、０＜ｉ≦１、０≦ｊ＜１、かつｉ＋ｊ＝１）である
請求項４に記載の半導体基板。
【請求項６】
前記第２結晶層が、前記第１結晶層と格子整合または擬格子整合する
請求項１から請求項５の何れか一項に記載の半導体基板。
【請求項７】
前記第１結晶層上に、前記第２結晶層及び前記第３結晶層からなる積層体を、前記第２結晶層及び前記第３結晶層の積層方向に複数備える請求項１から請求項６の何れか一項に記載の半導体基板。
【請求項８】
前記第３結晶層上に形成された第４結晶層をさらに有し、
前記第４結晶層が、ＧａＡｓ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＧａＰ層およびＡｌＩｎＧａＰ層からなる群から選ばれた少なくとも２つの層を含む
請求項１から請求項７の何れか一項に記載の半導体基板。
【請求項９】
請求項８に記載の半導体基板を有し、
前記第４結晶層に半導体素子が形成されている
半導体デバイス。
【請求項１０】
ベース基板上に第１結晶層を形成する段階と、
前記第１結晶層を覆う第２結晶層をエピタキシャル成長させる段階と、
前記第２結晶層に接する第３結晶層をエピタキシャル成長させる段階と
を有し、
前記第１結晶層が、前記ベース基板における前記第１結晶層と接する面と面方位が等しい第１結晶面、及び、前記第１結晶面と異なる面方位を有する第２結晶面を有し、
前記第２結晶層が、前記第１結晶面と面方位が等しい第３結晶面、及び、前記第２結晶面と面方位が等しい第４結晶面を有し、
前記第２結晶層をエピタキシャル成長させる段階および前記第３結晶層をエピタキシャル成長させる段階においては、
前記第３結晶面及び前記第４結晶面のそれぞれの少なくとも一部に接する前記第３結晶層をエピタキシャル成長させ、
前記第１結晶面における前記第２結晶層の成長速度に対する前記第２結晶面における前記第２結晶層の成長速度の比が、前記第３結晶面における前記第３結晶層の成長速度に対する前記第４結晶面における前記第３結晶層の成長速度の比より大きい
半導体基板の製造方法。
【請求項１１】
前記第１結晶層を形成する段階においては、前記第１結晶層を７００℃以上９５０℃以下でアニールする請求項１０に記載の半導体基板の製造方法。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【公開番号】特開２０１１−１９９２６８（Ｐ２０１１−１９９２６８Ａ）
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願番号】特願２０１１−３６２０６（Ｐ２０１１−３６２０６）
【出願日】平成２３年２月２２日（２０１１．２．２２）
【出願人】（０００００２０９３）住友化学株式会社 (8,981)
【Ｆターム（参考）】
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願日】平成２３年２月２２日（２０１１．２．２２）
【出願人】（０００００２０９３）住友化学株式会社 (8,981)
【Ｆターム（参考）】
[ Back to top ]