【課題】エピタキシャル層に残存する転位の数を少なくする。
【解決手段】第２エピタキシャル層２００は、第１エピタキシャル層１００上にエピタキシャル成長している。第１エピタキシャル層１００は、エピタキシャル成長層１１０及び欠陥層１２０を有している。欠陥層１２０は、エピタキシャル成長層１１０の上、かつ、第１エピタキシャル層１００の表層に位置している。欠陥層１２０の欠陥密度は、５×１０^１７ｃｍ^−２以上である。欠陥層１２０を突き抜けた欠陥は、第２エピタキシャル層２００の内部でループを形成している。 （もっと読む）

【課題】基板の外周部においてクラックの発生が抑制される半導体結晶基板を提供する。
【解決手段】半導体結晶基板１１０と、基板１１０の表面に窒化物により形成された保護層１２０と、を有し、保護層１２０は、基板１１０の外周部となる周辺領域１２０ａはアモルファス状態であり、基板１１０の周辺領域よりも内側の内部領域１２０ｂは結晶化している。 （もっと読む）

【課題】 格子定数が異なる複数種類の半導体素子を同一の基板上に混載することが可能な半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、シリコン基板２１の一部に絶縁膜２２を形成し、シリコン基板２１と絶縁膜２２上にアモルファスＳｉＧｅ層２３を形成し、シリコン基板を熱処理し、アモルファスＳｉＧｅ層２３を絶縁膜２２上に横方向に固相若しくは液相成長させて結晶化し、シリコン基板２２と絶縁膜２２上に格子定数が後に形成される材料層の格子定数に整合されたＳｉＧｅ層２３ｂを形成する。 （もっと読む）

【課題】バッファ層上の窒化物系III−Ｖ族化合物半導体の転位密度が小さくて優れた電気的特性を有する窒化物系III−Ｖ族化合物半導体装置の製造方法を提供する。
【解決手段】SiC基板７１上にAlNのバッファ層７２を形成した後、AlNのバッファ層７２上にGaN層を成長させる。続いて、AlNのバッファ層７２と上記GaN層の界面近傍に、Gaイオンを打ち込んで、AlNのバッファ層７２と上記GaN層の界面付近にアモルファスの層７４を形成する。その後、基板温度を800℃まで上げてアモルファスの層７４の上の上記GaN層を再結晶化して、転位が少ないGaN層７５層を形成する。 （もっと読む）

【課題】安価な、また、放熱特性に優れたＳｉ基板を用いて、良質なＧａＡｓ系の結晶薄膜を得る。
【解決手段】Ｓｉの基板と、基板の上に形成され、結晶成長を阻害する阻害層とを備え、阻害層は、基板の一部を覆う被覆領域と、被覆領域の内部に基板を覆わない開口領域とを有し、さらに開口領域に結晶成長されたＧｅ層と、Ｇｅ層の上に結晶成長され、Ｐを含む３−５族化合物半導体層からなるバッファ層と、バッファ層の上に結晶成長された機能層と、を備える半導体基板を提供する。当該半導体基板において、Ｇｅ層は、結晶欠陥が移動できる温度および時間でアニールされることにより形成されてよい。 （もっと読む）

【課題】高い結晶品質を有する、多様な材料からなる、完全に緩和した、又は歪んだ半導体層を積層するために絶縁体層の格子寸法を調整するための高い柔軟性を許容する、ＳＯＩ構造の作製のための基板を提供する。
【解決手段】実質的にシリコンからなる単結晶基板ウェハ１、電気絶縁性材料を含み、かつ２ｎｍ〜１００ｎｍの厚さを有する第一非晶質中間層２、立方晶系Ｉａ−３結晶構造と、（Ｍｅ１₂Ｏ₃）_-1-x（Ｍｅ２₂Ｏ₃）_xの組成と、基板ウェハの材料の格子定数と０％〜５％異なる格子定数とを有する単結晶第一酸化物層３を示される順序で含むことを特徴とする半導体ウェハ。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体の結晶層の結晶性を向上できる半導体基板の製造方法を提供する。
【解決手段】本発明の第１側面に係る半導体基板の製造方法は、下地基板の上にクロム層を５０℃以上の温度で成膜するクロム層成膜工程と、前記クロム層を窒化してクロム窒化物膜にする窒化工程とを備えたことを特徴とする。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体の結晶層の結晶性を向上できる半導体基板の製造方法及び半導体基板を提供する。
【解決手段】本発明の第１側面に係る半導体基板の製造方法は、下地基板の上にクロム層を７ｎｍ以上４５ｎｍ未満の平均層厚で成膜するクロム層成膜工程と、前記クロム層を１０００℃以上の温度で窒化してクロム窒化物膜にする窒化工程とを備えたことを特徴とする。 （もっと読む）

【課題】サファイア基板上に形成されるシリコンエピタキシャル層の品質向上を図ることにより、製造される半導体デバイスの特性を向上させること。
【解決手段】本発明は、ＳＯＳ（シリコン・オン・サファイア）ウエハを用いた半導体デバイスの製造方法において、サファイア基板を準備する工程と；前記サファイア基板上にシリコン（Ｓｉ）層を形成する工程と；前記シリコン層にシリコンイオンを注入する工程と；前記シリコンイオン注入の後に、前記シリコン層をエピタキシャル再成長させる工程とを含む。そして、前記シリコンイオン注入工程において、前記シリコン層の表面付近の結晶欠陥を有するシリコンの数を8E14未満とし；前記サファイア基板と前記シリコン層との界面付近における前記シリコンイオンの単位容積当たりの注入量を3.0E19 ions/cm3 以上とする。 （もっと読む）

【課題】比較的簡便な手法によって低転位のＡｌＮ系III族窒化物厚膜を得ることができる方法を提供する。
【解決手段】所定の基材上にＭＯＣＶＤ法によってＡｌＮ系III族窒化物成長下地層が形成されてなるエピタキシャル基板の上に、ＨＶＰＥ法によってＡｌＮ系III族窒化物厚膜をエピタキシャル形成する場合に、ＭＯＣＶＤ法における加熱温度よりも高い温度で該エピタキシャル基板を加熱処理した上で、厚膜層の形成を行うようにすることで、厚膜層の低転位化を実現することができる。すなわち、ＨＶＰＥ法を用いた厚膜成長に先立って、加熱処理という比較的簡便な処理を施すだけで、ＨＶＰＥ法による成長に際して特別の構成を有する装置を用いたり、あるいは成長条件に特段の限定を加えたりしなくとも、低転位のＡｌＮ系III族窒化物からなる厚膜層を形成することができる。 （もっと読む）

【課題】本願の目的は、Ｓｉ基板上に結晶性と表面モフォロジーの良い単結晶ＳｉＣ層を形成することにある。
【解決手段】本願の骨子は、Ｓｉ層上にＳｉやＳｉＣよりも融点の低いＳｉＧｅ層と非晶質ＳｉＣを形成し、これら積層構造をＳｉＧｅの融点以上に加熱することにより、ＳｉＣとＳｉ基板の間の歪みを緩和し、同時に非晶質ＳｉＣからの結晶化を行うことで、結晶性と表面諸フォジーが良好な単結晶ＳｉＣ層を形成する。 （もっと読む）

【課題】通常のシリコンウェハ加工装置において加工が可能なＳＯＳウェハの反りを防止する手段を提供する。
【解決手段】サファイア基板の裏面に不透明なポリシリコン層を備えたＳＯＳウェハにおいて、裏面側に、ポリシリコン層を保護する窒化シリコン層と、この窒化シリコン層の応力を打消す応力緩和膜を設ける。 （もっと読む）

【課題】 ＳＯＩ基板を用いることなく、絶縁体上に形成される半導体層の面積を拡大する。
【解決手段】 開口部７を介して空洞部９内の半導体基板１および第２半導体層３の熱酸化を行うことにより、半導体基板１と第２半導体層３との間の空洞部９に埋め込み絶縁膜１０を形成した後、ソース／ドレイン層２５ａ、２５ｂの表面に露出している埋め込み絶縁膜１０、１３および第２半導体層３をパターニングすることにより、開口部７の周囲のソース／ドレイン層２５ａ、２５ｂの側壁を露出させるコンタクトホール２６を形成し、コンタクトホール２６を介してソース／ドレイン層２５ａ、２５ｂにそれぞれ接続された配線層２７ａ、２７ｂを形成する。 （もっと読む）

Ｓｉ歪み層１６をＳｉ基板１０上に形成する方法は、Ｓｉ基板１０上に第１のＳｉＧｅバッファ層１２を形成するステップを含む。それから、イオン注入法を用いて、第１のＳｉＧｅバッファ層に非晶質化インプラントを注入し、第１のＳｉＧｅバッファ層を非晶質にする。アニール処理の前に、第１のＳｉＧｅバッファ層上に、第２のＳｉＧｅバッファ層１４を成長させる。これにより、緩和ＳｉＧｅ層１２，１４を生成する。それから、Ｓｉの歪み層１６を成長させる。
（もっと読む）

【課題】絶縁体上歪み半導体（ＳＳＯＩ）基板を作製する方法が提供される。
【解決手段】この方法で、歪み半導体は、あらかじめ形成された絶縁体上半導体基板の絶縁体層の上に直接配置された５０ｎｍ未満の厚さを有する薄い半導体層である。本発明のＳＳＯＩ基板を形成する際に、ウエハボンディングは使用されない。 （もっと読む）

本発明は、核生成層（２）、多結晶性または多孔性緩衝層（４）、および支持体基板（６）を含む結晶成長用支持体を提供する。 （もっと読む）