【課題】より急峻且つより安定したＳＲプロファイルを有するエピタキシャルウェーハを製造することのできる技術を提供する。
【解決手段】不純物を含有するシリコン単結晶の基板Ｓの直上に、基板Ｓよりも不純物濃度が低い第１層を気相成長させる第１成長工程（１ｓｔ Ｇｒｏｗｔｈ工程）と、第１層よりも上に第２層を気相成長させる第２成長工程（２ｎｄ Ｇｒｏｗｔｈ工程）とを有するエピタキシャルウェーハの製造方法であって、第１成長工程において、強制的に排気を行って常圧ＡＰ以下の第１圧力ＲＰの下で気相成長させ、第２成長工程において、第１圧力ＲＰより高い第２圧力ＡＰの下で気相成長させるようにする。 （もっと読む）

【課題】意図しない不純物の混入を抑制した金属塩化物ガス発生装置、ハイドライド気相成長装置、及び窒化物半導体テンプレートを提供する。
【解決手段】金属塩化物ガス発生装置としてのＨＶＰＥ装置１は、Ｇａ（金属）７ａを収容するタンク（収容部）７を上流側に有し、成長用の基板１１が配置される成長部３ｂを下流側に有する筒状の反応炉２と、ガス導入口６４ａを有する上流側端部６４からタンク７を経由して成長部３ｂに至るように配置され、上流側端部６４からガスを導入してタンク７に供給し、ガスとタンク７内のＧａとが反応して生成された金属塩化物ガスを成長部３ｂに供給する透光性のガス導入管６０と、反応炉２内に配置され、ガス導入管６０の上流側端部６４を成長部３ｂから熱的に遮断する熱遮蔽板９Ａ、９Ｂとを備え、ガス導入管６０は、上流側端部６４と熱遮蔽板９Ｂとの間で屈曲された構造を有する。 （もっと読む）

【課題】オートドープを抑制して、均一な抵抗分布を有するシリコンエピタキシャルウェーハを効率的に製造できる方法を提供することを目的とする。
【解決手段】シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が０．５ｍΩ・ｃｍ以上２０．０ｍΩ・ｃｍ以下で、ボロンがドープされている前記シリコン単結晶基板上に、成長速度を５μｍ／分以上１５μｍ／分以下として、抵抗率が０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下である前記エピタキシャル層を成長させるシリコンエピタキシャルウェーハの製造方法。 （もっと読む）

【課題】プロセスガスから発生する材料層を基板ウェハ上に堆積するための装置および方法を提供する。
【解決手段】プロセスガスから発生する材料層を基板ウェハ上に堆積するための装置は、上方ドームと下方ドームと側壁とによって画定されるリアクタチャンバと、材料層の堆積の際に基板ウェハを保持するためのサセプタと、サセプタを取囲む予熱リングと、ライナーとを備え、その上に、予熱リングが、均一幅の隙間が予熱リングとサセプタとの間に存在するように中央位置に支持され、さらにライナーと予熱リングとの間に作用するスペーサを備え、当該スペーサは、予熱リングを中央位置に保ち、かつ予熱リングとライナーとの間に距離Δを発生する。 （もっと読む）

【課題】 半導体層に意図しない種類のドーパント原子又は意図しない濃度のドーパント原子が半導体層に含まれることを抑制する技術を提供する。
【解決手段】 ドーパント原子を含む第１原料ガスを用いて、成長室３０内に設置された下地基板１６に第１半導体層１８を結晶成長させる第１半導体層成長工程と、成長室３０の内壁３２に付着したドーパント原子を除去するドーパント除去工程と、第２原料ガスを用いて、成長室３０内に設置された下地基板１６に第２半導体層２０を結晶成長させる第２半導体層成長工程を備えている。ドーパント除去工程は、第１半導体層成長工程と第２半導体層成長工程の間に実施される。 （もっと読む）

【課題】シリコンウェーハとエピタキシャル層との界面における不純物濃度の低下を防止する。
【解決手段】シリコンウェーハを反応炉内で水素ベークする第１の工程（ステップＳ３）と、反応炉にシリコン原料ガス及びドーパントガスを導入することにより、水素ベークされたシリコンウェーハの表面にエピタキシャル層を形成する第２の工程（ステップＳ４）とを備える。第１の工程においては、反応炉内にドーパントガスを導入し、外方拡散により低下するシリコンウェーハ表層の不純物濃度を補う。これにより、シリコンウェーハとエピタキシャル層との界面における不純物濃度の低下が抑制されたエピタキシャルウェーハを製造することが可能となる。 （もっと読む）

【課題】 エピタキシャル成長中における基板からエピタキシャル層へのオートドープ量を抑制し、抵抗分布及び膜厚分布の良好なエピタキシャルウェーハを得ることができるシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。
【解決手段】 シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が０．５ｍΩ・ｃｍ以上１０．０ｍΩ・ｃｍ以下であり、リンまたはヒ素がドープされている前記シリコン単結晶基板上に、成長速度を３μｍ／分以上１５μｍ／分以下として、抵抗率が０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下である前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。 （もっと読む）

【課題】エピタキシャル層の形成時のオートドープを確実に抑制することで、エピタキシャルウェーハの抵抗率均一性を向上させ、周縁部まで効率的にデバイスの形成が可能なエピタキシャルウェーハの製造方法およびエピタキシャルウェーハを提供する。
【解決手段】一面１０ａ側に第一のエピタキシャル層１１を形成したシリコン単結晶基板１０は、次に、堆積物除去工程を行う。この堆積物除去工程では、シリコン単結晶基板１０の面取り部１０ｃを、例えば鏡面研磨することによって、第一の成長工程Ｓ１で生じた堆積物Ｐを除去する。 （もっと読む）

【課題】 ＣＶＤ法によるシリコン酸化膜の成膜方法であって、シリコン酸化膜成膜後に熱処理または塩素処理などの別の改質工程を行わずとも、ＯＨ基の含有量が抑えられたシリコン酸化膜を成膜することができるシリコン酸化膜の成膜方法を提供する。
【解決手段】 エピタキシャル成長用のシリコンウエーハに対してＣＶＤ法を用いてシリコン酸化膜を成膜する方法であって、少なくとも、前記シリコンウエーハとして表面にエピタキシャル層を成長する前のシリコンウエーハに対して、シリコン原料ガスの他に塩素ガスを含有する反応ガス雰囲気下で、前記ＣＶＤ法によりシリコン酸化膜を成膜することを特徴とするシリコン酸化膜の成膜方法。 （もっと読む）

【課題】電気的特性の測定を精度高く行うことが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、基板１０の裏面１０ｂに、絶縁体からなり、厚さが１μｍ以下の保護膜２２を形成する工程と、保護膜２２を設ける工程の後に、基板１０の表面１０ａに、ＭＯＣＶＤ法を用いて、ＧａＮ系半導体層を成長させる工程と、ＧａＮ系半導体層を成長させる工程の後に、ＧａＮ系半導体層の電気的特性を測定する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】発光特性及び注入電流均一性に優れ、十分な耐性を有する窒化物半導体発光素子を提供する。
【解決手段】第一の主面１０１ａと第二の主面１０１ｂを有し、窒化物半導体基板１０１と、第一の主面１０１ａに接して形成された第一の窒化物半導体層１０２と、第一の窒化物半導体層１０２の第一の主面１０１ａと接する側とは反対側に形成された、ｎ型窒化物半導体層１０３、活性層１０４及びｐ型窒化物半導体層１０５を含む積層体と、ｎ型窒化物半導体層１０３に電気的に接続されたｎ側電極１０６と、ｐ型窒化物半導体層１０５に電気的に接続されたｐ側電極１０７とを備える。第一の窒化物半導体層１０２は、アンドープの窒化物半導体層である。また、第二の主面１０１ｂが光取り出し面とする窒化物半導体発光素子である。 （もっと読む）

【課題】ＬＥＤや高電子移動度トランジスタなどのデバイス用として有用なＩＩＩ−Ｖ族窒化物品の提供。
【解決手段】自立ＩＩＩ−Ｖ族窒化物基板上に堆積したＩＩＩ−Ｖ族窒化物ホモエピタキシャル層を含むホモエピタキシャルＩＩＩ−Ｖ族窒化物品であって、前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャル層が１Ｅ６／ｃｍ²未満の転位密度を有しており、（ｉ）前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャル層と前記自立ＩＩＩ−Ｖ族窒化物基板の間に酸化物を有するか、（ii）前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャル層と前記自立ＩＩＩ−Ｖ族窒化物基板の間にエピ中間層を有するか、
（iii）前記自立ＩＩＩ−Ｖ族窒化物基板がオフカットされており、前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャル層が非（０００１）ホモエピタキシャルステップフロー成長結晶を含むことを特徴とする。 （もっと読む）

【課題】所望の抵抗率のエピタキシャル層と従来より更に低抵抗率なシリコンウエーハからなり、素子の電気的特性の向上を実現できる、エピタキシャル成長中のオートドープを従来に比べて容易に抑制できるシリコンエピタキシャルウエーハの製造方法を提供する。
【解決手段】ボロンが１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上の濃度でドープされたシリコンエッチドウエーハを準備し、準備したシリコンエッチドウエーハの裏面側にＣＶＤ酸化膜を形成する工程を行い、その後、シリコンエッチドウエーハの表面に対して鏡面研磨を行って、表面側に回り込んだＣＶＤ酸化膜を除去する工程を行い、その後、温度１１００℃以下のウェット酸化によって酸化膜を形成する工程を行い、そして、表面側の酸化膜をエッチングで除去する工程を行い、エッチング工程で酸化膜が除去された側の表面にエピタキシャル層を形成する。 （もっと読む）

【課題】動作層に与える影響が小さく且つ絶縁性を向上した下地層を備えたトランジスタを実現できるようにする。
【解決手段】トランジスタは、基板３００の上に形成された下地層３０１と、下地層３０１の上に形成された窒化物半導体からなる動作層３０２とを備えている。下地層３０１は、複数の窒化物半導体層が積層された積層体である。下地層３０１は、遷移金属であるコバルト、ニッケル、ルテニウム、オスミウム、ロジウム及びイリジウムのうちの少なくとも１つを含む遷移金属含有層を有している。 （もっと読む）

【課題】Si基板内に形成される低抵抗層の抵抗率が、このGaN系エピタキシャル成長基板を利用して形成されるFETの動作特性に影響を与えることがない程度の大きさに形成されている。
【解決手段】Si基板10の主面とバッファ層60-1との間にストライプ状絶縁膜26が形成されている。このストライプ状絶縁膜が形成されていることによって、Si基板内に形成される低抵抗層11の抵抗率がこのGaN系エピタキシャル成長基板を利用して形成されるFETの動作特性に影響を与えることがない程度の大きさにすることが可能となるという効果が得られる。 （もっと読む）

【課題】中間層としてＧｅ結晶を用いる場合の化合物半導体へのＧｅ原子の混入を抑制する。
【解決手段】ベース基板と、ベース基板上に形成された第１結晶層と、第１結晶層を被覆する第２結晶層と、第２結晶層に接して形成された第３結晶層とを備え、第１結晶層が、ベース基板における第１結晶層と接する面と面方位が等しい第１結晶面、及び、第１結晶面と異なる面方位を有する第２結晶面を有し、第２結晶層が、第１結晶面と面方位が等しい第３結晶面、及び、第２結晶面と面方位が等しい第４結晶面を有し、第３結晶層が、第３結晶面及び第４結晶面のそれぞれの少なくとも一部に接しており、第１結晶面に接する領域における第２結晶層の厚みに対する第２結晶面に接する領域における第２結晶層の厚みの比が、第３結晶面に接する領域における第３結晶層の厚みに対する第４結晶面に接する領域における第３結晶層の厚みの比よりも大きい半導体基板を提供する。 （もっと読む）

【課題】再成長層表面に起因する発光層およびｐ型半導体層の不良が生じにくく、かつ、高い出力の得られる半導体発光素子の製造方法を提供する。
【解決手段】第一有機金属化学気相成長装置において、基板１１上に第一ｎ型半導体層１２ａを積層する第一工程と、第二有機金属化学気相成長装置において、前記第一ｎ型半導体層１２ａ上に前記第一ｎ型半導体層１２ａの再成長層１２ｄと第二ｎ型半導体層１２ｂと発光層１３とｐ型半導体層１４とを順次積層する第二工程とを具備し、前記第二工程において、前記再成長層１２ｄを形成する際の基板温度を、６００℃〜９００℃の範囲とすることを特徴とする半導体発光素子１の製造方法を採用する。 （もっと読む）

【課題】半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハ及びその製造方法の提供。
【解決手段】本発明に係わるエピタキシャルウェーハ１は、リン濃度が１０^１９ａｔｏｍｓ／ｃｍ^３オーダーであり、酸素濃度が０．８×１０^１８〜１．３×１０^１８ａｔｏｍｓ／ｃｍ^３であるシリコン基板１０上に、リン濃度が１０^１６ａｔｏｍｓ／ｃｍ^３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層２０を有する。 （もっと読む）

【課題】良好なエッジロールオフ値および良好な局所的平坦度を有すると同時に、望ましくない結晶欠陥、背面のハロ、オートドーピングおよびナノトポグラフィ作用を回避した、応力フリーのエピタキシャルコーディング半導体ウェハを提供すること。
【解決手段】ここに記載されているのは、前面および背面を有する半導体ウェハである。この半導体ウェハは、さらに光弾性応力測定（"ＳＩＲＤ"）によれば応力のないエピタキシャル層を前面に有し、さらにその背面にナノトポグラフィおよび「ハロ」を有しており、上記のナノトポグラフィは、２ｍｍ×２ｍｍの面積を有する正方形の測定ウィンドウにて２ｎｍ以上かつ５ｎｍ以下のＰＶ（＝peak to valley ピークから谷間まで）高さ偏差として表され、また上記のハロは、0.1ppm以上かつ5ppm以下のヘーズによって表される。 （もっと読む）

【課題】半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハを提供する。
【解決手段】本発明に係わるエピタキシャルウェーハ１は、リン濃度が１０^１９ａｔｏｍｓ／ｃｍ^３オーダーであり、酸素濃度が１．３×１０^１８ａｔｏｍｓ／ｃｍ^３以下であるシリコン基板１０上に、リン濃度が１０^１６ａｔｏｍｓ／ｃｍ^３オーダーで、膜厚が０．５〜２０μｍのエピタキシャル層２０を有することを特徴とする。 （もっと読む）