シリコンエピタキシャルウェーハの製造方法
【課題】オートドープを抑制して、均一な抵抗分布を有するシリコンエピタキシャルウェーハを効率的に製造できる方法を提供することを目的とする。
【解決手段】シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が０．５ｍΩ・ｃｍ以上２０．０ｍΩ・ｃｍ以下で、ボロンがドープされている前記シリコン単結晶基板上に、成長速度を５μｍ／分以上１５μｍ／分以下として、抵抗率が０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下である前記エピタキシャル層を成長させるシリコンエピタキシャルウェーハの製造方法。
【解決手段】シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が０．５ｍΩ・ｃｍ以上２０．０ｍΩ・ｃｍ以下で、ボロンがドープされている前記シリコン単結晶基板上に、成長速度を５μｍ／分以上１５μｍ／分以下として、抵抗率が０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下である前記エピタキシャル層を成長させるシリコンエピタキシャルウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボロンドープの低抵抗基板上にエピタキシャル層を成長させてシリコンエピタキシャルウェーハを製造する方法に関する。
【背景技術】
【０００２】
シリコンエピタキシャルウェーハ（以下単に「エピタキシャルウェーハ」と称す）は、例えば以下の通りにして製造される。
【０００３】
シリコン単結晶基板（以下単に「基板」と称す）を気相成長装置の反応容器内のサセプタに載置し、水素ガスを流した状態で、１１００℃〜１２００℃まで反応容器内を昇温する（昇温工程）。反応容器内の温度が１１００℃以上になると、基板表面に形成されている自然酸化膜（ＳｉＯ２：Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ）が除去される。この状態で、トリクロロシラン（ＳｉＨＣｌ３：Ｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ）等のシリコン原料ガスと、ジボラン（Ｂ２Ｈ６：Ｄｉｂｏｒａｎｅ）、ホスフィン（ＰＨ３：Ｐｈｏｓｐｈｉｎｅ）、アルシン（ＡｓＨ３：Ａｒｓｉｎｅ）等のドーパントガスを水素ガスとともに反応容器内に供給する。こうして基板の主表面にシリコン単結晶薄膜（以下、「エピタキシャル層」又は単に「薄膜」と称す）をエピタキシャル成長させる（成膜工程）。このようにして薄膜を所望の膜厚までエピタキシャル成長させた後に、シリコン原料ガスとドーパントガスの供給を停止し、水素雰囲気に保持したまま反応容器内の温度を降温させる（冷却工程）。以上のような工程で、エピタキシャルウェーハを製造することができる。
このようなエピタキシャルウェーハの製造方法は、例えば特許文献１に記載されている。
【０００４】
エピタキシャルウェーハに対する品質について、エピタキシャル層の膜厚と抵抗率のウェーハ面内の均一性（以下、「膜厚分布」及び「抵抗分布」と称す）の向上がデバイスメーカーから要求されている。この中でも抵抗分布についてのタイト化の要求が強い。
【０００５】
ところで、上述の通りにエピタキシャルウェーハを製造する工程の内、成膜工程では（ｉ）成膜温度、（ｉｉ）シリコン原料ガス供給量、（ｉｉｉ）反応圧力の３要素が重要であり、これらは意図的に変えること（調整）ができる。これら３要素が基板の面内で均一であれば、エピタキシャル層の膜厚分布、抵抗分布が最良になる。しかし、上記以外に抵抗分布に関する重要な、意図的に変えることができない要素として、（ｉｖ）基板から発生するアウトガスがある。抵抗分布とアウトガスの関係について、以下に説明をする。
【０００６】
成膜工程では成膜温度で基板がアニールされるため、基板からドーパントを含むアウトガスが発生する。アウトガスは、特に基板裏面から発生し表面側に回り込む。この際表面では気相成長が行われているため、アウトガスはウェーハエッジ部（周縁部）付近に大きく影響する。表面でのエピタキシャル成長はプロセスガスによって行われているが、この際アウトガスが混ざって、成長しているエピタキシャル層中に取り込まれる。以下、この現象を、「オートドープ」と呼ぶ。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０８−１３９０２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記したオートドープによって、エピタキシャルウェーハの中心部分とエッジ部で、取り込まれたドーパント量に違いが生じ、特に、ボロンをドープした低抵抗基板（２０．０ｍΩ・ｃｍ以下、特には０．８ｍΩ・ｃｍ以下）ではアウトガスが多くなって影響が顕著になる。これにより、製造されるエピタキシャルウェーハの抵抗分布が悪化してしまう。
このようなオートドープを、気相成長装置のサセプタに穴を設けて抑制する方法もあるが、オートドープ抑制の効果は十分では無く、また、穴の影響でウェーハの裏面のナノトポグラフィ（以下、ナノトポと称す）等を悪化させてしまうという別の問題が生じてしまう。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、オートドープを抑制して、均一な抵抗分布を有するシリコンエピタキシャルウェーハを効率的に安定して製造できる方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が０．５ｍΩ・ｃｍ以上２０．０ｍΩ・ｃｍ以下で、ボロンがドープされている前記シリコン単結晶基板上に、成長速度を５μｍ／分以上１５μｍ／分以下として、抵抗率が０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下である前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
【００１１】
このようなオートドープによる抵抗分布の悪化が生じやすい低抵抗基板上へのエピタキシャル層の成長において、エピタキシャル層の成長速度を上記範囲とすることで、オートドープを効果的に抑制しながら、安定してエピタキシャル成長させることができる。また、特別な装置等を用いることなくオートドープを抑制しながらエピタキシャル層を成長できるため、生産性が良く、ウェーハの裏面のナノトポ等の悪化は生じない。
以上より、本発明であれば、抵抗分布が均一で、高品質のシリコンエピタキシャルウェーハを生産性良く製造できる。
【００１２】
このとき、前記エピタキシャル層の抵抗率を、１Ω・ｃｍ以上５００Ω・ｃｍ以下とすることが好ましい。
低抵抗基板上に上記のような抵抗率のエピタキシャル層を成長させる場合には、特にオートドープによる抵抗率の不均一が生じやすいため、本発明が好適である。
【発明の効果】
【００１３】
以上のように、本発明によれば、抵抗分布が均一で、高品質のシリコンエピタキシャルウェーハを生産性良く、安定して製造できる。
【図面の簡単な説明】
【００１４】
【図１】本発明のシリコンエピタキシャルウェーハの製造方法におけるエピタキシャル成長工程の一例を示すフロー図である。
【図２】実施例、比較例において、成長速度とドーパント濃度分布の相関関係を調べた結果を示すグラフである。
【発明を実施するための形態】
【００１５】
従来、ボロンをドープした低抵抗基板上へのエピタキシャル成長の際、オートドープによる抵抗分布が不均一になるという問題があった。これに対して、従来の方法では、オートドープ抑制効果が不十分であったり、オートドープ抑制用の穴あきサセプタによってウェーハの裏面のナノトポの悪化等が生じていた。
【００１６】
これに対して本発明者が鋭意検討した結果、通常は成長速度３．６μｍ／ｍｉｎ程度以下で行われていたエピタキシャル成長の成長速度を、高速化することでオートドープ量を低減できることを見出した。そして、ボロンをドープすることにより抵抗率が０．５〜２０．０ｍΩ・ｃｍの低抵抗基板上に、抵抗率０．５〜２０００Ω・ｃｍのエピタキシャル層を成長させる場合に、成長速度を５μｍ／分以上１５μｍ／分以下とすることでオートドープを十分に抑制でき、抵抗分布が均一なシリコンエピタキシャルウェーハを安定して製造できることを見出して本発明を完成させた。
【００１７】
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
本発明では、まず、エピタキシャル成長用の基板として、抵抗率が０．５ｍΩ・ｃｍ以上２０．０ｍΩ・ｃｍ以下で、ボロンが高濃度にドープされているＰ型シリコン単結晶基板を準備する。
【００１８】
ボロンがドープされて、抵抗率が０．５ｍΩ・ｃｍ以上２０．０ｍΩ・ｃｍ以下の低抵抗基板は、ＭＯＳＦＥＴ等のパワ−デバイス向けのエピタキシャルウェーハを製造した場合に、スイッチング動作の抵抗成分を低減することができる。しかし、上記抵抗率の基板は、高濃度にボロンがドープされているためエピタキシャル成長中に特にオートドープが生じやすく、成長させるエピタキシャル層の抵抗分布が悪化しやすい。このような低抵抗基板でも、本発明の製造方法により効果的にオートドープを抑制できる。
【００１９】
準備するシリコン単結晶基板としては、例えばＣＺ（チョクラルスキー）法やＦＺ（フローティングゾーン）法により育成したシリコン単結晶インゴットをスライスして、ラッピング、研削、研磨、エッチング等を施して作製した基板とすることができる。ＣＺ法の場合には、シリコン単結晶インゴットを、ボロンを添加した原料融液から育成することで、ボロンがドープされた上記抵抗率の基板を作製できる。また、ＦＺ法の場合には、ジボラン等を含むガスを用いてガスドープ等によりボロンをドープすることができる。
また、基板を作製した後に、例えば、イオン注入等でボロンをドープして上記抵抗率にすることもできる。
【００２０】
次に、上記したシリコン単結晶基板上に、抵抗率が０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下であるエピタキシャル層を成長速度５μｍ／分以上１５μｍ／分以下で成長させる。
このように成長速度を５μｍ／分以上、特には６μｍ／分以上とすれば、上記した低抵抗のボロンドープ基板に、０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下、特には１Ω・ｃｍ以上５００Ω・ｃｍ以下の抵抗率のエピタキシャル層を形成しても、抵抗分布を十分に均一にすることができる。また、成長速度１５μｍ／分以下であれば、エピタキシャル成長を阻害するＨＣｌガスが、シリコン原料ガスと水素ガスの反応により発生することを抑制でき、安定したエピタキシャル成長ができる。
【００２１】
また、このような成長速度は、予め成長速度とオートドープ量との相関関係を求めて、当該相関関係を基に、上記範囲の中で最適な成長速度を設定することが好ましい。
【００２２】
このエピタキシャル成長としては、例えば図１のフロー図に示すように、先ず、気相成長装置の反応容器内に備えられたサセプタに搬送装置を用いてシリコン単結晶基板を載置する（（ａ）仕込み工程）。
この際用いる気相成長装置のサセプタは、特に限定されないが、アウトガス排出用の穴を設けていないサセプタを用いれば、ウェーハの裏面のナノトポ等の悪化を防止できる。本発明では、このような穴を設けなくとも成長速度の高速化によりオートドープを十分に低減できる。その他、気相成長装置は特に限定されず、枚葉式又はバッチ式の装置を用いることができる。
【００２３】
次いで、反応容器内に水素ガスを流した状態で、反応容器内の温度をエピタキシャル層を気相成長するための成膜温度まで昇温する（（ｂ）昇温工程）。この成膜温度は、基板表面の自然酸化膜を水素で除去できる１０００℃以上に設定する。
【００２４】
次いで、反応容器内を成膜温度に保持したままで、水素ガスとともに、トリクロロシラン（ＳｉＨＣｌ３）等のシリコン原料ガス、及び、ジボラン（Ｂ２Ｈ６）、ホスフィン（ＰＨ３）、アルシン（ＡｓＨ３）等のドーパントガスをそれぞれ所定流量で供給し、所定膜厚となるまでエピタキシャル層を成長させる（（ｃ）成膜工程）。
本発明の５〜１５μｍ／分といった高速成長を行う場合、成膜温度によって異なるが、シリコン原料ガスを、通常の成長速度で行う場合に比べて概ね１．５倍〜４．０倍に増加させる。例えば、成長速度を高速にしつつ、所望の抵抗率のエピタキシャル層を成長させる場合には、上記のようにシリコン原料ガスの流量を変化させるため、ドーパントガスの流量も、通常の成長速度の場合の流量から変化（増加）させる。
【００２５】
次いで、反応容器内の温度を下降させて、取出温度までエピタキシャルウェーハを冷却する（（ｄ）冷却工程）。この冷却工程では、８００℃から４００℃程度の間で、水素雰囲気から窒素雰囲気へと切換えられる。そして、窒素雰囲気のままで取出温度に至ったら、気相成長装置からエピタキシャルウェーハを取り出す（（ｅ）取り出し工程）。
【００２６】
次いで、取り出したエピタキシャルウェーハに対し、適宜ＲＣＡ洗浄等の洗浄を行うことができる（（ｆ）洗浄工程）。この洗浄工程における洗浄法は、典型的なＲＣＡ洗浄の他、薬液の濃度や種類を通常行われる範囲で変更したものを用いることもできる。
【００２７】
そして、パーティクルカウンタにより、エピタキシャルウェーハ表面のパーティクルを計測し（（ｇ）パーティクルカウンタ計測）、製品となるエピタキシャルウェーハを選別する（（ｈ）選別）。
【００２８】
以上のような本発明の製造方法であれば、抵抗率が面内均一な高品質のシリコンエピタキシャルウェーハを生産性良く製造することができる。
【実施例】
【００２９】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例、比較例）
抵抗率２．０ｍΩ・ｃｍのボロンドープシリコン基板上に、抵抗率１３．０Ω・ｃｍのエピタキシャル層を、１μｍ／分から９μｍ／分の成長速度でそれぞれ成膜し、エピタキシャルウェーハを製造した。
【００３０】
製造したエピタキシャルウェーハにおいて、エピタキシャル層の中心部とエッジ部のドーパント濃度を測定した結果を図２に示す。
図２に示すように、上記抵抗条件のエピタキシャルウェーハは、通常の成長速度（１〜３μｍ／分程度）でエピタキシャル成長させると、エッジ部でエピタキシャル層のドーパント濃度が大きくなって、抵抗率が下がりやすい。このようなエピタキシャルウェーハを使用してデバイスを作製するとウェーハ中心部とエッジ部でデバイスの特性が変動し、エッジ部で特性不良を引き起こす。しかし、図２から明らかなように、２μｍ／分以上の成長速度でエッジ部のドーパント濃度が下がり始め、５μｍ／分で大幅に下がり、６μｍ／分以上で、中心部の値とほとんど変わらなくなっているのが分かった。従って、デバイス特性に影響を与えないためには５μｍ／分以上の成長速度が必要と言える。さらに、６μｍ／分以上の成長速度であれば、中心部とエッジ部とでドーパント濃度が同程度になっており、より好ましいことが分かる。
【００３１】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【技術分野】
【０００１】
本発明は、ボロンドープの低抵抗基板上にエピタキシャル層を成長させてシリコンエピタキシャルウェーハを製造する方法に関する。
【背景技術】
【０００２】
シリコンエピタキシャルウェーハ（以下単に「エピタキシャルウェーハ」と称す）は、例えば以下の通りにして製造される。
【０００３】
シリコン単結晶基板（以下単に「基板」と称す）を気相成長装置の反応容器内のサセプタに載置し、水素ガスを流した状態で、１１００℃〜１２００℃まで反応容器内を昇温する（昇温工程）。反応容器内の温度が１１００℃以上になると、基板表面に形成されている自然酸化膜（ＳｉＯ２：Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ）が除去される。この状態で、トリクロロシラン（ＳｉＨＣｌ３：Ｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ）等のシリコン原料ガスと、ジボラン（Ｂ２Ｈ６：Ｄｉｂｏｒａｎｅ）、ホスフィン（ＰＨ３：Ｐｈｏｓｐｈｉｎｅ）、アルシン（ＡｓＨ３：Ａｒｓｉｎｅ）等のドーパントガスを水素ガスとともに反応容器内に供給する。こうして基板の主表面にシリコン単結晶薄膜（以下、「エピタキシャル層」又は単に「薄膜」と称す）をエピタキシャル成長させる（成膜工程）。このようにして薄膜を所望の膜厚までエピタキシャル成長させた後に、シリコン原料ガスとドーパントガスの供給を停止し、水素雰囲気に保持したまま反応容器内の温度を降温させる（冷却工程）。以上のような工程で、エピタキシャルウェーハを製造することができる。
このようなエピタキシャルウェーハの製造方法は、例えば特許文献１に記載されている。
【０００４】
エピタキシャルウェーハに対する品質について、エピタキシャル層の膜厚と抵抗率のウェーハ面内の均一性（以下、「膜厚分布」及び「抵抗分布」と称す）の向上がデバイスメーカーから要求されている。この中でも抵抗分布についてのタイト化の要求が強い。
【０００５】
ところで、上述の通りにエピタキシャルウェーハを製造する工程の内、成膜工程では（ｉ）成膜温度、（ｉｉ）シリコン原料ガス供給量、（ｉｉｉ）反応圧力の３要素が重要であり、これらは意図的に変えること（調整）ができる。これら３要素が基板の面内で均一であれば、エピタキシャル層の膜厚分布、抵抗分布が最良になる。しかし、上記以外に抵抗分布に関する重要な、意図的に変えることができない要素として、（ｉｖ）基板から発生するアウトガスがある。抵抗分布とアウトガスの関係について、以下に説明をする。
【０００６】
成膜工程では成膜温度で基板がアニールされるため、基板からドーパントを含むアウトガスが発生する。アウトガスは、特に基板裏面から発生し表面側に回り込む。この際表面では気相成長が行われているため、アウトガスはウェーハエッジ部（周縁部）付近に大きく影響する。表面でのエピタキシャル成長はプロセスガスによって行われているが、この際アウトガスが混ざって、成長しているエピタキシャル層中に取り込まれる。以下、この現象を、「オートドープ」と呼ぶ。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０８−１３９０２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記したオートドープによって、エピタキシャルウェーハの中心部分とエッジ部で、取り込まれたドーパント量に違いが生じ、特に、ボロンをドープした低抵抗基板（２０．０ｍΩ・ｃｍ以下、特には０．８ｍΩ・ｃｍ以下）ではアウトガスが多くなって影響が顕著になる。これにより、製造されるエピタキシャルウェーハの抵抗分布が悪化してしまう。
このようなオートドープを、気相成長装置のサセプタに穴を設けて抑制する方法もあるが、オートドープ抑制の効果は十分では無く、また、穴の影響でウェーハの裏面のナノトポグラフィ（以下、ナノトポと称す）等を悪化させてしまうという別の問題が生じてしまう。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、オートドープを抑制して、均一な抵抗分布を有するシリコンエピタキシャルウェーハを効率的に安定して製造できる方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が０．５ｍΩ・ｃｍ以上２０．０ｍΩ・ｃｍ以下で、ボロンがドープされている前記シリコン単結晶基板上に、成長速度を５μｍ／分以上１５μｍ／分以下として、抵抗率が０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下である前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
【００１１】
このようなオートドープによる抵抗分布の悪化が生じやすい低抵抗基板上へのエピタキシャル層の成長において、エピタキシャル層の成長速度を上記範囲とすることで、オートドープを効果的に抑制しながら、安定してエピタキシャル成長させることができる。また、特別な装置等を用いることなくオートドープを抑制しながらエピタキシャル層を成長できるため、生産性が良く、ウェーハの裏面のナノトポ等の悪化は生じない。
以上より、本発明であれば、抵抗分布が均一で、高品質のシリコンエピタキシャルウェーハを生産性良く製造できる。
【００１２】
このとき、前記エピタキシャル層の抵抗率を、１Ω・ｃｍ以上５００Ω・ｃｍ以下とすることが好ましい。
低抵抗基板上に上記のような抵抗率のエピタキシャル層を成長させる場合には、特にオートドープによる抵抗率の不均一が生じやすいため、本発明が好適である。
【発明の効果】
【００１３】
以上のように、本発明によれば、抵抗分布が均一で、高品質のシリコンエピタキシャルウェーハを生産性良く、安定して製造できる。
【図面の簡単な説明】
【００１４】
【図１】本発明のシリコンエピタキシャルウェーハの製造方法におけるエピタキシャル成長工程の一例を示すフロー図である。
【図２】実施例、比較例において、成長速度とドーパント濃度分布の相関関係を調べた結果を示すグラフである。
【発明を実施するための形態】
【００１５】
従来、ボロンをドープした低抵抗基板上へのエピタキシャル成長の際、オートドープによる抵抗分布が不均一になるという問題があった。これに対して、従来の方法では、オートドープ抑制効果が不十分であったり、オートドープ抑制用の穴あきサセプタによってウェーハの裏面のナノトポの悪化等が生じていた。
【００１６】
これに対して本発明者が鋭意検討した結果、通常は成長速度３．６μｍ／ｍｉｎ程度以下で行われていたエピタキシャル成長の成長速度を、高速化することでオートドープ量を低減できることを見出した。そして、ボロンをドープすることにより抵抗率が０．５〜２０．０ｍΩ・ｃｍの低抵抗基板上に、抵抗率０．５〜２０００Ω・ｃｍのエピタキシャル層を成長させる場合に、成長速度を５μｍ／分以上１５μｍ／分以下とすることでオートドープを十分に抑制でき、抵抗分布が均一なシリコンエピタキシャルウェーハを安定して製造できることを見出して本発明を完成させた。
【００１７】
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
本発明では、まず、エピタキシャル成長用の基板として、抵抗率が０．５ｍΩ・ｃｍ以上２０．０ｍΩ・ｃｍ以下で、ボロンが高濃度にドープされているＰ型シリコン単結晶基板を準備する。
【００１８】
ボロンがドープされて、抵抗率が０．５ｍΩ・ｃｍ以上２０．０ｍΩ・ｃｍ以下の低抵抗基板は、ＭＯＳＦＥＴ等のパワ−デバイス向けのエピタキシャルウェーハを製造した場合に、スイッチング動作の抵抗成分を低減することができる。しかし、上記抵抗率の基板は、高濃度にボロンがドープされているためエピタキシャル成長中に特にオートドープが生じやすく、成長させるエピタキシャル層の抵抗分布が悪化しやすい。このような低抵抗基板でも、本発明の製造方法により効果的にオートドープを抑制できる。
【００１９】
準備するシリコン単結晶基板としては、例えばＣＺ（チョクラルスキー）法やＦＺ（フローティングゾーン）法により育成したシリコン単結晶インゴットをスライスして、ラッピング、研削、研磨、エッチング等を施して作製した基板とすることができる。ＣＺ法の場合には、シリコン単結晶インゴットを、ボロンを添加した原料融液から育成することで、ボロンがドープされた上記抵抗率の基板を作製できる。また、ＦＺ法の場合には、ジボラン等を含むガスを用いてガスドープ等によりボロンをドープすることができる。
また、基板を作製した後に、例えば、イオン注入等でボロンをドープして上記抵抗率にすることもできる。
【００２０】
次に、上記したシリコン単結晶基板上に、抵抗率が０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下であるエピタキシャル層を成長速度５μｍ／分以上１５μｍ／分以下で成長させる。
このように成長速度を５μｍ／分以上、特には６μｍ／分以上とすれば、上記した低抵抗のボロンドープ基板に、０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下、特には１Ω・ｃｍ以上５００Ω・ｃｍ以下の抵抗率のエピタキシャル層を形成しても、抵抗分布を十分に均一にすることができる。また、成長速度１５μｍ／分以下であれば、エピタキシャル成長を阻害するＨＣｌガスが、シリコン原料ガスと水素ガスの反応により発生することを抑制でき、安定したエピタキシャル成長ができる。
【００２１】
また、このような成長速度は、予め成長速度とオートドープ量との相関関係を求めて、当該相関関係を基に、上記範囲の中で最適な成長速度を設定することが好ましい。
【００２２】
このエピタキシャル成長としては、例えば図１のフロー図に示すように、先ず、気相成長装置の反応容器内に備えられたサセプタに搬送装置を用いてシリコン単結晶基板を載置する（（ａ）仕込み工程）。
この際用いる気相成長装置のサセプタは、特に限定されないが、アウトガス排出用の穴を設けていないサセプタを用いれば、ウェーハの裏面のナノトポ等の悪化を防止できる。本発明では、このような穴を設けなくとも成長速度の高速化によりオートドープを十分に低減できる。その他、気相成長装置は特に限定されず、枚葉式又はバッチ式の装置を用いることができる。
【００２３】
次いで、反応容器内に水素ガスを流した状態で、反応容器内の温度をエピタキシャル層を気相成長するための成膜温度まで昇温する（（ｂ）昇温工程）。この成膜温度は、基板表面の自然酸化膜を水素で除去できる１０００℃以上に設定する。
【００２４】
次いで、反応容器内を成膜温度に保持したままで、水素ガスとともに、トリクロロシラン（ＳｉＨＣｌ３）等のシリコン原料ガス、及び、ジボラン（Ｂ２Ｈ６）、ホスフィン（ＰＨ３）、アルシン（ＡｓＨ３）等のドーパントガスをそれぞれ所定流量で供給し、所定膜厚となるまでエピタキシャル層を成長させる（（ｃ）成膜工程）。
本発明の５〜１５μｍ／分といった高速成長を行う場合、成膜温度によって異なるが、シリコン原料ガスを、通常の成長速度で行う場合に比べて概ね１．５倍〜４．０倍に増加させる。例えば、成長速度を高速にしつつ、所望の抵抗率のエピタキシャル層を成長させる場合には、上記のようにシリコン原料ガスの流量を変化させるため、ドーパントガスの流量も、通常の成長速度の場合の流量から変化（増加）させる。
【００２５】
次いで、反応容器内の温度を下降させて、取出温度までエピタキシャルウェーハを冷却する（（ｄ）冷却工程）。この冷却工程では、８００℃から４００℃程度の間で、水素雰囲気から窒素雰囲気へと切換えられる。そして、窒素雰囲気のままで取出温度に至ったら、気相成長装置からエピタキシャルウェーハを取り出す（（ｅ）取り出し工程）。
【００２６】
次いで、取り出したエピタキシャルウェーハに対し、適宜ＲＣＡ洗浄等の洗浄を行うことができる（（ｆ）洗浄工程）。この洗浄工程における洗浄法は、典型的なＲＣＡ洗浄の他、薬液の濃度や種類を通常行われる範囲で変更したものを用いることもできる。
【００２７】
そして、パーティクルカウンタにより、エピタキシャルウェーハ表面のパーティクルを計測し（（ｇ）パーティクルカウンタ計測）、製品となるエピタキシャルウェーハを選別する（（ｈ）選別）。
【００２８】
以上のような本発明の製造方法であれば、抵抗率が面内均一な高品質のシリコンエピタキシャルウェーハを生産性良く製造することができる。
【実施例】
【００２９】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例、比較例）
抵抗率２．０ｍΩ・ｃｍのボロンドープシリコン基板上に、抵抗率１３．０Ω・ｃｍのエピタキシャル層を、１μｍ／分から９μｍ／分の成長速度でそれぞれ成膜し、エピタキシャルウェーハを製造した。
【００３０】
製造したエピタキシャルウェーハにおいて、エピタキシャル層の中心部とエッジ部のドーパント濃度を測定した結果を図２に示す。
図２に示すように、上記抵抗条件のエピタキシャルウェーハは、通常の成長速度（１〜３μｍ／分程度）でエピタキシャル成長させると、エッジ部でエピタキシャル層のドーパント濃度が大きくなって、抵抗率が下がりやすい。このようなエピタキシャルウェーハを使用してデバイスを作製するとウェーハ中心部とエッジ部でデバイスの特性が変動し、エッジ部で特性不良を引き起こす。しかし、図２から明らかなように、２μｍ／分以上の成長速度でエッジ部のドーパント濃度が下がり始め、５μｍ／分で大幅に下がり、６μｍ／分以上で、中心部の値とほとんど変わらなくなっているのが分かった。従って、デバイス特性に影響を与えないためには５μｍ／分以上の成長速度が必要と言える。さらに、６μｍ／分以上の成長速度であれば、中心部とエッジ部とでドーパント濃度が同程度になっており、より好ましいことが分かる。
【００３１】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【特許請求の範囲】
【請求項１】
シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が０．５ｍΩ・ｃｍ以上２０．０ｍΩ・ｃｍ以下で、ボロンがドープされている前記シリコン単結晶基板上に、成長速度を５μｍ／分以上１５μｍ／分以下として、抵抗率が０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下である前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。
【請求項２】
前記エピタキシャル層の抵抗率を、１Ω・ｃｍ以上５００Ω・ｃｍ以下とすることを特徴とする請求項１に記載のシリコンエピタキシャルウェーハの製造方法。
【請求項１】
シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が０．５ｍΩ・ｃｍ以上２０．０ｍΩ・ｃｍ以下で、ボロンがドープされている前記シリコン単結晶基板上に、成長速度を５μｍ／分以上１５μｍ／分以下として、抵抗率が０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下である前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。
【請求項２】
前記エピタキシャル層の抵抗率を、１Ω・ｃｍ以上５００Ω・ｃｍ以下とすることを特徴とする請求項１に記載のシリコンエピタキシャルウェーハの製造方法。
【図１】
【図２】
【図２】
【公開番号】特開２０１３−４５８０５（Ｐ２０１３−４５８０５Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１１−１８０７１５（Ｐ２０１１−１８０７１５）
【出願日】平成２３年８月２２日（２０１１．８．２２）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２３年８月２２日（２０１１．８．２２）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【Ｆターム（参考）】
[ Back to top ]