【課題】オートドープを抑制して、均一な抵抗分布を有するシリコンエピタキシャルウェーハを効率的に製造できる方法を提供することを目的とする。
【解決手段】シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が０．５ｍΩ・ｃｍ以上２０．０ｍΩ・ｃｍ以下で、ボロンがドープされている前記シリコン単結晶基板上に、成長速度を５μｍ／分以上１５μｍ／分以下として、抵抗率が０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下である前記エピタキシャル層を成長させるシリコンエピタキシャルウェーハの製造方法。 （もっと読む）

【課題】
高周波信号遮断後の回復が早く、素子分離特性のよい化合物半導体エピタキシャル基板を提供する。
【解決手段】
半導体エピタキシャル基板は、単結晶基板と、単結晶基板上にエピタキシャル成長されたＡｌＮ層と、ＡｌＮ層の上にエピタキシャル成長された窒化物半導体層とを有し、単結晶基板とＡｌＮ層間界面より、ＡｌＮ層と窒化物半導体層間界面の方が凹凸が大きい、ことを特徴とする。 （もっと読む）

【課題】ＨＥＭＴの移動度の低下を抑制することが可能なトランジスタ用エピタキシャルウェハの製造方法を提供する。
【解決手段】高電子移動度トランジスタ構造層３を、気相成長法により成長温度６００℃以上７５０℃以下、Ｖ／III比１５０以下の条件で成長し、バイポーラトランジスタ構造層４を、気相成長法により成長温度４００℃以上６００℃以下、Ｖ／III比７５以下の条件で成長し、さらにノンアロイ層１８を、３８０℃以上４５０℃以下の成長温度で成長する。 （もっと読む）

【課題】 エピタキシャル成長中における基板からエピタキシャル層へのオートドープ量を抑制し、抵抗分布及び膜厚分布の良好なエピタキシャルウェーハを得ることができるシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。
【解決手段】 シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が０．５ｍΩ・ｃｍ以上１０．０ｍΩ・ｃｍ以下であり、リンまたはヒ素がドープされている前記シリコン単結晶基板上に、成長速度を３μｍ／分以上１５μｍ／分以下として、抵抗率が０．５Ω・ｃｍ以上２０００Ω・ｃｍ以下である前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。 （もっと読む）

【課題】化学気相堆積により、基板上にＧｅの連続した層を堆積する方法を提供する。
【解決手段】非反応性キャリアガスと、高次のゲルマニウム前駆体ガス、即ちゲルマン（ＧｅＨ_４）より高次のゲルマニウム前駆体ガスとの混合物が適用される。好適には、約２７５℃と約５００℃との間の堆積温度で堆積が行われ、混合物中の前駆体ガスの分圧は、約２７５℃と約２８５℃との間の温度で少なくとも２０ｍＴｏｒｒであり、約２８５℃と約５００℃との間の温度で少なくとも１０ｍＴｏｒｒである。 （もっと読む）

【課題】炭化珪素ウェハの主面に平行な面内における素子特性のばらつきを抑えて、歩留まりを向上させる。
【解決手段】
本発明の炭化珪素半導体素子の製造方法は、（Ａ）炭化珪素ウェハ１０１と、炭化珪素ウェハ１０１の主面上に配置され、第１導電型の不純物を含む複数の第１導電型不純物領域１０５を有する第１炭化珪素層１１０とを備えた炭化珪素層付ウェハ１を用意する工程と、（Ｂ）第１炭化珪素層１１０の表面に炭化珪素をエピタキシャル成長させることによって、第２炭化珪素層１１５を形成する工程とを包含し、工程（Ｂ）において、複数の第１導電型不純物領域１０５の表面における第１導電型の不純物の濃度分布に基づいて、炭化珪素ウェハ１０１の主面に平行な面内で、第２炭化珪素層１１５の厚さ、不純物濃度、またはその両方に分布をもたせるように、エピタキシャル成長させる条件を制御する。 （もっと読む）

【課題】凹凸を有する基層上に均一な結晶を成長させる半導体発光素子の製造方法を提供する。
【解決手段】凹凸が設けられた主面を有する基層の前記主面に窒化物半導体の結晶を成長させる工程を備えた半導体発光素子の製造方法であって、前記主面に、Ｇａ_ｘＡｌ_１−ｘＮ（０．１≦ｘ＜０．５）を含み、厚さが２０ナノメートル以上５０ナノメートル以下のバッファ層を、０．１マイクロメートル／時以下の速度で堆積し、前記バッファ層の上に、前記バッファ層の堆積における前記基層の温度よりも高い温度で、窒化物半導体を含む結晶を成長させることを特徴とする半導体発光素子の製造方法が提供される。 （もっと読む）

【課題】ＳｉＣ基板に存在するマイクロパイプを、閉塞させることが可能な半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明は、ＳｉＣ基板１０上に、第１のＧａＮ層１８を成長させる工程と、第１のＧａＮ層１８上に、（横方向成長速度）／（縦方向成長速度）が、第１のＧａＮ層１８の成長に比べて小さい条件を用いることで成長された第２のＧａＮ層２０を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】均一性の高いＳｉ又はＳｉＧｅを基板表面上に堆積する方法を提供する。
【解決手段】化学気相成長プロセスにおいて、輸送量制限領域又はその近傍で、薄膜の堆積を行うことを可能にする化学前駆体を利用する。このプロセスによれば、堆積速度が大きく、さらに組成的にも厚み的にも、通常の化学前駆体を用いて調整した膜より均一な膜を生成することができる。好ましい実施の形態では、トリシランを使用して、トランジスタゲート電極などの様々な用途で半導体産業において有用なＳｉ含有薄膜を堆積する。 （もっと読む）

【課題】三角欠陥及び積層欠陥が低減され、キャリア濃度及び膜厚の均一性が高く、ステップバンチングフリーのＳｉＣエピタキシャルウェハ及びその製造方法を提供する。
【解決手段】０．４°〜５°のオフ角で傾斜させた４Ｈ−ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層を形成したＳｉＣエピタキシャルウェハの製造方法であって、ガスエッチングによって表面を清浄化した前記基板上に、炭化珪素のエピタキシャル成長に必要とされる量の炭素と珪素の原子数比Ｃ/Ｓｉが０．７〜１．２となるように珪素含有ガス及び炭素含有ガスを供給して、１６００℃より高くかつ１８００℃以下の温度で炭化珪素膜をエピタキシャル成長させる。これにより、前記ＳｉＣエピタキシャル層の表面の三角形状の欠陥密度が１個／ｃｍ^２以下となる。 （もっと読む）

【課題】窒化ガリウム基板上の設けられた井戸層を含む活性層の発光波長の分布を縮小可能な構造の半導体素子を提供するための窒化ガリウム系エピタキシャルウエハを提供する。
【解決手段】窒化ガリウム系エピタキシャルウエハでは、軸Ａｘ上の３点Ｐ１、Ｐ２、Ｐ３のオフ角は、それぞれ、θ１＝０．２度、θ２＝０．４度、θ３＝０．６度である。また、点Ｐ１近傍におけるＩｎＧａＮ井戸層のインジウム組成は、点Ｐ３近傍におけるＩｎＧａＮ井戸層のインジウム組成よりも大きい。図１２を参照しながら説明された井戸層の厚さの平均値を軸Ａｘ上の３点Ｐ１、Ｐ２、Ｐ３で求めると、井戸層の平均厚さＤ_Ｗ１、Ｄ_Ｗ２、Ｄ_Ｗ３の値は、軸Ａｘ上で単調に増加している。また、ＩｎＧａＮ層のインジウム組成は、点Ｐ１、Ｐ２、Ｐ３の順に単調に減少する。 （もっと読む）

【課題】アライメントマーカーの形成後に行うシリコンエピタキシャルの成長速度を、通常の条件より遅くすることなく、アライメントマーカーのパターン形状精度の低下を防ぎ、超接合半導体装置を低オン抵抗にするために用いられる低抵抗砒素ドープシリコン基板からのオートドーピングを防止する多段エピタキシャル方式による超接合半導体装置の製造方法を提供すること。
【解決手段】低抵抗砒素ドープシリコン基板に多段エピタキシャル方式によるエピタキシャル成長とイオン注入を繰り返し実施する際にパターニングに用いられるアライメントマーカーを、前記エピタキシャル成長面とは反対側の裏面に設けた酸化膜の膜厚を選択的に減厚して形成した段差からなる凸部又は凹部として形成する。 （もっと読む）

【課題】ヘイズレベルが低く、平坦度（エッジロールオフ）に優れ、また、さらには、エピタキシャル成長速度の方位依存性が低減された、半導体デバイスの高集積化に対応できるシリコンエピタキシャルウェーハおよびその製造方法を提供する。
【解決手段】原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用し、１０００〜１１００℃、望ましくは１０４０〜１０８０℃の温度範囲内でシリコンウェーハの表面にシリコン層をエピタキシャル成長させ、得られるエピタキシャルウェーハのヘイズレベルを０．０５０〜０．０８０ｐｐｍ（ＫＬＡ−Ｔｅｎｃｏｒ社製パーティクルカウンター（ＳＰ−１）によるＤＷＮモードでの測定値）とし、エッジロールオフを低い範囲内に維持する。ジクロロシランの使用によるエピタキシャル成長速度の低下を一定範囲内にとどめ、エピタキシャルウェーハの生産効率を比較的良好に維持することができる。 （もっと読む）

【課題】エピタキシャルシリコンウェーハの外周部の表面平坦性が高まるエピタキシャルシリコンウェーハの製造方法を提供する。
【解決手段】シリコンウェーハの裏面デポジションのウェーハ周方向の平均値と、シリコンウェーハの外周部のＳＦＱＤのウェーハ周方向の平均値と、エピタキシャル膜のウェーハ周方向のロールオフの平均値とを合算した値が０となるように、エピタキシャル膜の成膜条件を決定し、エピタキシャル膜のロールオフを制御する。これにより、エピタキシャルシリコンウェーハの外周部の表面平坦性を高められる。その結果、平坦性適用領域が拡大し、デバイスの歩留まりが大きくなる。 （もっと読む）

【課題】 サファイア基板上又はＳｉ基板上に良質のＡｌＮ結晶を高速成長させることができるＡｌＮのエピタキシャル成長方法を提供することを目的とする。
【解決手段】
第一ガス導入ポート１２から、ＨＣｌ＋Ｈ_２を導入し７５０℃以下でＡｌ金属とＨＣｌを反応させＡｌＣｌ_３を生成する。第二ガス導入ポート１４からＮＨ_３＋Ｈ_２を導入し混合部でＮＨ_３とＡｌＣｌ_３とを混合させる。混合したガスを基板部に輸送し反応させＡｌＮを生成する。混合部は原料反応部で生成されたＡｌＣｌ_３の石英反応チャンバー１８内での析出が起きない温度で、かつ、混合部でのＡｌＮの析出が起きない温度範囲８０℃以上７５０℃以下に保つ。基板結晶２４は、高周波加熱によって９００℃から１７００℃に維持される。この結果、基板結晶２４への途中でＡｌＮが析出してしまうことを防止し、ＡｌＮエピタキシャル成長速度が向上する。 （もっと読む）

【課題】太陽電池の反射防止膜の成膜において成膜速度を向上しつつ、高い水素パッシベーション効果を得ることができる成膜装置を提供する。
【解決手段】チャンバ１０１と、チャンバ１０１内に配置され、シリコン（Ｓｉ）を含む下地層が設けられた被処理体１００を保持するアノード電極１０６と、チャンバ内にアノード電極１０６と対向して配置された筒状のホローカソード電極１０２と、ホローカソード電極１０２に水素（Ｈ₂）、窒素（Ｎ）及びシリコン（Ｓｉ）を含む材料ガスを供給するガス供給管１０９と、ホローカソード電極１０２とアノード電極１０６との間に低周波を印加し、ホローカソード放電によるプラズマＰを生成させる電源１０５とを備え、プラズマＰで励起された材料ガスを下地層上に供給してシリコン窒化膜を成膜する。 （もっと読む）

【課題】改善された表面および構造的品質を示すフィルムを成長させる、改善された方法を提供すること。
【解決手段】非極性のａ平面窒化ガリウム薄膜を、ｒ平面基板上で、金属・有機化学気相成長によって成長させる方法が提供される。この方法は、以下の工程：
（ａ）該基板をアニールする工程；
（ｂ）窒化物ベースの核生成層を、該基板上に堆積させる工程；
（ｃ）該非極性のａ平面窒化ガリウムフィルムを、該核生成層上で成長させる工程；および
（ｄ）窒素の過剰圧力下で、該非極性のａ平面窒化ガリウムフィルムを冷却する工程、を包含する。この方法により、上記課題が解決される。 （もっと読む）

【課題】結晶性および平坦性に優れた半導体層を備えた光半導体素子を提供することにある
【解決手段】遅い成長速度の第１の層３１と速い成長速度の第２の層３２とを２組以上積層することにより、高い結晶性を維持しながら、上面の凹凸を大幅に低減したバッファ層３を形成することができる。この上に半導体層４，５を形成することにより、高い結晶性と平坦性とを兼ね備えた半導体層４，５を成長させることができる。よって、発光素子として用いた場合には発光強度を向上させることができる。 （もっと読む）

【課題】安価な、また、放熱特性に優れたＳｉ基板を用いて、良質なＧａＡｓ系の結晶薄膜を得る。
【解決手段】単結晶Ｓｉの基板と、基板の上に形成され、開口領域を有する絶縁層と、開口領域の基板上にエピタキシャル成長されたＧｅ層と、Ｇｅ層の上にエピタキシャル成長されたＧａＡｓ層と、を備え、Ｇｅ層は、超高真空の減圧状態にできるＣＶＤ反応室に基板を導入し、原料ガスを熱分解できる第１温度で第１のエピタキシャル成長を実施し、第１温度より高い第２温度で第２のエピタキシャル成長を実施し、第１および第２のエピタキシャル成長を実施したエピタキシャル層をＧｅの融点に達しない第３温度で第１のアニールを実施し、第３温度より低い第４温度で第２のアニールを実施して形成された半導体基板を提供する。 （もっと読む）

【課題】処理レートが速いプラズマ処理装置を提供すること。
【解決手段】プラズマ処理を行う処理空間１を形成する金属製処理容器２と、処理空間１内に設けられた、被処理基板Ｗが載置される基板載置台３と、金属製処理容器２の側壁を処理空間１から遮蔽し、下端が基板載置台３の被処理基板載置面よりも下方に延びる石英製部材４ａと、石英製部材４ａの底面と金属製処理容器２の底壁２ｂとの間に設けられた、金属製処理容器２の底壁２ｂを、処理空間１から遮蔽する環状の石英製部材６と、基板載置台３の外周近傍から処理空間１に処理ガスを導入する処理ガス導入部と、を備える。 （もっと読む）