エピタキシャルウェーハ及びその製造方法
【課題】半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハ及びその製造方法の提供。
【解決手段】本発明に係わるエピタキシャルウェーハ１は、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板１０上に、リン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層２０を有する。
【解決手段】本発明に係わるエピタキシャルウェーハ１は、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板１０上に、リン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層２０を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板側の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハ及びその製造方法に関する。
【背景技術】
【０００２】
半導体ディスクリートデバイス形成用基板には、高濃度の不純物を含むシリコン基板上に、該シリコン基板よりも低濃度の不純物を含むシリコンエピタキシャル層（以下、単に、エピタキシャル層という）を有するエピタキシャルウェーハが用いられる。
【０００３】
このようなエピタキシャルウェーハは、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散する固層拡散現象が発生する。
【０００４】
特に、不純物がリンである場合には、その拡散速度は他の不純物に比べて早いため、半導体デバイス形成時の熱処理プロセスにおいて、遷移幅（異なる不純物濃度を有するシリコン基板とエピタキシャル層との境界付近で不純物濃度が遷移する領域の幅：図２中、Ｔｗ）が広がる現象が顕著に発生する。
【０００５】
このような遷移幅の広がりは、半導体デバイスにおけるブレークダウン電圧等の本来必要なデバイス特性に悪影響を生じるため、半導体デバイス形成時の熱処理プロセス後においても、遷移幅が狭く、シリコン基板とエピタキシャル層との間に急峻な抵抗分布を有するエピタキシャルウェーハが望まれている。
【０００６】
遷移幅が狭く急峻で安定した抵抗率プロファイルが得られるエピタキシャルウェーハの製造方法としては、シリコン単結晶上にシリコン単結晶薄膜からなる保護層を気相成長させた後に、該保護層を気相成長させたシリコン単結晶を反応容器内に収容したままで該反応容器内をドライエッチし、該反応容器内をパージし、前記所望のシリコン単結晶層を気相成長させる技術が開示されている（例えば、特許文献１）。
【０００７】
また、ウェーハ表面に抵抗率が１０〜１５００Ωｃｍで、かつ厚さが０．１５〜３．０μｍの第１のシリコン単結晶膜をエピタキシャル成長させ、前記第１のシリコン単結晶膜上に抵抗率が前記第１のシリコン単結晶膜よりも小さい第２のシリコン単結晶膜をエピタキシャル成長させる技術が開示されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−５０６１６号公報
【特許文献２】特開２００７−８１０４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、これら特許文献１、２に記載の技術は、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを、すなわち固層拡散現象を抑制するものではなかった。
【００１０】
本発明は、上記技術的課題を解決するためになされたものであり、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るエピタキシャルウェーハは、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板上に、リン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層を有することを特徴とする。
【００１２】
また、本発明に係るエピタキシャルウェーハの製造方法は、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板を製造する工程と、前記シリコン基板上にリン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層を形成する工程と、を備えることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハ及びその製造方法が提供される。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係るエピタキシャルウェーハの概略断面図である。
【図２】遷移幅Ｔｗを説明するための不純物濃度プロファイルを示す概略図である。
【図３】実施例１、２及び比較例１におけるウェーハ表面（エピタキシャル層表面）からの深さ方向におけるリン濃度の不純物濃度プロファイルである。
【発明を実施するための形態】
【００１５】
発明者らは、エピタキシャルウェーハとして、不純物がリンであり、その濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーの高濃度の不純物を含むシリコン基板であり、かつ、該シリコン基板上に、不純物がリンであり、該シリコン基板よりも不純物濃度が３桁低い１０１６ａｔｏｍｓ／ｃｍ３オーダーの低濃度の不純物を含むエピタキシャル層を有する場合に、半導体デバイス形成時の熱処理プロセスにおいて、遷移幅Ｔｗが大きく広がる傾向が確認されたため、これら技術的課題を解決するために鋭意研究を行った結果、本発明を完成するに至った。
【００１６】
以下、本発明に係るエピタキシャルウェーハの実施形態について添付図面を参照してより詳細に説明する。
【００１７】
図１は、本発明の実施形態に係るエピタキシャルウェーハの概略断面図であり、図２は、遷移幅Ｔｗを説明するための不純物濃度プロファイルを示す概略図である。
【００１８】
本発明の実施形態に係わるエピタキシャルウェーハ１は、図１に示すように、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板１０上に、リン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層２０を有することを特徴とする。
【００１９】
このように、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーである高濃度の不純物を含むシリコン基板１０上に、リン濃度の不純物濃度が３桁低い１０１６ａｔｏｍｓ／ｃｍ３オーダーの低濃度の不純物を含むエピタキシャル層２０を有する場合には、シリコン基板１０における酸素濃度を０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３とすることで、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができる。
【００２０】
前記酸素濃度が０．８×１０１８ａｔｏｍｓ／ｃｍ３未満である場合には、シリコン基板１０の強度が低下するため、半導体デバイス形成時の熱処理プロセスにおいて、スリップ転位が発生する可能性があるため好ましくない。
【００２１】
前記酸素濃度が１．３×１０１８ａｔｏｍｓ／ｃｍ３を超える場合には、半導体デバイス形成時の熱処理プロセスにおいて、遷移幅Ｔｗが大きくなるため好ましくない。
【００２２】
前記エピタキシャル層２０の膜厚は、使用される半導体ディスクリートデバイスの用途に応じて、適宜設計されるが、具体的には、０．５μｍ以上２０μｍ以下であることが好ましい。
【００２３】
次に、本発明のエピタキシャルウェーハの製造方法について説明する。
【００２４】
本発明に係わるエピタキシャルウェーハの製造方法は、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板を製造する工程と、前記シリコン基板上にリン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層を形成する工程と、を備える。
【００２５】
前記シリコン基板を製造する工程は、具体的には下記の方法にて行う。
【００２６】
最初に、チョクラルスキー法により、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン単結晶インゴットを育成する。
【００２７】
チョクラルスキー法によるシリコン単結晶インゴットの育成は、周知の方法にて行う。
【００２８】
具体的には、多結晶シリコン及び１０１９ａｔｏｍｓ／ｃｍ３オーダーの抵抗率を有するための必要量のリンを石英ルツボに充填し、石英ルツボを加熱することで、多結晶シリコンを加熱してシリコン融液とした後、このシリコン融液の液面上方から種結晶を接触させて、種結晶と石英ルツボを回転させながら引上げ、所望の直径まで拡径して直胴部を育成することで行う。
【００２９】
こうして得られたシリコン単結晶インゴットは、周知の方法によりシリコン基板に加工される。
【００３０】
具体的には、シリコン単結晶インゴットを内周刃又はワイヤソー等によりウェーハ状にスライスした後、外周部の面取り、ラッピング、エッチング、研磨等の加工工程を経て、少なくともデバイス形成面が鏡面であるシリコン基板を製造する。なお、ここで記載された加工工程は例示的なものであり、本発明は、この加工工程のみに限定されるものではない。
【００３１】
次に、製造されたシリコン基板の表面（デバイス形成面）上にリン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのエピタキシャル層を形成する。
【００３２】
エピタキシャル層の形成は、気相エピタキシャル法（ＣＶＤ法） 、有機金属気相成長法（ＭＯＣＶＤ法）あるいは分子線エピタキシャル法（ＭＢＥ法）などの周知の方法により形成することができる。
【００３３】
本発明に係わるエピタキシャルウェーハの製造方法は、上述した構成を備えているため、本発明に係わるエピタキシャルウェーハを製造することができる。また、シリコン基板１０とエピタキシャル層２０との間に、特許文献２に示すような中間層を形成する必要も無いため、生産性が向上する効果も備えている。
【実施例】
【００３４】
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により限定解釈されるものではない。
【００３５】
（実施例１、２及び比較例１）
リン濃度が５×１０１９ａｔｏｍｓ／ｃｍ３であり、酸素濃度が０．８×１０１８、１．３×１０１８、１．７×１０１８ａｔｏｍｓ／ｃｍ３と異なる直径６インチ（１５０ｍｍ）のシリコン基板を準備した。
【００３６】
次に、これらのシリコン基板上に、気相エピタキシャル法（ＣＶＤ法）により、リン濃度が３．０×１０１６ａｔｏｍｓ／ｃｍ３であり、膜厚が３μｍであるエピタキシャル層を各々形成し、シリコン基板の酸素濃度が異なる３種類のエピタキシャルウェーハを作製した。
【００３７】
その後、これらのエピタキシャルウェーハに対して、酸素１００％雰囲気で、温度１０５０℃にて、６０分間熱処理を行い、その後、同温度で、酸素１００％雰囲気から窒素１００％雰囲気に切替えて、更に、２７０分熱処理を行った。この熱処理をデバイス形成熱処理とした。
【００３８】
次に、前記熱処理を行ったエピタキシャルウェーハにおけるリン濃度の深さ方向分布を、二次イオン質量分析法（ＳＩＭＳ）により測定した。また、前記熱処理前のエピタキシャルウェーハにおけるリン濃度の深さ方向分布も同一の方法により測定した。また、得られた不純物濃度プロファイルにより遷移幅Ｔｗを各々算出した。
【００３９】
表１に、実施例１、２及び比較例１における遷移幅Ｔｗにおける評価結果を、また、図３に、実施例１、２及び比較例１におけるウェーハ表面（エピタキシャル層表面）からの深さ方向におけるリン濃度の不純物濃度プロファイルをそれぞれ示す。
【表１】
【００４０】
表１、図３に示すように、シリコン基板の酸素濃度が１．３×１０１８ａｔｏｍｓ／ｃｍ３以下である場合（実施例１、２）には、酸素濃度が１．７×１０１８ａｔｏｍｓ／ｃｍ３である場合（比較例１）に比べて８７％以下に遷移幅Ｔｗの広がりを抑制できることが認められる。
【００４１】
また、前記３種類の熱処理後のエピタキシャルウェーハのエピタキシャル層表面におけるスリップ転位をＸ線トポグラフにて観察したところ、実施例１、２及び比較例１共にスリップ転位は確認されなかった。
【００４２】
（比較例２）
リン濃度が５×１０１９ａｔｏｍｓ／ｃｍ３であり、酸素濃度が０．６×１０１８ａｔｏｍｓ／ｃｍ３である直径６インチ（１５０ｍｍ）のシリコン基板を準備した。
【００４３】
次に、これらのシリコン基板上に、気相エピタキシャル法（ＣＶＤ法）により、リン濃度が３．０×１０１６ａｔｏｍｓ／ｃｍ３であり、膜厚が３μｍであるエピタキシャル層を形成し、エピタキシャルウェーハを作製した。
【００４４】
その後、このエピタキシャルウェーハに対して、酸素１００％雰囲気で、温度１０５０℃にて、６０分間熱処理を行い、その後、同温度で、酸素１００％雰囲気から窒素１００％雰囲気に切替えて、更に、２７０分熱処理を行った。この熱処理をデバイス形成熱処理とした。
【００４５】
その後、前記熱処理後のエピタキシャルウェーハのエピタキシャル層表面におけるスリップ転位をＸ線トポグラフにて観察したところ、スリップ転位が確認された。
【符号の説明】
【００４６】
１ エピタキシャルウェーハ
１０ シリコン基板
２０ エピタキシャル層
Ｔｗ 遷移幅
【技術分野】
【０００１】
本発明は、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板側の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハ及びその製造方法に関する。
【背景技術】
【０００２】
半導体ディスクリートデバイス形成用基板には、高濃度の不純物を含むシリコン基板上に、該シリコン基板よりも低濃度の不純物を含むシリコンエピタキシャル層（以下、単に、エピタキシャル層という）を有するエピタキシャルウェーハが用いられる。
【０００３】
このようなエピタキシャルウェーハは、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散する固層拡散現象が発生する。
【０００４】
特に、不純物がリンである場合には、その拡散速度は他の不純物に比べて早いため、半導体デバイス形成時の熱処理プロセスにおいて、遷移幅（異なる不純物濃度を有するシリコン基板とエピタキシャル層との境界付近で不純物濃度が遷移する領域の幅：図２中、Ｔｗ）が広がる現象が顕著に発生する。
【０００５】
このような遷移幅の広がりは、半導体デバイスにおけるブレークダウン電圧等の本来必要なデバイス特性に悪影響を生じるため、半導体デバイス形成時の熱処理プロセス後においても、遷移幅が狭く、シリコン基板とエピタキシャル層との間に急峻な抵抗分布を有するエピタキシャルウェーハが望まれている。
【０００６】
遷移幅が狭く急峻で安定した抵抗率プロファイルが得られるエピタキシャルウェーハの製造方法としては、シリコン単結晶上にシリコン単結晶薄膜からなる保護層を気相成長させた後に、該保護層を気相成長させたシリコン単結晶を反応容器内に収容したままで該反応容器内をドライエッチし、該反応容器内をパージし、前記所望のシリコン単結晶層を気相成長させる技術が開示されている（例えば、特許文献１）。
【０００７】
また、ウェーハ表面に抵抗率が１０〜１５００Ωｃｍで、かつ厚さが０．１５〜３．０μｍの第１のシリコン単結晶膜をエピタキシャル成長させ、前記第１のシリコン単結晶膜上に抵抗率が前記第１のシリコン単結晶膜よりも小さい第２のシリコン単結晶膜をエピタキシャル成長させる技術が開示されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−５０６１６号公報
【特許文献２】特開２００７−８１０４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、これら特許文献１、２に記載の技術は、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを、すなわち固層拡散現象を抑制するものではなかった。
【００１０】
本発明は、上記技術的課題を解決するためになされたものであり、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るエピタキシャルウェーハは、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板上に、リン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層を有することを特徴とする。
【００１２】
また、本発明に係るエピタキシャルウェーハの製造方法は、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板を製造する工程と、前記シリコン基板上にリン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層を形成する工程と、を備えることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハ及びその製造方法が提供される。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係るエピタキシャルウェーハの概略断面図である。
【図２】遷移幅Ｔｗを説明するための不純物濃度プロファイルを示す概略図である。
【図３】実施例１、２及び比較例１におけるウェーハ表面（エピタキシャル層表面）からの深さ方向におけるリン濃度の不純物濃度プロファイルである。
【発明を実施するための形態】
【００１５】
発明者らは、エピタキシャルウェーハとして、不純物がリンであり、その濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーの高濃度の不純物を含むシリコン基板であり、かつ、該シリコン基板上に、不純物がリンであり、該シリコン基板よりも不純物濃度が３桁低い１０１６ａｔｏｍｓ／ｃｍ３オーダーの低濃度の不純物を含むエピタキシャル層を有する場合に、半導体デバイス形成時の熱処理プロセスにおいて、遷移幅Ｔｗが大きく広がる傾向が確認されたため、これら技術的課題を解決するために鋭意研究を行った結果、本発明を完成するに至った。
【００１６】
以下、本発明に係るエピタキシャルウェーハの実施形態について添付図面を参照してより詳細に説明する。
【００１７】
図１は、本発明の実施形態に係るエピタキシャルウェーハの概略断面図であり、図２は、遷移幅Ｔｗを説明するための不純物濃度プロファイルを示す概略図である。
【００１８】
本発明の実施形態に係わるエピタキシャルウェーハ１は、図１に示すように、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板１０上に、リン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層２０を有することを特徴とする。
【００１９】
このように、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーである高濃度の不純物を含むシリコン基板１０上に、リン濃度の不純物濃度が３桁低い１０１６ａｔｏｍｓ／ｃｍ３オーダーの低濃度の不純物を含むエピタキシャル層２０を有する場合には、シリコン基板１０における酸素濃度を０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３とすることで、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができる。
【００２０】
前記酸素濃度が０．８×１０１８ａｔｏｍｓ／ｃｍ３未満である場合には、シリコン基板１０の強度が低下するため、半導体デバイス形成時の熱処理プロセスにおいて、スリップ転位が発生する可能性があるため好ましくない。
【００２１】
前記酸素濃度が１．３×１０１８ａｔｏｍｓ／ｃｍ３を超える場合には、半導体デバイス形成時の熱処理プロセスにおいて、遷移幅Ｔｗが大きくなるため好ましくない。
【００２２】
前記エピタキシャル層２０の膜厚は、使用される半導体ディスクリートデバイスの用途に応じて、適宜設計されるが、具体的には、０．５μｍ以上２０μｍ以下であることが好ましい。
【００２３】
次に、本発明のエピタキシャルウェーハの製造方法について説明する。
【００２４】
本発明に係わるエピタキシャルウェーハの製造方法は、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板を製造する工程と、前記シリコン基板上にリン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層を形成する工程と、を備える。
【００２５】
前記シリコン基板を製造する工程は、具体的には下記の方法にて行う。
【００２６】
最初に、チョクラルスキー法により、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン単結晶インゴットを育成する。
【００２７】
チョクラルスキー法によるシリコン単結晶インゴットの育成は、周知の方法にて行う。
【００２８】
具体的には、多結晶シリコン及び１０１９ａｔｏｍｓ／ｃｍ３オーダーの抵抗率を有するための必要量のリンを石英ルツボに充填し、石英ルツボを加熱することで、多結晶シリコンを加熱してシリコン融液とした後、このシリコン融液の液面上方から種結晶を接触させて、種結晶と石英ルツボを回転させながら引上げ、所望の直径まで拡径して直胴部を育成することで行う。
【００２９】
こうして得られたシリコン単結晶インゴットは、周知の方法によりシリコン基板に加工される。
【００３０】
具体的には、シリコン単結晶インゴットを内周刃又はワイヤソー等によりウェーハ状にスライスした後、外周部の面取り、ラッピング、エッチング、研磨等の加工工程を経て、少なくともデバイス形成面が鏡面であるシリコン基板を製造する。なお、ここで記載された加工工程は例示的なものであり、本発明は、この加工工程のみに限定されるものではない。
【００３１】
次に、製造されたシリコン基板の表面（デバイス形成面）上にリン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのエピタキシャル層を形成する。
【００３２】
エピタキシャル層の形成は、気相エピタキシャル法（ＣＶＤ法） 、有機金属気相成長法（ＭＯＣＶＤ法）あるいは分子線エピタキシャル法（ＭＢＥ法）などの周知の方法により形成することができる。
【００３３】
本発明に係わるエピタキシャルウェーハの製造方法は、上述した構成を備えているため、本発明に係わるエピタキシャルウェーハを製造することができる。また、シリコン基板１０とエピタキシャル層２０との間に、特許文献２に示すような中間層を形成する必要も無いため、生産性が向上する効果も備えている。
【実施例】
【００３４】
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により限定解釈されるものではない。
【００３５】
（実施例１、２及び比較例１）
リン濃度が５×１０１９ａｔｏｍｓ／ｃｍ３であり、酸素濃度が０．８×１０１８、１．３×１０１８、１．７×１０１８ａｔｏｍｓ／ｃｍ３と異なる直径６インチ（１５０ｍｍ）のシリコン基板を準備した。
【００３６】
次に、これらのシリコン基板上に、気相エピタキシャル法（ＣＶＤ法）により、リン濃度が３．０×１０１６ａｔｏｍｓ／ｃｍ３であり、膜厚が３μｍであるエピタキシャル層を各々形成し、シリコン基板の酸素濃度が異なる３種類のエピタキシャルウェーハを作製した。
【００３７】
その後、これらのエピタキシャルウェーハに対して、酸素１００％雰囲気で、温度１０５０℃にて、６０分間熱処理を行い、その後、同温度で、酸素１００％雰囲気から窒素１００％雰囲気に切替えて、更に、２７０分熱処理を行った。この熱処理をデバイス形成熱処理とした。
【００３８】
次に、前記熱処理を行ったエピタキシャルウェーハにおけるリン濃度の深さ方向分布を、二次イオン質量分析法（ＳＩＭＳ）により測定した。また、前記熱処理前のエピタキシャルウェーハにおけるリン濃度の深さ方向分布も同一の方法により測定した。また、得られた不純物濃度プロファイルにより遷移幅Ｔｗを各々算出した。
【００３９】
表１に、実施例１、２及び比較例１における遷移幅Ｔｗにおける評価結果を、また、図３に、実施例１、２及び比較例１におけるウェーハ表面（エピタキシャル層表面）からの深さ方向におけるリン濃度の不純物濃度プロファイルをそれぞれ示す。
【表１】
【００４０】
表１、図３に示すように、シリコン基板の酸素濃度が１．３×１０１８ａｔｏｍｓ／ｃｍ３以下である場合（実施例１、２）には、酸素濃度が１．７×１０１８ａｔｏｍｓ／ｃｍ３である場合（比較例１）に比べて８７％以下に遷移幅Ｔｗの広がりを抑制できることが認められる。
【００４１】
また、前記３種類の熱処理後のエピタキシャルウェーハのエピタキシャル層表面におけるスリップ転位をＸ線トポグラフにて観察したところ、実施例１、２及び比較例１共にスリップ転位は確認されなかった。
【００４２】
（比較例２）
リン濃度が５×１０１９ａｔｏｍｓ／ｃｍ３であり、酸素濃度が０．６×１０１８ａｔｏｍｓ／ｃｍ３である直径６インチ（１５０ｍｍ）のシリコン基板を準備した。
【００４３】
次に、これらのシリコン基板上に、気相エピタキシャル法（ＣＶＤ法）により、リン濃度が３．０×１０１６ａｔｏｍｓ／ｃｍ３であり、膜厚が３μｍであるエピタキシャル層を形成し、エピタキシャルウェーハを作製した。
【００４４】
その後、このエピタキシャルウェーハに対して、酸素１００％雰囲気で、温度１０５０℃にて、６０分間熱処理を行い、その後、同温度で、酸素１００％雰囲気から窒素１００％雰囲気に切替えて、更に、２７０分熱処理を行った。この熱処理をデバイス形成熱処理とした。
【００４５】
その後、前記熱処理後のエピタキシャルウェーハのエピタキシャル層表面におけるスリップ転位をＸ線トポグラフにて観察したところ、スリップ転位が確認された。
【符号の説明】
【００４６】
１ エピタキシャルウェーハ
１０ シリコン基板
２０ エピタキシャル層
Ｔｗ 遷移幅
【特許請求の範囲】
【請求項１】
リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板上に、リン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層を有することを特徴とするエピタキシャルウェーハ。
【請求項２】
リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板を製造する工程と、
前記シリコン基板上にリン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層を形成する工程と、
を備えることを特徴とするエピタキシャルウェーハの製造方法。
【請求項１】
リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板上に、リン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層を有することを特徴とするエピタキシャルウェーハ。
【請求項２】
リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３であるシリコン基板を製造する工程と、
前記シリコン基板上にリン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層を形成する工程と、
を備えることを特徴とするエピタキシャルウェーハの製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１１−１５５１３０（Ｐ２０１１−１５５１３０Ａ）
【公開日】平成２３年８月１１日（２０１１．８．１１）
【国際特許分類】
【出願番号】特願２０１０−１５４９１（Ｐ２０１０−１５４９１）
【出願日】平成２２年１月２７日（２０１０．１．２７）
【出願人】（５９２１０４９４４）コバレントマテリアル徳山株式会社 (24)
【Ｆターム（参考）】
【公開日】平成２３年８月１１日（２０１１．８．１１）
【国際特許分類】
【出願日】平成２２年１月２７日（２０１０．１．２７）
【出願人】（５９２１０４９４４）コバレントマテリアル徳山株式会社 (24)
【Ｆターム（参考）】
[ Back to top ]