【課題】薄厚化されても高いゲッタリング能力を有するエピタキシャルウェーハ及びその製造方法を提供する。
【解決手段】シリコンウェーハ上にゲッタリング用の原子を含む原料ガスを供給し、引き続きエピタキシャル膜の原料ガスを供給してエピタキシャル膜を成長させ、シリコンウェーハとエピタキシャル膜との間に、ゲッタリング用原子を含むゲッター領域を形成し、該ゲッター領域が固溶限を超える濃度のゲッタリング用原子を含有するようにする。 （もっと読む）

【課題】エピタキシャル成長用のシリコンウェーハに施すＲＴＡ熱処理の低温化を図り、シリコンウェーハのスリップの発生を抑制すると共に、ウェーハ内部に良好な酸素析出を生じさせて、十分に高いＢＭＤ密度を有し、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる方法を提供することを目的とする。
【解決手段】シリコンウェーハを準備する工程と、準備したシリコンウェーハに雰囲気ガス中でＲＴＡ熱処理を施す工程と、ＲＴＡ熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる工程とを有するエピタキシャルシリコンウェーハの製造方法であって、シリコンウェーハを準備する工程において、初期酸素濃度が１６〜２０ｐｐｍａで、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを準備して、ＲＴＡ熱処理工程において、１２００℃未満の温度で熱処理を施すエピタキシャルシリコンウェーハの製造方法。 （もっと読む）

【課題】主面が（０００１）面から２０°以上９０°以下で傾斜しているＧａＮ種結晶基板上にＧａＮ結晶を成長させても、積層欠陥の発生が抑制されるＧａＮ結晶の成長方法を提供する。
【解決手段】本ＧａＮ結晶の成長方法は、主面１０ｍが（０００１）面１０ｃから２０°以上９０°以下で傾斜しているＧａＮ種結晶基板１０を準備する工程と、ＧａＮ種結晶基板１０上にＧａＮ結晶２０を成長させる工程と、を備え、ＧａＮ種結晶基板１０の不純物濃度とＧａＮ結晶２０の不純物濃度との差が３×１０¹⁸ｃｍ^-3以下である。 （もっと読む）

【課題】ゲッタリング能力が高く、かつシリコンエピタキシャル層の最表面部の酸素濃度が極めて低いシリコンエピタキシャルウェーハを提供する。
【解決手段】酸素濃度が７ｐｐｍａ（ＪＥＩＤＡ）以上のシリコン単結晶基板の主表面上にエピタキシャル層が形成されたシリコンエピタキシャルウェーハであって、該シリコンエピタキシャルウェーハは２層以上の炭素イオン注入層を有し、かつ前記シリコンエピタキシャル層の最表面部は酸素濃度が５ｐｐｍａ（ＪＥＩＤＡ）以下であることを特徴とするシリコンエピタキシャルウェーハ。 （もっと読む）

【課題】半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハ及びその製造方法の提供。
【解決手段】本発明に係わるエピタキシャルウェーハ１は、リン濃度が１０^１９ａｔｏｍｓ／ｃｍ^３オーダーであり、酸素濃度が０．８×１０^１８〜１．３×１０^１８ａｔｏｍｓ／ｃｍ^３であるシリコン基板１０上に、リン濃度が１０^１６ａｔｏｍｓ／ｃｍ^３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層２０を有する。 （もっと読む）

【課題】半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハを提供する。
【解決手段】本発明に係わるエピタキシャルウェーハ１は、リン濃度が１０^１９ａｔｏｍｓ／ｃｍ^３オーダーであり、酸素濃度が１．３×１０^１８ａｔｏｍｓ／ｃｍ^３以下であるシリコン基板１０上に、リン濃度が１０^１６ａｔｏｍｓ／ｃｍ^３オーダーで、膜厚が０．５〜２０μｍのエピタキシャル層２０を有することを特徴とする。 （もっと読む）

【課題】基板の反りの低減とデバイスの高速性を高いレベルで実現することのできる化合物半導体基板を提供する。
【解決手段】
Ｓｉ単結晶の基板と、基板の主面上に形成された窒化物半導体の中間層と、中間層の主面上に形成された窒化物半導体の化合物半導体層からなり、基板の酸素濃度が０．２×１０¹⁸ａｔｏｍｓ／ｃｍ^３以上１．４×１０¹⁸ａｔｏｍｓ／ｃｍ^３以下であり、抵抗値が１０００Ωｃｍ以上であり、前記中間層と前記化合物半導体層を合計した、主面と垂直方向の膜厚が４５０ｎｍ以上４５００ｎｍ以下であることを特徴とする化合物半導体基板。 （もっと読む）

【課題】シリコン基板上に形成する窒化物半導体層を厚膜化した場合でも、反りが効果的に抑制された窒化物半導体基板及びその製造方法を提供する。
【解決手段】シリコン基板１０の一面上に、組成の異なる２種以上の窒化物半導体層を有する窒化物半導体積層７０が形成されており、前記シリコン基板１０のバルク部には、前記窒化物半導体積層の厚さに応じて制御された平均散乱光強度及び密度を有する酸素析出物が形成されている窒化物半導体基板を作製する。 （もっと読む）

【課題】発光強度及び歩留を高度に両立することが可能なＩＩＩ族窒化物半導体基板、エピタキシャル基板及び半導体デバイスを提供する。
【解決手段】半導体デバイス１００では、Ｓ換算で３０×１０^１０個／ｃｍ^２〜２０００×１０^１０個／ｃｍ^２の硫化物、及び、Ｏ換算で２ａｔ％〜２０ａｔ％の酸化物が表面層１２に存在することにより、エピタキシャル層２２とＩＩＩ族窒化物半導体基板１０との界面においてＣがパイルアップすることを抑制できる。このようにＣのパイルアップを抑制することで、エピタキシャル層２２とＩＩＩ族窒化物半導体基板１０との界面における高抵抗層の形成が抑制される。これにより、エピタキシャル層２２とＩＩＩ族窒化物半導体基板１０との界面の電気抵抗を低減することができると共に、エピタキシャル層２２の結晶品質を向上させることができる。したがって、半導体デバイス１００の発光強度及び歩留を向上させることができる。 （もっと読む）

【課題】｛０００１｝以外の面方位の主面を有する結晶性の高いＩＩＩ族窒化物結晶を高い結晶成長速度で成長させるＩＩＩ族窒化物結晶の製造方法を提供する。
【解決手段】本ＩＩＩ族窒化物結晶の製造方法は、ＩＩＩ族窒化物バルク結晶１から、｛２０−２１｝、｛２０−２−１｝、｛２２−４１｝および｛２２−４−１}からなる群から選ばれるいずれかの結晶幾何学的に等価な面方位に対するオフ角が５°以下の面方位を有する主面１０ｐｍ，１０ｑｍを有する複数のＩＩＩ族窒化物結晶基板１０ｐ，１０ｑを切り出す工程と、基板１０ｐ，１０ｑの主面１０ｐｍ，１０ｑｍが互いに平行で、かつ、基板１０ｐ，１０ｑの［０００１］方向が同一になるように、横方向に基板１０ｐ，１０ｑを互いに隣接させて配置する工程と、基板１０ｐ，１０ｑの主面１０ｐｍ，１０ｑｍ上にＩＩＩ族窒化物結晶２０を成長させる工程と、を含む。 （もっと読む）

【課題】デバイス後工程で薄型化され、且つ、裏面研磨される半導体デバイス用として好適なシリコンウェーハを提供する。
【解決手段】シリコン基板１１を用意する工程Ｓ１１と、シリコン基板１１上にｎ型のエピタキシャル膜１２を成長させる第１のエピタキシャル工程Ｓ１３と、エピタキシャル膜１２上にデバイスが形成される第２のエピタキシャル膜１３を成長させる第２のエピタキシャル工程Ｓ１４とを備える。本発明によれば、デバイスが形成される第２のエピタキシャル膜１３の下部に形成されるｎ型の第１のエピタキシャル膜１２がバリア層として機能することから、デバイス後工程でシリコンウェーハの裏面側から導入される重金属がデバイス領域に到達することがない。 （もっと読む）

【課題】良好な表面モフォロジを有する窒化ガリウム系半導体膜を含むIII族窒化物半導体素子を提供する。
【解決手段】III族窒化物半導体光素子１１ａは、III族窒化物半導体支持体１３、ＧａＮ系半導体領域１５、活性層１７及びＧａＮ系半導体領域１９を備える。III族窒化物半導体支持体１３の主面１３ａは、基準軸Ｃｘに直交する基準平面Ｓｃに対して傾斜する非極性を示しており、基準軸ＣｘはIII族窒化物半導体のｃ軸方向に延びる。ＧａＮ系半導体領域１５は半極性主面上１３ａに設けられる。ＧａＮ系半導体領域１５のＧａＮ系半導体層２１は例えばｎ型ＧａＮ系半導体からなり、ｎ型ＧａＮ系半導体にはシリコンが添加されている。ＧａＮ系半導体層２３の酸素濃度が５×１０^１６ｃｍ^−３以上であるとき、ＧａＮ系半導体層２３の主面上に引き続き成長される活性層１７の結晶品質が良好になる。 （もっと読む）

【課題】高純度で光学特性に優れた窒化アルミニウム単結晶基板を提供する。
【解決手段】無機ベース基板１１上に、第一の窒化アルミニウム単結晶層１２を成長させて、第一の積層体１５を製造し、第一の積層体１５から無機ベース基板１１を分離して窒化アルミニウム単結晶自立基板１６を準備する。前記窒化アルミニウム単結晶自立基板１６は、酸素濃度を、例えば、２．５×１０^１７ａｔｏｍ／ｃｍ^３を超え２．０×１０^１９ａｔｏｍ／ｃｍ^３以下とする。続いて、前記窒化アルミニウム単結晶自立基板１６の温度を１４００〜１９００℃の範囲に制御し、かつ、該窒化アルミニウム単結晶自立基板１６の窒素極性を有する面１４上に、ハロゲン化アルミニウムガス、および窒素源ガスを供給し、窒化アルミニウム単結晶層１７を成長させて積層体１８を製造し、該窒化アルミニウム単結晶自立基板１６を分離することにより、窒化アルミニウム単結晶基板１９を製造する。 （もっと読む）

【課題】本発明によれば、結晶性が向上したＩＩＩ族窒化物半導体積層構造体を生産性良く得ることができる。
【解決手段】サファイア基板表面に、シード層として、縦断面ＴＥＭ（透過型電子顕微鏡）写真の２００ｎｍ観察視野において結晶粒界が観察されないＡｌＮ結晶膜を形成させ、ついでＩＩＩ族窒化物半導体からなる、下地層、ｎ型半導体層、発光層およびｐ型半導体層を積層してなるＩＩＩ族窒化物半導体積層構造体を反応炉を用いて製造するに際し、少なくとも下地層を成膜したＩＩＩ族窒化物半導体積層構造体ウエハーを反応炉から取り出し、ついで次の成膜を別の反応炉で行なう。 （もっと読む）

【課題】ＣＺ法により育成されたウェーハ表面にＥＰ欠陥がなく、ゲッタリング能力に優れた特性を有するエピタキシャルウェーハを提供する。
【解決手段】ＣＺ法によって、ＯＳＦ核潜在領域を有し、かつ酸素濃度が１２×１０¹⁷〜１５×１０¹⁷ａｔｏｍｓ／ｃｍ³（ＡＳＴＭ Ｆ１２１−１９７９）に調整されたシリコン単結晶インゴットを引き上げるに際し、引き上げ途中の１０３０〜９２０℃の温度領域を１．０℃／分以上の冷却速度で、続いて９２０〜７２０℃の温度領域を０．５℃／分以上１．０℃／分以下の冷却速度で成長させたシリコン単結晶インゴットを育成した後、当該単結晶インゴットから切り出されたウェーハの表面上にエピタキシャル層を形成することを特徴とするシリコンエピタキシャルウェーハの製造方法、およびその方法により得られるシリコンエピタキシャルウェーハ。 （もっと読む）

【課題】シリコン半導体基板上にシリコンエピタキシャル層を形成した後、短時間で基板内部にＩＧ効果の期待できる程度の微小欠陥を析出させることが可能なシリコン半導体基板の熱処理方法の提供。
【解決手段】シリコンエピタキシャル層を形成した後、非酸化性雰囲気で所要の昇温速度で１２００〜１２５０℃に急速加熱し、短時間保持後に、所要の降温速度で急速冷却することにより、基板内部に所要密度のＢＭＤを得られる。 （もっと読む）

本発明は、概して、高ドープシリコン基板と低いＮ−ドープシリコンエピタキシャル層とを有するエピタキシャルシリコンウェーハ中の酸素析出物を、基板内の既存の酸素クラスタおよび析出物を溶解することによって抑制する方法に関する。さらに、酸素析出物の生成は、次の酸素析出物熱処理で防止される。 （もっと読む）

【課題】半導体素子を形成するためにエピタキシャル成長された半導体層による湾曲を抑制したシリコン基板を提供すること。
【解決手段】シリコン基板１において、窒化物系化合物半導体層２の成長によって凹状に反る方向に加わる圧縮応力と拮抗する応力が、シリコン基板１の窒素不純物濃度分布に対応した密度またはサイズの分布を有する酸素析出物の膨張力によって与えられたことを特徴とする、実質的に平坦な主面を有するシリコン基板、およびその製造方法。 （もっと読む）

【課題】段差領域における被り成長を抑制しながら、段差領域から一定の距離以上離れた領域でも十分な厚さを有する平坦性の良い埋込層が形成されるようにして、その後のプロセスを容易にし、歩留まりを良くすることができるようにする。
【解決手段】ＩＩＩ−Ｖ族化合物半導体結晶の（１００）面上に存在する段差領域Ｍ１を、酸素を供給しながらＩＩＩ族元素としてＩｎ又はＧａを含む半導体結晶を成長させて埋込層１４を形成する埋込工程を含む。 （もっと読む）

【課題】 半導体デバイス製造の熱応力に極めて強く、ウェーハの塑性変形あるいはウェーハ割れを抑制するシリコンエピタキシャルウェーハを提供する。
【解決手段】 シリコンエピタキシャルウェーハ１０は、下地シリコンウェーハ１１とその表面に形成されたエピタキシャル層１２を有する。ここで、下地シリコンウェーハ１１は、高濃度のドーパントを含有する単結晶シリコンバルク部１１ａと、該単結晶シリコンバルク部１１ａより抵抗率の高い単結晶シリコン表面部１１ｂおよび単結晶シリコン裏面部１１ｃから構成される。このようにして、例えば、フラッシュランプアニール、レーザスパイクアニール等の低サーマルバジェットの熱処理において、その熱応力起因のスリップ転位発生あるいはウェーハ割れ等は安定して大幅に抑制される。 （もっと読む）