エピタキシャルシリコンウェーハの製造方法
【課題】エピタキシャル成長用のシリコンウェーハに施すＲＴＡ熱処理の低温化を図り、シリコンウェーハのスリップの発生を抑制すると共に、ウェーハ内部に良好な酸素析出を生じさせて、十分に高いＢＭＤ密度を有し、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる方法を提供することを目的とする。
【解決手段】シリコンウェーハを準備する工程と、準備したシリコンウェーハに雰囲気ガス中でＲＴＡ熱処理を施す工程と、ＲＴＡ熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる工程とを有するエピタキシャルシリコンウェーハの製造方法であって、シリコンウェーハを準備する工程において、初期酸素濃度が１６〜２０ｐｐｍａで、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを準備して、ＲＴＡ熱処理工程において、１２００℃未満の温度で熱処理を施すエピタキシャルシリコンウェーハの製造方法。
【解決手段】シリコンウェーハを準備する工程と、準備したシリコンウェーハに雰囲気ガス中でＲＴＡ熱処理を施す工程と、ＲＴＡ熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる工程とを有するエピタキシャルシリコンウェーハの製造方法であって、シリコンウェーハを準備する工程において、初期酸素濃度が１６〜２０ｐｐｍａで、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを準備して、ＲＴＡ熱処理工程において、１２００℃未満の温度で熱処理を施すエピタキシャルシリコンウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＴＡ熱処理を施した後にエピタキシャル層を成長させるエピタキシャルシリコンウェーハの製造方法に関する。
【背景技術】
【０００２】
半導体素子を形成するための基板として、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法やＭＣＺ（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ＣＺ）法で成長させた単結晶で作製されたシリコンウェーハや、このシリコンウェーハの表面にエピタキシャル層を形成したエピタキシャルシリコンウェーハ、シリコンウェーハに熱処理を施したアニールウェーハ等が従来から用いられている。
【０００３】
特に、エピタキシャルシリコンウェーハは、半導体素子を製造する観点から見ると、基板とは異なる抵抗率を有する電気的活性層を形成することができるので、半導体素子を設計する際の自由度が大きく、また高純度の単結晶薄膜を任意の厚さに形成できる等の利点が多いため、高耐圧半導体素子や集積回路素子、固体撮像素子（ＣＣＤ＜Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ＞、ＣＩＳ＜ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ＞）等で製品に実用化されている。
【０００４】
しかし、エピタキシャルシリコンウェーハは通常のシリコンウェーハと比較するとＩＧ能力が低いという問題があった。即ち、エピタキシャルシリコンウェーハは、エピタキシャル層の成長工程が１０５０℃〜１１５０℃程度の高温であり、またそのときの昇温速度も大きいことから、エピタキシャル層の成長工程で下地のシリコンウェーハ内部にある空孔等の酸素析出核が減少あるいは消滅したり、格子間Ｓｉが注入されたりするため、その後の熱処理によっても下地シリコンウェーハ内に酸素析出物（ＢＭＤ：Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）が形成されにくくなり、通常の鏡面ウェーハと比較してＩＧ能力が低下していた。
【０００５】
このため、従来では、エピタキシャル層成長工程の前に、エピタキシャル成長用のシリコンウェーハにＲＴＡ熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を施して、ウェーハ内部に空孔を注入してからエピタキシャル層を成長させるエピタキシャルシリコンウェーハの製造方法がある。しかし、この場合でも高密度のＢＭＤを形成することは困難であった。
【０００６】
これに対して、例えば特許文献１では、１２００℃以上の温度でＲＴＡ熱処理を施した後に、１１７０℃以下の温度でエピタキシャル層を成長させて、所望のＢＭＤ密度を得る方法が記載されている。
【０００７】
しかし、上記のような製造方法では、比較的高温のＲＴＡ熱処理によりシリコンウェーハにスリップが発生してしまうという問題があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３７９１４４６号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明は、このような問題点に鑑みてなされたもので、エピタキシャル成長用のシリコンウェーハに施すＲＴＡ熱処理の低温化を図り、シリコンウェーハのスリップの発生を抑制すると共に、ウェーハ内部に良好な酸素析出を生じさせて、十分に高いＢＭＤ密度を有し、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、少なくとも、シリコンウェーハを準備する工程と、該準備したシリコンウェーハに雰囲気ガス中でＲＴＡ熱処理を施す工程と、該ＲＴＡ熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる工程とを有するエピタキシャルシリコンウェーハの製造方法であって、前記シリコンウェーハを準備する工程において、初期酸素濃度が１６〜２０ｐｐｍａで、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを準備して、前記ＲＴＡ熱処理工程において、１２００℃未満の温度で熱処理を施すことを特徴とするエピタキシャルシリコンウェーハの製造方法を提供する。
【００１１】
このように、炭素濃度が上記のようなシリコンウェーハであれば、エピタキシャル層成長時にウェーハ中に注入される格子間シリコンを炭素が捕獲して、空孔の減少を効果的に防止することができ、さらには初期酸素濃度が上記のようなシリコンウェーハであれば、エピタキシャル成長中やその後の熱処理において効率的に酸素析出が生じる。
そして、空孔注入のためのＲＴＡ熱処理を、１２００℃未満の温度でスリップを防止しながら行った場合でも、空孔量減少の防止と、効率的な酸素析出の効果により、エピタキシャルシリコンウェーハの内部に十分な密度のＢＭＤを形成することができる。このため、本発明の製造方法によれば、ＢＭＤ密度が十分に高く、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる。
【００１２】
このとき、前記ＲＴＡ熱処理工程において、前記雰囲気ガスとして、窒素ガスに１００ｐｐｍ未満の濃度の酸素を混入させたもの、又は、窒素ガスに１０ｐｐｍ以上１５０ｐｐｍ以下の濃度の水分を混入させたものを用いることが好ましい。
このような雰囲気ガス中でＲＴＡ熱処理を行うことにより、比較的低温であっても効率的に空孔を注入することができ、ＮＨ３等の有毒ガスを用いる必要がないため特別な装置を用いる必要がなく、より高密度のＢＭＤ層を有するエピタキシャルシリコンウェーハを低コストで製造することができる。
【００１３】
このとき、前記エピタキシャル層成長工程において、１０８０℃以下の温度でエピタキシャル層を成長させることができる。
このように、比較的低温でエピタキシャル成長させることにより、空孔の減少をより効果的に防止することができる。
【発明の効果】
【００１４】
本発明であれば、内部に高密度のＢＭＤを有し、スリップのない高品質のエピタキシャルシリコンウェーハを製造することができる。
【図面の簡単な説明】
【００１５】
【図１】初期酸素濃度と炭素濃度の条件を変えてＲＴＡ熱処理、エピタキシャル成長を行った場合の、平均ＢＭＤ密度の表面からの深さ分布を示すグラフである。
【図２】本発明のＲＴＡ熱処理に用いることができる熱処理炉の一例を示す概略図である。
【発明を実施するための形態】
【００１６】
従来、エピタキシャル成長用のシリコンウェーハにＲＴＡ熱処理を行って空孔を注入していたが、酸素析出が不十分であったり、スリップの発生等の問題があった。
これに対して、本発明者らは、低温の熱処理によってウェーハ内部へ空孔を注入して、ＢＭＤ密度が十分に高い、例えばＢＭＤ密度が１×１０６（／ｃｍ２）以上で、スリップのないエピタキシャルシリコンウェーハを製造する方法について鋭意検討を重ねた。
【００１７】
検討の結果、エピタキシャル層の成長工程において、空孔が減少する原因として、エピタキシャル成長中の高い温度のみではなく、成長中に注入される格子間シリコンにより空孔が減少しており、この格子間シリコンによる空孔減少を防止する方法として、エピタキシャル成長用のシリコンウェーハに炭素をドープすればよいことを見出した。さらに、初期酸素濃度を調整することにより、良好に酸素析出が生じて、これらによりエピタキシャル工程後であっても十分に高いＢＭＤ密度にすることができることを見出した。
そして、スリップの発生しにくい比較的低温の１２００℃未満の温度でＲＴＡ熱処理して空孔注入した場合でも、後工程のエピタキシャル層成長工程や熱処理工程後に、十分なＢＭＤ密度を有するエピタキシャルシリコンウェーハにすることができる、炭素ドープの濃度と、初期酸素濃度をさらに検討した。
【００１８】
初期酸素濃度が１４、１６、１８、２０ｐｐｍａの４条件で、炭素濃度１ｐｐｍａより大きいものと１ｐｐｍａ以下のものを１２００℃未満の温度でＲＴＡ熱処理して、エピタキシャル層成長、酸素析出させるための２段階熱処理後のＢＭＤ密度を測定した結果を図１に示す。なお、初期酸素濃度が２０ｐｐｍａより大きい場合には、析出過多になってしまい、反りが発生する等の問題が生じ得るため、初期酸素濃度の上限は２０ｐｐｍａ以下とした。
図１に示すように、初期酸素濃度１４ｐｐｍａでは炭素濃度が高い場合でもＢＭＤ密度が不十分であり、初期酸素濃度が１６〜２０ｐｐｍａ、かつ炭素濃度が１ｐｐｍａより大きい場合には、ＢＭＤ密度が１×１０６（／ｃｍ２）以上となることがわかった。
尚、これらのウェーハにスリップの発生は見られなかった。
【００１９】
以上から、１２００℃未満の温度でＲＴＡ熱処理をした場合でも、エピタキシャル成長用のシリコンウェーハの初期酸素濃度を１６〜２０ｐｐｍａ、炭素濃度を１ｐｐｍａより大きくすることにより、十分に高いＢＭＤ密度を有する、スリップのないエピタキシャルシリコンウェーハを製造することができることを見出して、本発明を完成させた。
【００２０】
以下、図を参照しながら、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。
【００２１】
まず、エピタキシャル成長用のシリコンウェーハを準備するが、本発明の製造方法では、初期酸素濃度が１６〜２０ｐｐｍａで、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを準備する。
【００２２】
ここで、本発明の製造方法で準備するシリコンウェーハを作製する方法としては、特に限定されず、例えばＣＺ（チョクラルスキー）法によって炭素をドープしたシリコン単結晶棒を育成して、育成したシリコン単結晶棒を内周刃スライサあるいはワイヤソー等の切断装置によってスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコンウェーハを作製する方法がある。
また、このような単結晶棒に炭素をドープするには、一般的な手法を用いればよい。例えば、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する際に、雰囲気ガスに炭素を含んだものを使用することができるし、または高純度炭素粉末をドープ剤として原料融液に添加することもでき、さらには、炭素塊（粒状のカーボン）をあらかじめ石英ルツボ内に入れることもできる。さらにはドープ剤として炭素繊維及び／又は炭化ケイ素繊維を用いることも可能である。
【００２３】
この際、炭素ガス濃度あるいは導入時間や添加炭素粉末等の量を調整することによって、単結晶棒中の炭素ドープ量を制御して、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを作製することができる。
また、準備するシリコンウェーハの初期酸素濃度についても、例えばチョクラルスキー法により単結晶棒を作製する際に、ルツボ回転や温度分布等の適宜条件を制御して、１６〜２０ｐｐｍａの初期酸素濃度とすることができる。
【００２４】
次に、本発明の製造方法では、準備したシリコンウェーハに１２００℃未満の温度でＲＴＡ熱処理を施す。
１２００℃未満の温度であれば、比較的低温であるため、シリコンウェーハにスリップが発生するのを防止しながら空孔注入を行うことができる。
【００２５】
図２に本発明で使用することができるＲＴＡ用の熱処理炉の一例を示す。本発明ではエピタキシャル成長用のシリコンウェーハの条件を調整することで、所望のＢＭＤ密度にすることができるため、特別な装置等を用いる必要が無く、熱処理炉としては、実質的に従来のものと同様のものを使用できる。
熱処理炉１０は、シリコンウェーハＷの搬入口をふさぐための蓋１５、雰囲気ガスを供給するためのガス供給口１２、雰囲気ガスを排出するためのガス排出口１４、シリコンウェーハＷを載置するためのサセプタ１３とシリコンウェーハＷを加熱するランプ１１を具備している。
このような熱処理炉１０内にシリコンウェーハＷを載置して、ガス供給口１２から雰囲気ガスを流しながら、ＲＴＡ熱処理を行う。
【００２６】
このような本発明のＲＴＡ熱処理の温度以外の条件としては、特には限定されず、例えば、２０〜５０℃／ｓｅｃで昇温し、１〜６０秒の熱処理を施した後、２０〜５０℃／ｓｅｃで降温することができる。
【００２７】
また、ＲＴＡ熱処理の際の雰囲気ガスとしても、特には限定されず、例えば窒素ガスに１００ｐｐｍ未満の濃度の酸素を混入させたもの、又は、窒素ガスに１０ｐｐｍ以上１５０ｐｐｍ以下の濃度の水分を混入させたものを用いることが好ましい。
このような雰囲気ガス中でＲＴＡ熱処理を行うことにより、比較的低温であっても効率的に空孔を注入することができ、ＮＨ３等の有毒ガスを用いないため特別な装置を用いる必要がなく、より高密度のＢＭＤ層を有するエピタキシャルシリコンウェーハを低コストで製造することができる。
なお、窒素ガスに混入させる水分濃度の調整としては、窒素ガスの露点を制御することで、比較的容易に調整できる。上記のような水分濃度範囲の場合には、窒素ガスの露点を−６０℃〜−３８℃に制御する。
【００２８】
次に、ＲＴＡ熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる。
例えば、Ｈ２をキャリアガスとしてＳｉＨＣｌ３等のソースガスをチャンバー内に導入し、サセプタ上に配置したウェーハ上に、ＣＶＤ法により、エピタキシャル成長させることによって形成することができるが、このときの温度としても、特には限定されず、例えば１０８０℃以下の温度でエピタキシャル層を成長させることができる。
このように、比較的低温でエピタキシャル成長させることにより、空孔の減少をより効果的に防止することができる。
【００２９】
以上のような本発明の製造方法では、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを用いるため、エピタキシャル層成長時にウェーハ中に注入される格子間シリコンを炭素が捕獲して、空孔の減少を効果的に防止することができ、さらには初期酸素濃度が１６〜２０ｐｐｍａと比較的高い濃度のシリコンウェーハを用いるため、エピタキシャル成長中やその後の熱処理において効率的に酸素析出が生じる。また、初期酸素濃度が２０ｐｐｍａ以下であるため、析出過多にもならず、反りや表面に欠陥が発生することを防止することができる。
従って、空孔注入のためのＲＴＡ熱処理を、１２００℃未満の温度でスリップを防止しながら行った場合でも、空孔量減少の防止と、効率的な酸素析出の効果により、エピタキシャルシリコンウェーハの内部に十分な密度のＢＭＤを形成することができる。このため、本発明の製造方法によれば、ＢＭＤ密度が十分に高く、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる。
【実施例】
【００３０】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
【００３１】
（実施例、比較例）
エピタキシャル成長用のシリコンウェーハとして、初期酸素濃度が１４、１６、１８、２０ｐｐｍａ（ＪＥＩＤＡ）のシリコンウェーハを、炭素濃度が１．３ｐｐｍａのもの、１．１ｐｐｍａのもの、１．０ｐｐｍａのもの、０．０５ｐｐｍａ以下のものをそれぞれ１枚ずつ計１６枚準備した。
次に、雰囲気ガスとして、水分濃度が１００ｐｐｍの窒素ガスを用いて、ＲＴＡ熱処理温度１１９０℃、熱処理時間３０秒、昇温速度５０℃／ｓｅｃ、降温速度３３℃／ｓｅｃで、シリコンウェーハにＲＴＡ熱処理を施した。
【００３２】
次に、ＲＴＡ熱処理を施したシリコンウェーハの表面に、１１３０℃の温度でエピタキシャル層を成長させてエピタキシャルシリコンウェーハを製造した。
その後、酸素析出のために２段階熱処理（８００℃／４時間、１０００℃／１６時間）を施した。この２段階熱処理後のエピタキシャルシリコンウェーハを、へき開、エッチングしてＢＭＤ密度を測定した。
図１にＢＭＤ密度の測定結果を示す。
【００３３】
図１からわかるように、初期酸素濃度が１４ｐｐｍａの場合には、いずれもＢＭＤ密度が低く、初期酸素濃度が１６〜２０ｐｐｍａの場合には、炭素濃度が１ｐｐｍａより大きければＢＭＤ密度が１×１０６（／ｃｍ２）以上と、十分に高いことがわかる。また、炭素濃度が１ｐｐｍ以下の場合には、いずれの初期酸素濃度条件でも所望のＢＭＤ密度を得ることはできず、初期酸素濃度が高い２０ｐｐｍａであっても、表層付近では高いＢＭＤ密度となっているものの、内部では酸素析出が不十分であることがわかる。
【００３４】
また、炭素濃度が１．１ｐｐｍａのものであれば、初期酸素濃度が１６ｐｐｍａ以上であれば所望のＢＭＤ密度を得ることができ、十分な酸素析出が生じていたが、炭素濃度が１．０ｐｐｍａのものは、低酸素濃度のときに所望のＢＭＤ密度を得ることができないものもあった。なお、いずれの条件のシリコンウェーハにもスリップは発生しなかった。
以上から、１２００℃未満のＲＴＡ熱処理を行った場合でも、エピタキシャル成長用のシリコンウェーハの炭素濃度が１ｐｐｍａより大きいものであれば、初期酸素濃度１６ｐｐｍａ以上で十分な酸素析出が生じることがわかった。
【００３５】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００３６】
１０…熱処理炉、 １１…ランプ、 １２…ガス供給口、
１３…サセプタ、 １４…ガス排出口、 １５…蓋、
Ｗ…シリコンウェーハ。
【技術分野】
【０００１】
本発明は、ＲＴＡ熱処理を施した後にエピタキシャル層を成長させるエピタキシャルシリコンウェーハの製造方法に関する。
【背景技術】
【０００２】
半導体素子を形成するための基板として、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法やＭＣＺ（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ＣＺ）法で成長させた単結晶で作製されたシリコンウェーハや、このシリコンウェーハの表面にエピタキシャル層を形成したエピタキシャルシリコンウェーハ、シリコンウェーハに熱処理を施したアニールウェーハ等が従来から用いられている。
【０００３】
特に、エピタキシャルシリコンウェーハは、半導体素子を製造する観点から見ると、基板とは異なる抵抗率を有する電気的活性層を形成することができるので、半導体素子を設計する際の自由度が大きく、また高純度の単結晶薄膜を任意の厚さに形成できる等の利点が多いため、高耐圧半導体素子や集積回路素子、固体撮像素子（ＣＣＤ＜Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ＞、ＣＩＳ＜ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ＞）等で製品に実用化されている。
【０００４】
しかし、エピタキシャルシリコンウェーハは通常のシリコンウェーハと比較するとＩＧ能力が低いという問題があった。即ち、エピタキシャルシリコンウェーハは、エピタキシャル層の成長工程が１０５０℃〜１１５０℃程度の高温であり、またそのときの昇温速度も大きいことから、エピタキシャル層の成長工程で下地のシリコンウェーハ内部にある空孔等の酸素析出核が減少あるいは消滅したり、格子間Ｓｉが注入されたりするため、その後の熱処理によっても下地シリコンウェーハ内に酸素析出物（ＢＭＤ：Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）が形成されにくくなり、通常の鏡面ウェーハと比較してＩＧ能力が低下していた。
【０００５】
このため、従来では、エピタキシャル層成長工程の前に、エピタキシャル成長用のシリコンウェーハにＲＴＡ熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を施して、ウェーハ内部に空孔を注入してからエピタキシャル層を成長させるエピタキシャルシリコンウェーハの製造方法がある。しかし、この場合でも高密度のＢＭＤを形成することは困難であった。
【０００６】
これに対して、例えば特許文献１では、１２００℃以上の温度でＲＴＡ熱処理を施した後に、１１７０℃以下の温度でエピタキシャル層を成長させて、所望のＢＭＤ密度を得る方法が記載されている。
【０００７】
しかし、上記のような製造方法では、比較的高温のＲＴＡ熱処理によりシリコンウェーハにスリップが発生してしまうという問題があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３７９１４４６号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明は、このような問題点に鑑みてなされたもので、エピタキシャル成長用のシリコンウェーハに施すＲＴＡ熱処理の低温化を図り、シリコンウェーハのスリップの発生を抑制すると共に、ウェーハ内部に良好な酸素析出を生じさせて、十分に高いＢＭＤ密度を有し、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、少なくとも、シリコンウェーハを準備する工程と、該準備したシリコンウェーハに雰囲気ガス中でＲＴＡ熱処理を施す工程と、該ＲＴＡ熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる工程とを有するエピタキシャルシリコンウェーハの製造方法であって、前記シリコンウェーハを準備する工程において、初期酸素濃度が１６〜２０ｐｐｍａで、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを準備して、前記ＲＴＡ熱処理工程において、１２００℃未満の温度で熱処理を施すことを特徴とするエピタキシャルシリコンウェーハの製造方法を提供する。
【００１１】
このように、炭素濃度が上記のようなシリコンウェーハであれば、エピタキシャル層成長時にウェーハ中に注入される格子間シリコンを炭素が捕獲して、空孔の減少を効果的に防止することができ、さらには初期酸素濃度が上記のようなシリコンウェーハであれば、エピタキシャル成長中やその後の熱処理において効率的に酸素析出が生じる。
そして、空孔注入のためのＲＴＡ熱処理を、１２００℃未満の温度でスリップを防止しながら行った場合でも、空孔量減少の防止と、効率的な酸素析出の効果により、エピタキシャルシリコンウェーハの内部に十分な密度のＢＭＤを形成することができる。このため、本発明の製造方法によれば、ＢＭＤ密度が十分に高く、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる。
【００１２】
このとき、前記ＲＴＡ熱処理工程において、前記雰囲気ガスとして、窒素ガスに１００ｐｐｍ未満の濃度の酸素を混入させたもの、又は、窒素ガスに１０ｐｐｍ以上１５０ｐｐｍ以下の濃度の水分を混入させたものを用いることが好ましい。
このような雰囲気ガス中でＲＴＡ熱処理を行うことにより、比較的低温であっても効率的に空孔を注入することができ、ＮＨ３等の有毒ガスを用いる必要がないため特別な装置を用いる必要がなく、より高密度のＢＭＤ層を有するエピタキシャルシリコンウェーハを低コストで製造することができる。
【００１３】
このとき、前記エピタキシャル層成長工程において、１０８０℃以下の温度でエピタキシャル層を成長させることができる。
このように、比較的低温でエピタキシャル成長させることにより、空孔の減少をより効果的に防止することができる。
【発明の効果】
【００１４】
本発明であれば、内部に高密度のＢＭＤを有し、スリップのない高品質のエピタキシャルシリコンウェーハを製造することができる。
【図面の簡単な説明】
【００１５】
【図１】初期酸素濃度と炭素濃度の条件を変えてＲＴＡ熱処理、エピタキシャル成長を行った場合の、平均ＢＭＤ密度の表面からの深さ分布を示すグラフである。
【図２】本発明のＲＴＡ熱処理に用いることができる熱処理炉の一例を示す概略図である。
【発明を実施するための形態】
【００１６】
従来、エピタキシャル成長用のシリコンウェーハにＲＴＡ熱処理を行って空孔を注入していたが、酸素析出が不十分であったり、スリップの発生等の問題があった。
これに対して、本発明者らは、低温の熱処理によってウェーハ内部へ空孔を注入して、ＢＭＤ密度が十分に高い、例えばＢＭＤ密度が１×１０６（／ｃｍ２）以上で、スリップのないエピタキシャルシリコンウェーハを製造する方法について鋭意検討を重ねた。
【００１７】
検討の結果、エピタキシャル層の成長工程において、空孔が減少する原因として、エピタキシャル成長中の高い温度のみではなく、成長中に注入される格子間シリコンにより空孔が減少しており、この格子間シリコンによる空孔減少を防止する方法として、エピタキシャル成長用のシリコンウェーハに炭素をドープすればよいことを見出した。さらに、初期酸素濃度を調整することにより、良好に酸素析出が生じて、これらによりエピタキシャル工程後であっても十分に高いＢＭＤ密度にすることができることを見出した。
そして、スリップの発生しにくい比較的低温の１２００℃未満の温度でＲＴＡ熱処理して空孔注入した場合でも、後工程のエピタキシャル層成長工程や熱処理工程後に、十分なＢＭＤ密度を有するエピタキシャルシリコンウェーハにすることができる、炭素ドープの濃度と、初期酸素濃度をさらに検討した。
【００１８】
初期酸素濃度が１４、１６、１８、２０ｐｐｍａの４条件で、炭素濃度１ｐｐｍａより大きいものと１ｐｐｍａ以下のものを１２００℃未満の温度でＲＴＡ熱処理して、エピタキシャル層成長、酸素析出させるための２段階熱処理後のＢＭＤ密度を測定した結果を図１に示す。なお、初期酸素濃度が２０ｐｐｍａより大きい場合には、析出過多になってしまい、反りが発生する等の問題が生じ得るため、初期酸素濃度の上限は２０ｐｐｍａ以下とした。
図１に示すように、初期酸素濃度１４ｐｐｍａでは炭素濃度が高い場合でもＢＭＤ密度が不十分であり、初期酸素濃度が１６〜２０ｐｐｍａ、かつ炭素濃度が１ｐｐｍａより大きい場合には、ＢＭＤ密度が１×１０６（／ｃｍ２）以上となることがわかった。
尚、これらのウェーハにスリップの発生は見られなかった。
【００１９】
以上から、１２００℃未満の温度でＲＴＡ熱処理をした場合でも、エピタキシャル成長用のシリコンウェーハの初期酸素濃度を１６〜２０ｐｐｍａ、炭素濃度を１ｐｐｍａより大きくすることにより、十分に高いＢＭＤ密度を有する、スリップのないエピタキシャルシリコンウェーハを製造することができることを見出して、本発明を完成させた。
【００２０】
以下、図を参照しながら、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。
【００２１】
まず、エピタキシャル成長用のシリコンウェーハを準備するが、本発明の製造方法では、初期酸素濃度が１６〜２０ｐｐｍａで、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを準備する。
【００２２】
ここで、本発明の製造方法で準備するシリコンウェーハを作製する方法としては、特に限定されず、例えばＣＺ（チョクラルスキー）法によって炭素をドープしたシリコン単結晶棒を育成して、育成したシリコン単結晶棒を内周刃スライサあるいはワイヤソー等の切断装置によってスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコンウェーハを作製する方法がある。
また、このような単結晶棒に炭素をドープするには、一般的な手法を用いればよい。例えば、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する際に、雰囲気ガスに炭素を含んだものを使用することができるし、または高純度炭素粉末をドープ剤として原料融液に添加することもでき、さらには、炭素塊（粒状のカーボン）をあらかじめ石英ルツボ内に入れることもできる。さらにはドープ剤として炭素繊維及び／又は炭化ケイ素繊維を用いることも可能である。
【００２３】
この際、炭素ガス濃度あるいは導入時間や添加炭素粉末等の量を調整することによって、単結晶棒中の炭素ドープ量を制御して、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを作製することができる。
また、準備するシリコンウェーハの初期酸素濃度についても、例えばチョクラルスキー法により単結晶棒を作製する際に、ルツボ回転や温度分布等の適宜条件を制御して、１６〜２０ｐｐｍａの初期酸素濃度とすることができる。
【００２４】
次に、本発明の製造方法では、準備したシリコンウェーハに１２００℃未満の温度でＲＴＡ熱処理を施す。
１２００℃未満の温度であれば、比較的低温であるため、シリコンウェーハにスリップが発生するのを防止しながら空孔注入を行うことができる。
【００２５】
図２に本発明で使用することができるＲＴＡ用の熱処理炉の一例を示す。本発明ではエピタキシャル成長用のシリコンウェーハの条件を調整することで、所望のＢＭＤ密度にすることができるため、特別な装置等を用いる必要が無く、熱処理炉としては、実質的に従来のものと同様のものを使用できる。
熱処理炉１０は、シリコンウェーハＷの搬入口をふさぐための蓋１５、雰囲気ガスを供給するためのガス供給口１２、雰囲気ガスを排出するためのガス排出口１４、シリコンウェーハＷを載置するためのサセプタ１３とシリコンウェーハＷを加熱するランプ１１を具備している。
このような熱処理炉１０内にシリコンウェーハＷを載置して、ガス供給口１２から雰囲気ガスを流しながら、ＲＴＡ熱処理を行う。
【００２６】
このような本発明のＲＴＡ熱処理の温度以外の条件としては、特には限定されず、例えば、２０〜５０℃／ｓｅｃで昇温し、１〜６０秒の熱処理を施した後、２０〜５０℃／ｓｅｃで降温することができる。
【００２７】
また、ＲＴＡ熱処理の際の雰囲気ガスとしても、特には限定されず、例えば窒素ガスに１００ｐｐｍ未満の濃度の酸素を混入させたもの、又は、窒素ガスに１０ｐｐｍ以上１５０ｐｐｍ以下の濃度の水分を混入させたものを用いることが好ましい。
このような雰囲気ガス中でＲＴＡ熱処理を行うことにより、比較的低温であっても効率的に空孔を注入することができ、ＮＨ３等の有毒ガスを用いないため特別な装置を用いる必要がなく、より高密度のＢＭＤ層を有するエピタキシャルシリコンウェーハを低コストで製造することができる。
なお、窒素ガスに混入させる水分濃度の調整としては、窒素ガスの露点を制御することで、比較的容易に調整できる。上記のような水分濃度範囲の場合には、窒素ガスの露点を−６０℃〜−３８℃に制御する。
【００２８】
次に、ＲＴＡ熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる。
例えば、Ｈ２をキャリアガスとしてＳｉＨＣｌ３等のソースガスをチャンバー内に導入し、サセプタ上に配置したウェーハ上に、ＣＶＤ法により、エピタキシャル成長させることによって形成することができるが、このときの温度としても、特には限定されず、例えば１０８０℃以下の温度でエピタキシャル層を成長させることができる。
このように、比較的低温でエピタキシャル成長させることにより、空孔の減少をより効果的に防止することができる。
【００２９】
以上のような本発明の製造方法では、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを用いるため、エピタキシャル層成長時にウェーハ中に注入される格子間シリコンを炭素が捕獲して、空孔の減少を効果的に防止することができ、さらには初期酸素濃度が１６〜２０ｐｐｍａと比較的高い濃度のシリコンウェーハを用いるため、エピタキシャル成長中やその後の熱処理において効率的に酸素析出が生じる。また、初期酸素濃度が２０ｐｐｍａ以下であるため、析出過多にもならず、反りや表面に欠陥が発生することを防止することができる。
従って、空孔注入のためのＲＴＡ熱処理を、１２００℃未満の温度でスリップを防止しながら行った場合でも、空孔量減少の防止と、効率的な酸素析出の効果により、エピタキシャルシリコンウェーハの内部に十分な密度のＢＭＤを形成することができる。このため、本発明の製造方法によれば、ＢＭＤ密度が十分に高く、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる。
【実施例】
【００３０】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
【００３１】
（実施例、比較例）
エピタキシャル成長用のシリコンウェーハとして、初期酸素濃度が１４、１６、１８、２０ｐｐｍａ（ＪＥＩＤＡ）のシリコンウェーハを、炭素濃度が１．３ｐｐｍａのもの、１．１ｐｐｍａのもの、１．０ｐｐｍａのもの、０．０５ｐｐｍａ以下のものをそれぞれ１枚ずつ計１６枚準備した。
次に、雰囲気ガスとして、水分濃度が１００ｐｐｍの窒素ガスを用いて、ＲＴＡ熱処理温度１１９０℃、熱処理時間３０秒、昇温速度５０℃／ｓｅｃ、降温速度３３℃／ｓｅｃで、シリコンウェーハにＲＴＡ熱処理を施した。
【００３２】
次に、ＲＴＡ熱処理を施したシリコンウェーハの表面に、１１３０℃の温度でエピタキシャル層を成長させてエピタキシャルシリコンウェーハを製造した。
その後、酸素析出のために２段階熱処理（８００℃／４時間、１０００℃／１６時間）を施した。この２段階熱処理後のエピタキシャルシリコンウェーハを、へき開、エッチングしてＢＭＤ密度を測定した。
図１にＢＭＤ密度の測定結果を示す。
【００３３】
図１からわかるように、初期酸素濃度が１４ｐｐｍａの場合には、いずれもＢＭＤ密度が低く、初期酸素濃度が１６〜２０ｐｐｍａの場合には、炭素濃度が１ｐｐｍａより大きければＢＭＤ密度が１×１０６（／ｃｍ２）以上と、十分に高いことがわかる。また、炭素濃度が１ｐｐｍ以下の場合には、いずれの初期酸素濃度条件でも所望のＢＭＤ密度を得ることはできず、初期酸素濃度が高い２０ｐｐｍａであっても、表層付近では高いＢＭＤ密度となっているものの、内部では酸素析出が不十分であることがわかる。
【００３４】
また、炭素濃度が１．１ｐｐｍａのものであれば、初期酸素濃度が１６ｐｐｍａ以上であれば所望のＢＭＤ密度を得ることができ、十分な酸素析出が生じていたが、炭素濃度が１．０ｐｐｍａのものは、低酸素濃度のときに所望のＢＭＤ密度を得ることができないものもあった。なお、いずれの条件のシリコンウェーハにもスリップは発生しなかった。
以上から、１２００℃未満のＲＴＡ熱処理を行った場合でも、エピタキシャル成長用のシリコンウェーハの炭素濃度が１ｐｐｍａより大きいものであれば、初期酸素濃度１６ｐｐｍａ以上で十分な酸素析出が生じることがわかった。
【００３５】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００３６】
１０…熱処理炉、 １１…ランプ、 １２…ガス供給口、
１３…サセプタ、 １４…ガス排出口、 １５…蓋、
Ｗ…シリコンウェーハ。
【特許請求の範囲】
【請求項１】
少なくとも、シリコンウェーハを準備する工程と、該準備したシリコンウェーハに雰囲気ガス中でＲＴＡ熱処理を施す工程と、該ＲＴＡ熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる工程とを有するエピタキシャルシリコンウェーハの製造方法であって、
前記シリコンウェーハを準備する工程において、初期酸素濃度が１６〜２０ｐｐｍａで、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを準備して、前記ＲＴＡ熱処理工程において、前記雰囲気ガスとして、窒素ガスに１０ｐｐｍ以上１５０ｐｐｍ以下の濃度の水分を混入させたものを用い、１２００℃未満の温度で熱処理を施すことを特徴とするエピタキシャルシリコンウェーハの製造方法。
【請求項２】
前記エピタキシャル層成長工程において、１０８０℃以下の温度でエピタキシャル層を成長させることを特徴とする請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項１】
少なくとも、シリコンウェーハを準備する工程と、該準備したシリコンウェーハに雰囲気ガス中でＲＴＡ熱処理を施す工程と、該ＲＴＡ熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる工程とを有するエピタキシャルシリコンウェーハの製造方法であって、
前記シリコンウェーハを準備する工程において、初期酸素濃度が１６〜２０ｐｐｍａで、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを準備して、前記ＲＴＡ熱処理工程において、前記雰囲気ガスとして、窒素ガスに１０ｐｐｍ以上１５０ｐｐｍ以下の濃度の水分を混入させたものを用い、１２００℃未満の温度で熱処理を施すことを特徴とするエピタキシャルシリコンウェーハの製造方法。
【請求項２】
前記エピタキシャル層成長工程において、１０８０℃以下の温度でエピタキシャル層を成長させることを特徴とする請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
【図１】
【図２】
【図２】
【公開番号】特開２０１２−１２４５３１（Ｐ２０１２−１２４５３１Ａ）
【公開日】平成２４年６月２８日（２０１２．６．２８）
【国際特許分類】
【出願番号】特願２０１２−５６６３２（Ｐ２０１２−５６６３２）
【出願日】平成２４年３月１４日（２０１２．３．１４）
【分割の表示】特願２００８−２８４５４１（Ｐ２００８−２８４５４１）の分割
【原出願日】平成２０年１１月５日（２００８．１１．５）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【Ｆターム（参考）】
【公開日】平成２４年６月２８日（２０１２．６．２８）
【国際特許分類】
【出願日】平成２４年３月１４日（２０１２．３．１４）
【分割の表示】特願２００８−２８４５４１（Ｐ２００８−２８４５４１）の分割
【原出願日】平成２０年１１月５日（２００８．１１．５）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【Ｆターム（参考）】
[ Back to top ]