【課題】支持基板とＩＩＩ族窒化物層との接合が良好なＩＩＩ族窒化物複合基板の製造方法を提供する。
【解決手段】本ＩＩＩ族窒化物複合基板の製造方法は、目標とする基板径より大きい径の主面１０ｍを有する支持基板１０と、目標とする基板径より大きい径の主面３０ｎを有しその主面３０ｎから所定の深さの位置にイオン注入領域３０ｉが形成されたＩＩＩ族窒化物基板３０とを、中間層２０を介在させて貼り合わせ、ＩＩＩ族窒化物基板３０をイオン注入領域３０ｉにおいてＩＩＩ族窒化物層３０ａと残りのＩＩＩ族窒化物基板３０ｂとに分離することにより、支持基板１０上に中間層２０を介在させてＩＩＩ族窒化物層３０ａが接合された第１のＩＩＩ族窒化物複合基板１を形成し、第１のＩＩＩ族窒化物複合基板１の外周部を除去することにより目標とする基板径に等しい径の主面を有する第２のＩＩＩ族窒化物複合基板２を得る。 （もっと読む）

【課題】結晶性の優れた炭化シリコン膜を形成することができる炭化シリコンからなる半導体装置の製造方法を提供する。
【解決手段】基板１上に、絶縁膜２を介してシリコン膜３が形成された半導体基板を用意し、炭化シリコン膜６形成予定領域を選択的に被覆するマスク膜５を形成する。このマスク膜５で被覆されない領域のシリコン膜３を酸化し、酸化シリコン膜４を形成する。マスク膜５を除去し、シリコン膜３を露出させ、露出したシリコン膜３を炭化し、炭化シリコン膜６を形成する。その後、炭化シリコン膜６上に炭化シリコンのエピタキシャル成長膜８を形成する。 （もっと読む）

【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める。
【解決手段】半導体結晶層形成基板の上に犠牲層および半導体結晶層を順に形成し、転写先基板に接することとなる前記半導体結晶層形成基板の第１表面と、前記第１表面に接することとなる前記転写先基板の第２表面と、が向かい合うように、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせ、前記半導体結晶層形成基板および前記転写先基板の全部または一部をエッチング液に浸漬して前記犠牲層をエッチングし、前記半導体結晶層を前記転写先基板側に残した状態で、前記転写先基板と前記半導体結晶層形成基板とを分離する。ここで、前記転写先基板が、非可撓性基板と有機物層とを有し、前記有機物層の表面が、前記第２表面であるものとする。 （もっと読む）

【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める。
【解決手段】半導体結晶層形成基板の上に犠牲層および半導体結晶層を順に形成するステップと、犠牲層の一部が露出するように半導体結晶層をエッチングし、半導体結晶層を複数の分割体に分割するステップと、転写先基板に接することとなる半導体結晶層形成基板側の第１表面と、第１表面に接することとなる転写先基板側の第２表面と、が向かい合うように、半導体結晶層形成基板と転写先基板とを貼り合わせるステップと、半導体結晶層形成基板および転写先基板をエッチング液に浸漬して犠牲層をエッチングし、半導体結晶層を転写先基板側に残した状態で、転写先基板と半導体結晶層形成基板とを分離するステップと、を有し、前記半導体結晶層が、Ｇｅ_ｘＳｉ_１−ｘ（０＜ｘ≦１）からなる、複合基板の製造方法を提供する。 （もっと読む）

【課題】シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、当該半導体結晶層の転位密度を低減する。
【解決手段】ベース基板、接着層、バッファ層および活性層を有し、前記ベース基板、前記接着層、前記バッファ層および前記活性層がこの順に位置し、前記ベース基板の前記接着層と接する領域にＳｉが存在し、前記接着層、前記バッファ層および前記活性層が、窒化物半導体からなる半導体基板の製造方法であって、前記ベース基板を洗浄装置の洗浄室に設置し、前記ベース基板の表面をＨＦ水溶液により洗浄する第１洗浄工程と、前記ベース基板をエピタキシャル結晶成長装置の成長室に設置した後、前記ベース基板の上に、前記接着層、前記バッファ層および前記活性層をエピタキシャル成長法により順次形成する層形成工程と、を有する半導体基板の製造方法を提供する。 （もっと読む）

【課題】シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、当該半導体結晶層の転位密度を低減する。
【解決手段】ベース基板、接着層、バッファ層および活性層を有し、前記ベース基板、前記接着層、前記バッファ層および前記活性層がこの順に位置し、前記ベース基板の前記接着層と接する領域にＳｉが存在し、前記接着層、前記バッファ層および前記活性層が、窒化物半導体からなる半導体基板であって、前記バッファ層が、第１結晶層と第２結晶層が交互に複数積層された積層構造体であり、前記第１結晶層が、Ａｌ_ｍＧａ_１−ｍＮ、（但し０≦ｍ≦１）で表される結晶からなり、前記第２結晶層が、Ａｌ_ｎＧａ_１−ｎＮ、（但し０≦ｎ≦１、ｍ＞ｎ）で表される結晶からなり、前記第１結晶層の格子緩和度が、前記第２結晶層の格子緩和度より大きい半導体基板を提供する。 （もっと読む）

【課題】シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、当該半導体結晶層の転位密度を低減する。
【解決手段】ベース基板、接着層、バッファ層および活性層がこの順に位置し、前記ベース基板の前記接着層と接する領域にＳｉが存在し、前記接着層、前記バッファ層および前記活性層が、窒化物半導体からなる半導体基板の製造方法であって、前記ベース基板をエピタキシャル結晶成長装置の成長室に設置した後に、前記ベース基板の温度を１０００℃以上に維持しつつ前記ベース基板の表面をアンモニアガスとキャリアガスとの混合ガスに暴露するアンモニアガス暴露工程と、前記アンモニアガス暴露工程の後に、前記ベース基板の上に、前記接着層、前記バッファ層および前記活性層をエピタキシャル成長法により順次形成する層形成工程と、を有する半導体基板の製造方法を提供する。 （もっと読む）

【課題】シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、当該半導体結晶層の転位密度を低減する。
【解決手段】ベース基板、接着層、バッファ層および活性層を有し、前記ベース基板、前記接着層、前記バッファ層および前記活性層がこの順に位置し、前記ベース基板の前記接着層と接する領域にＳｉが存在し、前記接着層、前記バッファ層および前記活性層が、窒化物半導体からなる半導体基板の製造方法であって、前記ベース基板をエピタキシャル結晶成長装置の成長室に設置した後、前記ベース基板の温度を１０００℃以上１１５０℃以下に維持しつつ前記ベース基板の表面を水素ガスに暴露する水素ガス暴露工程と、前記水素ガス暴露工程の後、前記ベース基板の上に、前記接着層、前記バッファ層および前記活性層をエピタキシャル成長法により順次形成する層形成工程と、を有する半導体基板の製造方法を提供する。 （もっと読む）

【課題】シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、当該半導体結晶層の転位密度を低減する。
【解決手段】ベース基板をエピタキシャル結晶成長装置の成長室に設置した後、ベース基板の上に、接着層、バッファ層および活性層をエピタキシャル成長法により順次形成する層形成工程を有し、接着層形成工程が、第１結晶層を形成する工程と第２結晶層を形成する工程と、を有し、第１結晶層の形成後であって第２結晶層の形成前の第１の段階、および、第２結晶層の形成後であってバッファ層の形成前の第２の段階、からなる群から選択された少なくとも１つの段階において、３族原料ガスの供給を停止するとともに成長室の内部を、アンモニアを含むガスの雰囲気に一定時間だけ維持する雰囲気維持工程を有する半導体基板の製造方法を提供する。 （もっと読む）

【課題】単一基板上にソース・ドレインを同一工程で同時形成したＩＩＩ−Ｖ族半導体のｎＭＩＳＦＥＴおよびＩＶ族半導体のｐＭＩＳＦＥＴのソース・ドレイン領域抵抗または接触抵抗を小さくする。
【解決手段】第１半導体結晶層に形成された第１チャネル型の第１ＭＩＳＦＥＴの第１ソースおよび第１ドレインと、第２半導体結晶層に形成された第２チャネル型の第２ＭＩＳＦＥＴの第２ソースおよび第２ドレインが、同一の導電性物質からなり、当該導電性物質の仕事関数Φ_Ｍが、数１および数２の少なくとも一方の関係を満たす。
（数１） φ_１＜Φ_Ｍ＜φ_２＋Ｅ_ｇ２
（数２） ｜Φ_Ｍ−φ_１｜≦０．１ｅＶ、かつ、｜（φ_２＋Ｅ_ｇ２）−Φ_Ｍ｜≦０．１ｅＶ
ただし、φ_１は、Ｎ型半導体結晶層の電子親和力、φ_２およびＥ_ｇ２は、Ｐ型半導体結晶層の電子親和力および禁制帯幅。 （もっと読む）

【課題】高性能なＩＩＩ−Ｖ族ＭＩＳＦＥＴの実現を可能にする、より効果的なＩＩＩ−Ｖ族化合物半導体表面のパッシベーション技術を提供する。
【解決手段】エピタキシャル成長により化合物半導体層をベース基板上に形成するステップと、前記化合物半導体層の表面をセレン化合物を含む洗浄液で洗浄するステップと、前記化合物半導体層の上に絶縁層を形成するステップと、を有する半導体基板の製造方法を提供する。前記セレン化合物として、セレン酸化物が挙げられる。前記セレン酸化物として、Ｈ_２ＳｅＯ_３が挙げられる。前記洗浄液が、水、アンモニアおよびエタノールからなる群から選択された１以上の物質をさらに含んでもよい。前記化合物半導体層の表面がＩｎ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）からなる場合、前記絶縁層がＡｌ_２Ｏ_３からなるものであることが好ましく、Ａｌ_２Ｏ_３は、ＡＬＤ法により形成されることが好ましい。 （もっと読む）

【課題】より良質な窒化物半導体結晶層を製造する方法及び窒化物半導体結晶層を提供する。
【解決手段】実施形態によれば、表面にシリコン酸化膜が形成された基体の上に設けられた２０μｍ以下の厚さのシリコン結晶層の上に、１μｍ以上の厚さの窒化物半導体結晶層を形成する。シリコン結晶層の上に、窒化物半導体結晶層のうちの第１の部分を形成した後、第１の部分よりも高い温度で第２の部分を形成する。シリコン結晶層は、シリコン結晶層の層面に対して平行な面内において、０．５ｍｍ以上、１０ｍｍ以下の特性長さを持つ島状に区分されている。区分されたシリコン結晶層のそれぞれの上に選択的に互いに離間した複数の窒化物半導体結晶層を形成する。シリコン結晶層の少なくとも一部を窒化物半導体結晶層に取り込ませ、シリコン結晶層の厚さを減少させる。 （もっと読む）

【課題】新規な多層膜構造体及びその形成方法を提供すること。
【解決手段】半導体素子用の多層膜構造体の形成方法であって、シリコンを含む基板上に、ゲルマニウム錫混晶からなる半導体層を形成する半導体層形成工程と、前記半導体層上に表面保護層を形成する表面保護層形成工程と、前記半導体層に熱処理を施すことにより、前記ゲルマニウム錫混晶と前記シリコンを含む基板との固相反応を進め、シリコンゲルマニウム錫混晶からなる半導体歪印加層を形成する半導体歪印加層形成工程と、前記表面保護層を除去する除去工程と、前記半導体歪印加層の上方に、前記除去工程後に、歪半導体層を積層する積層工程とを含むことを特徴とする多層膜構造体の形成方法。 （もっと読む）

【課題】絶縁層埋め込み型半導体の炭化珪素基板において、電子デバイス作製に不可避である、低抵抗ｐ型不純物層を形成するための工業的な方法を提案すること。
【解決手段】絶縁層埋め込み型半導体炭化珪素基板に、例えば、アルミニウムイオンを注入しｐ型不純物層を形成させ、次いで熱処理することからなる、ｐ型不純物層を有する絶縁層埋め込み型半導体炭化珪素基板の製造方法。 （もっと読む）

【課題】欠陥を最小限としながら、ＳｉＧｅ−オン−インシュレーター構造を製造するため及びシリコン上に歪み緩和ＳｉＧｅ層を製造するための方法を提供する。
【解決手段】アモルファスＳｉＧｅ層６００が、トリシラン及びＧｅＨ_４からＣＶＤによって、ドーパントの１以下のモノレイヤー上に堆積される。これらのアモルファスＳｉＧｅ層６００は、融解または固相エピタキシー（ＳＰＥ）プロセスによってシリコン上に再結晶される。融解プロセスは、好ましくは、全体のゲルマニウム含量を希釈するようなゲルマニウムの拡散も引き起こし、そして絶縁体の上層のシリコン５００を実質的に消費する。ＳＰＥプロセスは、下地のシリコン５００中へのゲルマニウムの拡散を用いてまたは用いずに実際され得、従って、ＳＯＩ及び従来の半導体基板に適用可能である。 （もっと読む）

【課題】焼結基体と半導体結晶層とが貼り合わせられた複合基板およびかかる複合基板に好適に用いられる複合基体を提供する。
【解決手段】本複合基体１は、焼結基体１０と、焼結基体１０上に配置された基体表面平坦化層１２と、を含み、基体表面平坦化層１２の表面のＲＭＳ粗さが１０ｎｍ以下である。本複合基板は、複合基体１と、複合基体１の基体表面平坦化層１２側に配置された半導体結晶層と、を含み、焼結基体１０の熱膨張係数と半導体結晶層の熱膨張係数との差が４．５×１０^-6Ｋ^-1以下である。 （もっと読む）

【課題】歪み吸収III族窒化物中間層モジュールを有する種々の半導体構造を提供する。
【解決手段】基板および当該基板の上方の第一遷移本体を有する。前記第一遷移本体は、第一表面において第一の格子パラメータを有し、前記第一表面とは反対側の第二表面において第二の格子パラメータを有する。前記典型的な実施では、遷移モジュール等の第二遷移本体をさらに有し、この第二遷移本体は前記第一遷移本体の前記第二表面に重層する下表面においてより小さい格子パラメータを有し、前記第二遷移本体の上表面においてより大きい格子パラメータを有し、前記第二遷移本体の上方のIII族窒化物半導体層も同様である。前記第二遷移本体は２以上の遷移モジュールからなっていてもよく、各遷移モジュールは２以上の中間層を有していてもよい。前記第一遷移本体および前記第二遷移本体は前記半導体構造の歪みを減少させる。 （もっと読む）

【課題】ウェーハを製造するための新規な方法を提供する。
【解決手段】本発明は、ウェーハを製造するための方法に関し、この方法は、半導体基板上にドープト層を設けるステップと、ドープト層上に第１の半導体層を設けるステップと、第１の半導体層上に埋込み酸化物層を設けるステップと、埋込み酸化物層上に第２の半導体層を設けるステップと、を備える。 （もっと読む）

【課題】トランジスタ領域におけるゲート間距離などのレイアウトに依存することなく、半導体層のチャネル領域に有効に応力を作用させることができる半導体装置を実現する。
【解決手段】ＭＯＳトランジスタを備える半導体装置の構成として、素子分離層４で素子分離されたトランジスタ領域を有する半導体層３と、トランジスタ領域で半導体層３の第１の面上にゲート絶縁膜５を介して形成されたゲート電極６と、トランジスタ領域で半導体層３の第１の面と反対側の第２の面上に形成された応力膜３１とを備え、応力膜３１は、シリサイド膜を用いて形成されている。
【選択図】図１３
（もっと読む）

【課題】シリコンなどの基板上に形成した高品質な結晶を有する半導体装置を提供する。
【解決手段】実施形態によれば、ＧａＮを含む下地層と、窒化物半導体を含む機能部と、前記下地層と前記機能部との間に設けられ、ＡｌＮを含む層を含む中間層と、を備えた半導体装置が提供される。前記下地層のうちの前記中間層とは反対側の第１領域におけるシリコン原子の濃度は、前記下地層のうちの前記中間層の側の第２領域におけるシリコン原子の濃度よりも高く、前記下地層の前記中間層とは反対側の第１面は、複数の凹部を有する。 （もっと読む）