【課題】高い結晶品質を有する、多様な材料からなる、完全に緩和した、又は歪んだ半導体層を積層するために絶縁体層の格子寸法を調整するための高い柔軟性を許容する、ＳＯＩ構造の作製のための基板を提供する。
【解決手段】実質的にシリコンからなる単結晶基板ウェハ１、電気絶縁性材料を含み、かつ２ｎｍ〜１００ｎｍの厚さを有する第一非晶質中間層２、立方晶系Ｉａ−３結晶構造と、（Ｍｅ１₂Ｏ₃）_-1-x（Ｍｅ２₂Ｏ₃）_xの組成と、基板ウェハの材料の格子定数と０％〜５％異なる格子定数とを有する単結晶第一酸化物層３を示される順序で含むことを特徴とする半導体ウェハ。 （もっと読む）

【課題】歪み層形成に供されるウェーハで転位発生に対して耐性が高いエピタキシャルウェーハを提供する。
【解決手段】シリコンエピタキシャル層表面の酸素濃度が１．０×１０^１７〜１２×１０^１７ａｔｏｍｓ／ｃｍ^３とされてなるエピタキシャルウェーハの製造方法であって、酸素濃度設定熱処理の処理温度Ｘと処理時間Ｙとが、処理温度Ｘが８００℃〜１４００℃の範囲、処理時間Ｙが１８０ｍｉｎ以下で、かつ、
Ｙ ≧ １．２１×１０^１０ ｅｘｐ（−０．０１７６Ｘ）
の関係を満たすように設定される。 （もっと読む）

【課題】新規な多層膜構造体及びその形成方法を提供すること。
【解決手段】半導体素子用の多層膜構造体の形成方法であって、シリコンを含む基板上に、ゲルマニウム錫混晶からなる半導体層を形成する半導体層形成工程と、前記半導体層上に表面保護層を形成する表面保護層形成工程と、前記半導体層に熱処理を施すことにより、前記ゲルマニウム錫混晶と前記シリコンを含む基板との固相反応を進め、シリコンゲルマニウム錫混晶からなる半導体歪印加層を形成する半導体歪印加層形成工程と、前記表面保護層を除去する除去工程と、前記半導体歪印加層の上方に、前記除去工程後に、歪半導体層を積層する積層工程とを含むことを特徴とする多層膜構造体の形成方法。 （もっと読む）

【課題】加工性に優れていて品質が高いIII族窒化物結晶を提供すること。
【解決手段】III族窒化物単結晶を１０００℃以上で熱処理することによりIII族元素を含む化合物からなる被膜を形成し、その被膜を除去することによりIII族窒化物結晶を製造する。 （もっと読む）

【課題】高い結晶品質を有する、多様な材料からなる、完全に緩和した、又は歪んだ半導体層を積層するために絶縁体層の格子寸法を調整するための高い柔軟性を許容する、ＳＯＩ構造の作製のための基板を提供する。
【解決手段】実質的にシリコンからなる単結晶基板ウェハ１、電気絶縁性材料を含み、かつ２ｎｍ〜１００ｎｍの厚さを有する第一非晶質中間層２、立方晶系Ｉａ−３結晶構造と、（Ｍｅ１₂Ｏ₃）_-1-x（Ｍｅ２₂Ｏ₃）_xの組成と、基板ウェハの材料の格子定数と０％〜５％異なる格子定数とを有する単結晶第一酸化物層３を示される順序で含むことを特徴とする半導体ウェハ。 （もっと読む）

【課題】転位ループが発生するおそれがあるダミーパターン領域を有しながらも、転位ループによる基板上の他の素子等への悪影響が抑えられた半導体装置を提供する。
【解決手段】一実施の形態による半導体装置は、基板上に形成された素子分離絶縁膜と、前記素子分離絶縁膜により前記基板上に区画された素子領域およびダミーパターン領域と、前記素子領域内の前記基板上に形成された第１のエピタキシャル結晶層と、前記ダミーパターン領域内の前記基板上に形成された第２のエピタキシャル結晶層と、を有する。第１のエピタキシャル結晶層は前記基板を構成する結晶と異なる格子定数を有する結晶からなる。第２のエピタキシャル結晶層は前記第１のエピタキシャル結晶層と同じ結晶からなる。前記第２のエピタキシャル結晶層と前記基板との界面上の任意の点を含む前記基板の（１１１）面は、前記第２のエピタキシャル結晶層よりも深い領域で前記素子分離絶縁膜に囲まれる。 （もっと読む）

【課題】窒化物半導体形成に好適な、シリコンウェーハをベースとした安価な形成用基板を提供することである。また、厚膜の窒化物半導体エピタキシャル層を成長させた場合でも、各材料間の格子定数差および熱膨張係数差から生じる、反り・クラックの発生を低減し、機械的強度や、熱的強度に優れた窒化物半導体形成用基板を提供すること。
【解決手段】ボロンとゲルマニウムとが特定濃度でドープされており、好ましくはボロンとゲルマニウムの濃度比において、ゲルマニウムの濃度をボロンの濃度の５〜８倍と制御したシリコンウェーハ。 （もっと読む）

【課題】ミスフィット転位や反りを低減できるシリコンウエハおよびその製造方法を提供する。
【解決手段】シリコン基板１０と、ドナー濃度およびアクセプタ濃度間の差の絶対値が１×１０^１８ａｔｏｍｓ／ｃｍ^３以上で、かつ前記基板１０上に設けられた第一のエピタキシャル層１１と、ドナー濃度およびアクセプタ濃度間の差の絶対値が５×１０^１７ａｔｏｍｓ／ｃｍ^３以下で、かつ第一のエピタキシャル層１１上に設けられ、該エピタキシャル層１１と同じ導電型である第二のエピタキシャル層１２と、を有し、第一のエピタキシャル層１１に格子定数調整成分を添加して、シリコン単結晶の格子定数（ａ_Ｓｉ）に対する第一のエピタキシャル層１１の格子定数（ａ_１）の変化量（（ａ_１−ａ_Ｓｉ）／ａ_Ｓｉ）およびシリコン単結晶の格子定数に対する第二のエピタキシャル層１２の格子定数（ａ_２）の変化量（（ａ_２−ａ_Ｓｉ）／ａ_Ｓｉ）を臨界格子不整合度未満に調整する。 （もっと読む）

【課題】中間層としてＧｅ結晶を用いる場合の化合物半導体へのＧｅ原子の混入を抑制する。
【解決手段】ベース基板と、ベース基板上に形成された第１結晶層と、第１結晶層を被覆する第２結晶層と、第２結晶層に接して形成された第３結晶層とを備え、第１結晶層が、ベース基板における第１結晶層と接する面と面方位が等しい第１結晶面、及び、第１結晶面と異なる面方位を有する第２結晶面を有し、第２結晶層が、第１結晶面と面方位が等しい第３結晶面、及び、第２結晶面と面方位が等しい第４結晶面を有し、第３結晶層が、第３結晶面及び第４結晶面のそれぞれの少なくとも一部に接しており、第１結晶面に接する領域における第２結晶層の厚みに対する第２結晶面に接する領域における第２結晶層の厚みの比が、第３結晶面に接する領域における第３結晶層の厚みに対する第４結晶面に接する領域における第３結晶層の厚みの比よりも大きい半導体基板を提供する。 （もっと読む）

【課題】製造工程を簡略化すると共に、表層部にらせん転位が存在することを抑制することができるＳｉＣ基板の製造方法を提供する。
【解決手段】炭化珪素からなり、主表面および当該主表面の反対面である裏面を備え、らせん転位１を表層部２ａに含む欠陥含有基板２を用意する工程と、欠陥含有基板２のうち主表面に外力を印加することにより表層部２ａの結晶性を低下させる第１外力印加工程と、外力印加工程の後、欠陥含有基板２を熱処理することにより表層部２ａの結晶性を回復させる第１熱処理工程と、を含む製造方法とする。 （もっと読む）

【課題】チャネル領域に応力を印加しつつ、基板やソース／ドレイン領域においてリーク電流の発生が効果的に抑制された半導体装置を提供する。
【解決手段】半導体装置は、第１導電型の不純物を含み、素子形成領域１７０を有する半導体基板１０１と、素子形成領域１７０上にゲート絶縁膜１３２を挟んで形成されたゲート電極１２５と、ゲート電極１２５の両側方に形成され、第２導電型の不純物を含むソース／ドレイン領域１５０とを備える。素子形成領域１７０のうちゲート電極の両側方に位置する領域には、半導体基板１０１の主面に対して傾いた半導体単結晶のファセット面を露出させる側壁を有し、コーナー部が丸められたリセス１３０が形成されており、ソース／ドレイン領域１５０は、リセス１３０に埋め込まれたシリコン混晶で構成されている。 （もっと読む）

【課題】単一のシリコン基板上に種類の異なる半導体結晶層をエピタキシャル成長させる場合に、表面の平坦性を向上し、半導体デバイスの信頼性を高める。
【解決手段】第１窪みおよび第２窪みが形成されたシリコン結晶を表面に有するベース基板と、第１窪みの内部に形成され、露出されている第１のＩＶＢ族半導体結晶と、第２窪みの内部に形成された第２のＩＶＢ族半導体結晶と、第２窪みの内部の第２のＩＶＢ族半導体結晶上に形成され、露出されているＩＩＩ−Ｖ族化合物半導体結晶とを備える半導体基板を提供する。 （もっと読む）

【課題】高品質なＧｅ系エピタキシャル膜を大面積で得ること。
【解決手段】Ｓｉ基板１０の主面上にＳｉＧｅ膜１１を化学気相堆積法でエピタキシャル成長させる。ＳｉＧｅエピタキシャル膜１１中にはＳｉ基板１０との界面から高密度の欠陥が導入されるが、７００乃至１２００℃の熱処理を施して貫通転位１２をＳｉ基板界面近傍のループ転位状欠陥１２´に変化させる。続いて、イオン注入層を形成したＳｉＧｅエピタキシャル膜１１と支持基板２０の少なくとも一方の主面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施し、主面同士を密着させて貼り合わせる。更に、貼り合わせ界面に外部衝撃を加え、水素イオン注入界面１３に沿ってＳｉＧｅエピタキシャル膜の剥離を行ってＳｉＧｅ薄膜１４を得、さらにこのＳｉＧｅ薄膜１４の表面に最終表面処理（ＣＭＰ研磨等）を施して水素イオン注入起因のダメージを除去する。 （もっと読む）

【課題】単結晶炭化シリコン層からなる半導体基板を製造する技術に関し、特にシリコン基板の表層部がさらに応力緩和炭化シリコン層を有する半導体基板を製造する技術を提供する。
【解決手段】下記のステップ：（１）シリコン半導体基板を用意し（２）シリコン基板内に炭素イオンを注入してケイ素と炭素の混在した炭素含有層を形成するステップと（３）基板を熱処理して炭素含有層を応力緩和炭化シリコン膜層と酸化膜キャップを形成するステップと（４）酸化膜キャップを除去するステップと（５）第２の酸化膜キャップを形成するステップと（６）応力緩和炭化シリコン膜層と第２の酸化膜キャップとの間のシリコン層に炭素イオンを注入して、ケイ素と炭素の混在した炭素含有層を形成するステップと（７）基板を熱処理して炭素含有層を結晶成長炭化ケイ素膜層とするステップと（８）基板の表面に形成された酸化膜キャップを除去するステップを順次実施する。 （もっと読む）

【課題】シリコン基板を用いてＧａＮ系の良質な半導体結晶層を形成する。
【解決手段】第１領域と第２領域とを表面に有する基板と、前記第１領域の上方に形成された第１半導体と、を含み、前記基板は、表面がＳｉ_ｘＧｅ_１−ｘ（０≦ｘ≦１）であり、前記第１領域は、前記第２領域により囲まれ、前記第１半導体は、窒素原子を含有する３−５族化合物半導体であり、単結晶であり、且つ前記Ｓｉ_ｘＧｅ_１−ｘと格子整合または擬格子整合し、前記第２領域は、前記第１領域とは性状が異なる半導体基板を提供する。 （もっと読む）

【課題】成長温度が1050℃以下のAlGaNやGaNやGaInNだけでなく、成長温度が高い高Al組成のAl_xGa_1-xNにおいても結晶性の良いIII族窒化物半導体エピタキシャル基板、III族窒化物半導体素子、III族窒化物半導体自立基板およびこれらを製造するためのIII族窒化物半導体成長用基板、ならびに、これらを効率よく製造する方法を提供する。
【解決手段】少なくとも表面部分２がAlを含むIII族窒化物半導体からなる結晶成長基板３と、前記表面部分２上に形成され、結晶化されたZrまたはHfからなる単一金属層４と、前記単一金属層４上に形成され、Al_xGa_1-xN(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層５と、を具える。 （もっと読む）

【課題】ナノスケールのエピタキシー技術を用いた高品質のヘテロエピタキシーを提供する。
【解決手段】集積回路構造は、第一半導体材料からなる半導体基板と、半導体基板の二つの絶縁体と、二つの絶縁体間にあってそれらの側壁に隣接する半導体領域とを備える。半導体領域は、第一半導体材料と異なる第二半導体材料からなり、幅は約５０ nmより小さい。 （もっと読む）

【課題】効率よく光電変換ができる光吸収体を有する半導体基板、半導体基板の製造方法、および当該半導体基板を含む光センサを提供する。
【解決手段】シリコンを含むベース基板と、ベース基板上方に設けられたシード体と、シード体に格子整合または擬格子整合し、光または熱を吸収してキャリアを生成する３−５族化合物半導体からなる光熱吸収体とを備え、光熱吸収体が、光熱吸収体に入射する入射光または光熱吸収体に加わる熱に応じて電気信号を出力するセンサを提供する。また、シリコンを含むベース基板と、ベース基板の上方に形成され、ベース基板の表面を露出する開口を有し、結晶成長を阻害する阻害体と、開口の内部に設けられたシード体と、シード体に格子整合または擬格子整合し、光または熱を吸収してキャリアを生成する３−５族化合物半導体からなる光熱吸収体とを備える半導体基板を提供する。 （もっと読む）

【課題】高品質な光デバイスをシリコン基板上にモノリシックに形成する。
【解決手段】シリコンを含むベース基板と、ベース基板上に設けられた複数のシード結晶と、複数のシード結晶に格子整合または擬格子整合する複数の３−５族化合物半導体とを備え、複数の３−５族化合物半導体のうちの少なくとも１つに、供給される駆動電流に応じて光を出力する発光半導体、または光の照射を受けて光電流を発生する受光半導体を含む光電半導体が形成されており、複数の３−５族化合物半導体のうち、光電半導体を有する３−５族化合物半導体以外の少なくとも１つの３−５族化合物半導体にヘテロ接合トランジスタが形成されている光デバイスを提供する。 （もっと読む）