【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める。
【解決手段】半導体結晶層形成基板の上に犠牲層および半導体結晶層を順に形成し、転写先基板に接することとなる前記半導体結晶層形成基板の第１表面と、前記第１表面に接することとなる前記転写先基板の第２表面と、が向かい合うように、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせ、前記半導体結晶層形成基板および前記転写先基板の全部または一部をエッチング液に浸漬して前記犠牲層をエッチングし、前記半導体結晶層を前記転写先基板側に残した状態で、前記転写先基板と前記半導体結晶層形成基板とを分離する。ここで、前記転写先基板が、非可撓性基板と有機物層とを有し、前記有機物層の表面が、前記第２表面であるものとする。 （もっと読む）

【課題】単一基板上にソース・ドレインを同一工程で同時形成したＩＩＩ−Ｖ族半導体のｎＭＩＳＦＥＴおよびＩＶ族半導体のｐＭＩＳＦＥＴのソース・ドレイン領域抵抗または接触抵抗を小さくする。
【解決手段】第１半導体結晶層に形成された第１チャネル型の第１ＭＩＳＦＥＴの第１ソースおよび第１ドレインと、第２半導体結晶層に形成された第２チャネル型の第２ＭＩＳＦＥＴの第２ソースおよび第２ドレインが、同一の導電性物質からなり、当該導電性物質の仕事関数Φ_Ｍが、数１および数２の少なくとも一方の関係を満たす。
（数１） φ_１＜Φ_Ｍ＜φ_２＋Ｅ_ｇ２
（数２） ｜Φ_Ｍ−φ_１｜≦０．１ｅＶ、かつ、｜（φ_２＋Ｅ_ｇ２）−Φ_Ｍ｜≦０．１ｅＶ
ただし、φ_１は、Ｎ型半導体結晶層の電子親和力、φ_２およびＥ_ｇ２は、Ｐ型半導体結晶層の電子親和力および禁制帯幅。 （もっと読む）

【課題】高性能なＩＩＩ−Ｖ族ＭＩＳＦＥＴの実現を可能にする、より効果的なＩＩＩ−Ｖ族化合物半導体表面のパッシベーション技術を提供する。
【解決手段】エピタキシャル成長により化合物半導体層をベース基板上に形成するステップと、前記化合物半導体層の表面をセレン化合物を含む洗浄液で洗浄するステップと、前記化合物半導体層の上に絶縁層を形成するステップと、を有する半導体基板の製造方法を提供する。前記セレン化合物として、セレン酸化物が挙げられる。前記セレン酸化物として、Ｈ_２ＳｅＯ_３が挙げられる。前記洗浄液が、水、アンモニアおよびエタノールからなる群から選択された１以上の物質をさらに含んでもよい。前記化合物半導体層の表面がＩｎ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）からなる場合、前記絶縁層がＡｌ_２Ｏ_３からなるものであることが好ましく、Ａｌ_２Ｏ_３は、ＡＬＤ法により形成されることが好ましい。 （もっと読む）

【課題】逆相境界（ＡＰＢ）の無いＩＩＩ−Ｖ化合物半導体材料およびその製造方法を提供する。
【解決手段】ＩＩＩ−Ｖ化合物半導体材料の製造方法は、ａ）｛００１｝配向を有する第１半導体材料からなる基板と、基板の上に位置し、これと接触する絶縁層と、絶縁層内に、少なくとも部分的に基板を露出させる凹部領域を用意する工程と、ｂ）凹部領域において露出基板の上に位置し、これと接触するバッファ層を形成する工程工程と、ｃ）バッファ層の表面を粗面化するために、熱処理を印加する工程とを含み、バッファ層が、熱処理の印加後に二重ステップ表面を有する丸み形状をなし、ｄ）凹部領域を、バッファ層の二重ステップ表面の上に位置し、これと接触するＩＩＩ−Ｖ化合物半導体材料で少なくとも部分的に充填する工程をさらに含む。 （もっと読む）

【課題】複数の異なる周波数を出力する半導体基板を提供する。
【解決手段】ｐ型半導体またはｎ型半導体を含む第１の不純物半導体と、第１の不純物半導体に接する複数の空乏領域を有する空乏化半導体とを備え、複数の空乏領域のそれぞれは、第１の不純物半導体との第１界面と、第１界面と対向する表面とを有し、複数の空乏領域のそれぞれは、第１界面に垂直な方向における第１界面と表面との平均距離および組成の少なくとも一つが異なる半導体基板を提供する。 （もっと読む）

【課題】中間層としてＧｅ結晶を用いる場合の化合物半導体へのＧｅ原子の混入を抑制する。
【解決手段】ベース基板と、ベース基板上に形成された第１結晶層と、第１結晶層を被覆する第２結晶層と、第２結晶層に接して形成された第３結晶層とを備え、第１結晶層が、ベース基板における第１結晶層と接する面と面方位が等しい第１結晶面、及び、第１結晶面と異なる面方位を有する第２結晶面を有し、第２結晶層が、第１結晶面と面方位が等しい第３結晶面、及び、第２結晶面と面方位が等しい第４結晶面を有し、第３結晶層が、第３結晶面及び第４結晶面のそれぞれの少なくとも一部に接しており、第１結晶面に接する領域における第２結晶層の厚みに対する第２結晶面に接する領域における第２結晶層の厚みの比が、第３結晶面に接する領域における第３結晶層の厚みに対する第４結晶面に接する領域における第３結晶層の厚みの比よりも大きい半導体基板を提供する。 （もっと読む）

【課題】シリコンデバイス等耐熱性の低い部位がＳｉ基板に設けられた場合でも、Ｇｅ結晶に熱アニールを施し、十分な結晶品質のＧｅ結晶薄膜を得る。
【解決手段】表面がＳｉであるベース基板と、前記ベース基板の上に形成され、組成がＣ_ｘＳｉ_ｙＧｅ_ｚＳｎ_{１−ｘ−ｙ―ｚ}（０≦ｘ＜１、０≦ｙ＜１、０＜ｚ≦１、かつ、０＜ｘ＋ｙ＋ｚ≦１）である第１結晶層と、前記第１結晶層が形成された部分以外の前記ベース基板の上に形成された第１半導体素子と、を有する半導体基板の製造方法であって、前記第１半導体素子には電磁波を照射することがなく、前記第１結晶層の一部または全部に電磁波を照射する工程を有する半導体基板の製造方法を提供する。 （もっと読む）

【課題】所望の特性が得られる状態で、ＩｎＰからなる基板の表面に付着した汚染物としての不純物による問題が解消できるようにする。
【解決手段】まず、Ｆｅが添加された半絶縁性のＩｎＰからなる基板１０１の上に、炭素（Ｃ）を添加したＧａＡｓＳｂからなる半導体層（第１半導体層）１０２を形成する。半導体層１０２は、Ｃの添加によりｐ型とされている。また、添加されるＣは、基板１０１の表面に付着している不純物とは逆の電気的特性を有する不純物となる。なお、半導体層１０２は、ＩｎおよびＧａの少なくとも一方とＡｓ，Ｓｂとを少なくとも備える化合物半導体から構成されていればよく、Ａｌ_zＩｎ_xＧａ_1-x-zＡｓ_1-yＳｂ_y（０≦ｘ≦０．２，０．３≦ｙ≦１，０≦ｚ≦１，０≦ｘ＋ｚ≦１）から構成されていればよい。 （もっと読む）

【課題】半導体基板のアライメントマークを繰り返し使用する。
【解決手段】ベース基板にアライメントマークを形成する段階と、アライメントマークを形成する段階の後に、ベース基板上のアライメントマークを含む領域に、結晶成長を阻害する阻害層を形成する段階と、アライメントマークの位置を基準とする開口を形成すべき位置を示す情報に基づいて、阻害層におけるアライメントマークが設けられていない領域に、ベース基板を露出する開口を形成する段階と、開口内に半導体結晶を成長させる段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】ナノスケールのエピタキシー技術を用いた高品質のヘテロエピタキシーを提供する。
【解決手段】集積回路構造は、第一半導体材料からなる半導体基板と、半導体基板の二つの絶縁体と、二つの絶縁体間にあってそれらの側壁に隣接する半導体領域とを備える。半導体領域は、第一半導体材料と異なる第二半導体材料からなり、幅は約５０ nmより小さい。 （もっと読む）

【課題】 半導体結晶材料の作製またはこの半導体結晶材料を含む構造を提供する。
【解決手段】 第１の半導体結晶材料の表面の粗さは、低減されている。半導体デバイスは、第１の結晶材料の表面上に低欠陥の歪んだ第２の半導体結晶材料を含む。歪んだ第２の半導体結晶材料の表面の粗さは、低減されている。一実施例は、第１および第２の半導体結晶材料間の界面境界の不純物を減少させるプロセスパラメータを作成することによって、粗さが低減された表面を得ることを含む。一実施の形態では、第１の半導体結晶材料は、アスペクト比トラッピング技術を用いて欠陥をトラップするのに十分なアスペクト比を有する絶縁体の開口によって限定されることができる。 （もっと読む）

【課題】 ｐ型不純物が隣接する半導体結晶層中へ拡散することを抑え、ひいては良好で安定した特性を持つ半導体装置を提供する。
【解決手段】 Ｐ−ＩｎＰ基板４０１と、Ｐ−ＩｎＰ基板４０１に格子整合し、かつ、ｐ型の不純物が注入されたｐ−ＺｎドープＩｎＰバッファ層４０２と、ｐ−ＺｎドープＩｎＰバッファ層４０２よりも上層にあって、Ｐ−ＩｎＰ基板４０１に格子整合し、かつ、ｐ型不純物、ｎ型不純物のいずれか一方を含むｎ−ＳｉドープＩｎＰクラッド層４０４、ｎ−ＳｉドープＩｎＧａＡｓキャップ層４０５と、を備え、ｎ−ＳｉドープＩｎＰクラッド層４０４、ｎ−ＳｉドープＩｎＧａＡｓキャップ層４０５に、Ｓｂを含ませる。 （もっと読む）

【課題】選択エッチング層のエッチング時の自然酸化による影響で化合物半導体層の損傷、結晶の転移が発生せず、信頼性の高い半導体基板の製造方法を提供する。
【解決手段】化合物半導体基板８上に、選択エッチング層３、応力緩和層９および応力緩和層９より大きいヤング率を有するIII−Ｖ族化合物半導体から成る化合物半導体層４をエピタキシャル成長法により順次積層させる積層工程と、選択エッチング層３、応力緩和層９および化合物半導体層４を所定パターンとなるようにエッチング除去するエッチング工程と、Ｓｉ基板５の主面に化合物半導体層４の上面を直接接合法により接合させて、選択エッチング層３、応力緩和層９および化合物半導体層４が積層された化合物半導体基板８を貼りあわせる接合工程と、前記エッチング工程で残った選択エッチング層３をさらにエッチング除去することにより、Ｓｉ基板５と化合物半導体基板８とを分離する分離工程とを含む。 （もっと読む）

【課題】効率よく光電変換ができる光吸収体を有する半導体基板、半導体基板の製造方法、および当該半導体基板を含む光センサを提供する。
【解決手段】シリコンを含むベース基板と、ベース基板上方に設けられたシード体と、シード体に格子整合または擬格子整合し、光または熱を吸収してキャリアを生成する３−５族化合物半導体からなる光熱吸収体とを備え、光熱吸収体が、光熱吸収体に入射する入射光または光熱吸収体に加わる熱に応じて電気信号を出力するセンサを提供する。また、シリコンを含むベース基板と、ベース基板の上方に形成され、ベース基板の表面を露出する開口を有し、結晶成長を阻害する阻害体と、開口の内部に設けられたシード体と、シード体に格子整合または擬格子整合し、光または熱を吸収してキャリアを生成する３−５族化合物半導体からなる光熱吸収体とを備える半導体基板を提供する。 （もっと読む）

【課題】パッシベーション層を備え、改善した性能を持つデバイスを実現できるＩＩＩ−Ｖ族加工基板およびその製造方法を提供する。
【解決手段】ＩＩＩ−Ｖ族加工基板の製造方法は、＜１１０＞または＜１１１＞の結晶方位を持つ第１のＩＩＩ−Ｖ化合物からなる上側層（２）を備えたベース基板（Ｉ）を用意すること、第２のＩＩＩ−Ｖ化合物からなるバッファ層（３）を少なくとも形成することを含んだ、中間層（ＩＩ）を形成することであって、中間層（ＩＩ）は、ベース基板の上側層（２）の上に位置し、これと接触するようにすること、ＩＶ族半導体材料からなる擬似格子整合パッシベーション層（４）を成長させることであって、擬似格子整合パッシベーション層は、中間層（ＩＩ）の上に位置し、これと接触するようにすることを含む。 （もっと読む）

【課題】高品質な光デバイスをシリコン基板上にモノリシックに形成する。
【解決手段】シリコンを含むベース基板と、ベース基板上に設けられた複数のシード結晶と、複数のシード結晶に格子整合または擬格子整合する複数の３−５族化合物半導体とを備え、複数の３−５族化合物半導体のうちの少なくとも１つに、供給される駆動電流に応じて光を出力する発光半導体、または光の照射を受けて光電流を発生する受光半導体を含む光電半導体が形成されており、複数の３−５族化合物半導体のうち、光電半導体を有する３−５族化合物半導体以外の少なくとも１つの３−５族化合物半導体にヘテロ接合トランジスタが形成されている光デバイスを提供する。 （もっと読む）

【課題】同一基板に形成されるＨＢＴとＦＥＴとの相互影響を低減する。
【解決手段】第１半導体と、第１半導体の上方に形成された第２半導体とを備え、第２半導体は、Ｐ型の伝導型を示す不純物またはＮ型の伝導型を示す第１不純物原子と、第２半導体が第１不純物原子を有する場合のフェルミ準位を、第２半導体が第１不純物原子を有しない場合のフェルミ準位に近づける第２不純物原子とを有する半導体基板を提供する。一例として、当該第２半導体の多数キャリアは電子であり、第２不純物原子は、第１不純物原子を有する第２半導体のフェルミ準位を下降させる。第２半導体は３−５族化合物半導体であり、第２不純物原子が、ベリリウム、ボロン、炭素、マグネシウム、および亜鉛からなる群から選択された少なくとも１つであってもよい。 （もっと読む）

【課題】半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法を提供する。
【解決手段】シリコンに不純物原子が導入された不純物領域１０４を有するベース基板１０２と、不純物領域１０４に接して設けられている複数のシード体１１２と、複数のシード体１１２の各々に接して設けられ、複数のシード体１１２の各々とそれぞれ格子整合または擬格子整合する複数の化合物半導体１１４とを備える半導体基板１００。当該半導体基板１００は、ベース基板１０２上に設けられ、不純物領域１０４の少なくとも一部を露出する複数の開口が設けられた阻害体をさらに備えてもよい。 （もっと読む）

【課題】単一半導体基板上にＨＢＴおよびＦＥＴのような複数異なる種類のデバイスを形成するに適した半導体基板を製造する方法を提供する。
【解決手段】半導体を結晶成長させる反応容器内に第１不純物原子を構成要素として有する単体または化合物を含む第１不純物ガスを導入する段階を含む複数の段階を繰り返して、複数の半導体基板を製造する方法であって、第１不純物ガスを導入する段階の後に、製造された半導体基板を取り出す段階と、反応容器内に第１半導体を設置する段階と、反応容器内に、第１半導体内で第１不純物原子と反対の伝導型を示す第２不純物原子を構成要素として有する単体または化合物を含む第２不純物ガスを導入する段階と、第１半導体を第２不純物ガスの雰囲気中で加熱する段階と、加熱した前記第１半導体上に第２半導体を結晶成長させる段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】活性層からバルク層に達した孔部で堆積中のアモルファスもしくは多結晶シリコンを単結晶化させる際に埋め込み酸化膜の領域での欠陥発生を抑制させる部分ＳＯＩウェーハの製造方法を提供する。
【解決手段】活性層を被う保護膜の一部に形成された窓部を通して、活性層と埋め込み酸化膜との各一部をエッチングして孔部を形成後、孔部にアモルファスシリコンを堆積させる。孔部内のアモルファスシリコンを、単結晶化させる場合に高エネルギ光の照射を行うことでエピタキシャル成長速度を速め、埋め込み酸化膜の領域を通過する際に発生する欠陥密度を抑制できる。 （もっと読む）