半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法
【課題】半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法を提供する。
【解決手段】シリコンに不純物原子が導入された不純物領域１０４を有するベース基板１０２と、不純物領域１０４に接して設けられている複数のシード体１１２と、複数のシード体１１２の各々に接して設けられ、複数のシード体１１２の各々とそれぞれ格子整合または擬格子整合する複数の化合物半導体１１４とを備える半導体基板１００。当該半導体基板１００は、ベース基板１０２上に設けられ、不純物領域１０４の少なくとも一部を露出する複数の開口が設けられた阻害体をさらに備えてもよい。
【解決手段】シリコンに不純物原子が導入された不純物領域１０４を有するベース基板１０２と、不純物領域１０４に接して設けられている複数のシード体１１２と、複数のシード体１１２の各々に接して設けられ、複数のシード体１１２の各々とそれぞれ格子整合または擬格子整合する複数の化合物半導体１１４とを備える半導体基板１００。当該半導体基板１００は、ベース基板１０２上に設けられ、不純物領域１０４の少なくとも一部を露出する複数の開口が設けられた阻害体をさらに備えてもよい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法に関する。
【背景技術】
【０００２】
特許文献１は、窒化３−５化合物半導体材料を含む３個のＬＥＤスタックが、シリコンに格子整合し、シリコン基板の上に形成された構成を開示する。
（特許文献１）特開平８−２７４３７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
シリコン基板上に３−５族化合物半導体等の結晶薄膜を形成した半導体基板を用いることにより、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光素子あるいはＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の高周波増幅素子を低コストで製造することができる。これらの素子の性能を向上させるには、化合物半導体の結晶性を向上させることが欠かせない。
【０００４】
本発明者らは、シリコン基板上に形成する化合物半導体の面積を微小領域に限定すると、シリコン基板上に形成した化合物半導体等が優れた結晶性を有することを見出した。当該化合物半導体上にＬＥＤあるいはＨＢＴ等の電子素子を形成することにより、優れた性能の電子素子を有する電子デバイスを形成することができる。
【０００５】
しかしながら、化合物半導体が形成される面積が小さい場合には、ＬＥＤあるいはＨＢＴ等の電子素子の配線を引き出す領域を確保することが困難である。例えば、化合物半導体上に引き出し配線および電極等が設けられると、ＨＢＴのチャネル等に使用できる領域が小さくなる。従って、微小な化合物半導体の領域をできるだけ用いることなく、配線等を引き出すことが好ましい。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の第１の態様においては、シリコンに不純物原子が導入された不純物領域を有するベース基板と、不純物領域に接して設けられている複数のシード体と、各々対応するシード体に接して設けられ、対応する前記シード体とそれぞれ格子整合または擬格子整合する複数の化合物半導体とを備える半導体基板を提供する。当該半導体基板は、ベース基板上に設けられ、不純物領域の少なくとも一部を露出する複数の開口が設けられた阻害体をさらに備えてもよい。複数のシード体の各々は、例えば複数の開口の各々の内部に設けられる。阻害体は、シード体と格子整合または擬格子整合する複数の化合物半導体の結晶成長を阻害する。
【０００７】
上記のベース基板は、シリコン原子を主成分とするシリコン領域を有し、不純物領域が、例えばベース基板の内部においてシリコン領域に接触している。また、ベース基板は、第１伝導型の不純物原子を含む第１伝導型不純物領域を有し、不純物領域は、第１伝導型不純物領域における第１伝導型の不純物原子の濃度よりも高い濃度の、第１伝導型と反対の伝導型の第２伝導型の不純物原子を含む第２伝導型高濃度不純物領域を有してもよい。さらに、当該ベース基板は、第１伝導型不純物領域と第２伝導型高濃度不純物領域との間に、第２伝導型高濃度不純物領域より低い濃度の第２伝導型の不純物原子を含む第２伝導型低濃度不純物領域を備えてもよい。上記不純物領域が、ベース基板が複数のシード体に接する表面から表面と反対側の面まで形成されていてもよい。
【０００８】
上記の複数のシード体の各々は、例えばＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ−ｚ（０≦ｘ＜１、０≦ｙ≦１、０≦ｚ≦１、かつ０＜ｘ＋ｙ＋ｚ≦１）を含む。また、ベース基板は、一例としてＳｉ基板またはＳＯＩ基板である。また、上記の不純物領域における抵抗率は、一例として０．０００１Ω・ｃｍ以上１Ω・ｃｍ以下である。上記の半導体基板は、複数の化合物半導体の少なくとも１つの化合物半導体を核として阻害体上にラテラル成長したラテラル成長化合物半導体をさらに備えてもよい。
【０００９】
本発明の第２の態様においては、上記の半導体基板における複数の化合物半導体のうち、少なくとも１つの化合物半導体上に設けられた化合物半導体素子を備え、化合物半導体素子は複数の端子を有し、複数の端子のうち少なくとも１つの端子は、化合物半導体素子が設けられている化合物半導体に接する少なくとも１つの複数のシード体を介して、不純物領域に電気的に結合されている電子デバイスを提供する。
【００１０】
上記の電子デバイスは、複数の化合物半導体のうちの第１化合物半導体に設けられた第１化合物半導体素子と、複数の化合物半導体のうちの第１化合物半導体と異なる第２化合物半導体に設けられた第２化合物半導体素子とを備え、第１化合物半導体素子の複数の端子のうち少なくとも１つの端子と、第２化合物半導体素子の複数の端子のうち少なくとも１つの端子とが、不純物領域を介して電気的に結合されていてもよい。複数の化合物半導体に設けられた化合物半導体素子の少なくとも一つは、ヘテロ接合バイポーラトランジスタであり、ヘテロ接合バイポーラトランジスタのコレクタが複数のシード体の少なくとも一つを介して不純物領域に電気的に結合されていてもよい。
【００１１】
また、上記電子デバイスにおいて、複数の化合物半導体に設けられた化合物半導体素子の少なくとも一つは、ヘテロ接合バイポーラトランジスタであり、ヘテロ接合バイポーラトランジスタのエミッタが複数のシード体の少なくとも一つを介して不純物領域に電気的に結合されていてもよい。さらに、上記の第１化合物半導体素子または第２化合物半導体素子の少なくとも１つは、エミッタ、ベース、またはコレクタの何れか１つをコモン端子とする、ヘテロ接合バイポーラトランジスタであり、ヘテロ接合バイポーラトランジスタ以外の第１化合物半導体素子または第２化合物半導体素子の少なくとも１つは、コモン端子および出力端子を有するセンサ素子であり、ヘテロ接合バイポーラトランジスタのコモン端子とセンサ素子のコモン端子とが、不純物領域を介して電気的に結合されていてもよい。当該ヘテロ接合バイポーラトランジスタは、例えばセンサ素子の出力端子からの信号を増幅する。
【００１２】
電子デバイスは、ベース基板に設けられた第１伝導型の不純物原子を含む第１伝導型不純物領域に設けられ、複数の端子を有し、シリコン原子を主成分とする活性領域を有するシリコン素子をさらに備え、シリコン素子の複数の端子のうち少なくとも１つの端子と、複数の化合物半導体に設けられた化合物半導体素子の複数の端子のうち少なくとも１つの端子とが、不純物領域を介して電気的に結合されていてもよい。
【００１３】
本発明の第３の態様においては、シリコンに不純物原子が導入された不純物領域を有するベース基板を準備する段階と、不純物領域に接して、複数のシード体を形成する段階と、複数のシード体を加熱する段階と、加熱された複数のシード体に、複数のシード体と格子整合または擬格子整合する化合物半導体を形成する段階とを備える半導体基板の製造方法を提供する。当該ベース基板を準備する段階においては、例えば、ベース基板の表面にマスクパターンを形成し、マスクパターンで画定された領域に不純物原子を高濃度にドープする。
【００１４】
上記ベース基板を準備する段階においては、例えば、ベース基板の表面に、結晶の成長を阻害する阻害体を形成し、阻害体に、ベース基板の少なくとも一部を露出する開口を形成し、ベース基板における開口により露出された領域に不純物原子を高濃度にドープする。上記の製造方法は、化合物半導体を核として、阻害体上にラテラル成長化合物半導体をラテラル成長させる段階をさらに備えてもよい。
【００１５】
本発明の第４の態様においては、上記半導体基板の製造方法を用いて半導体基板を製造する段階と、化合物半導体に、少なくとも１つの端子が複数のシード体の少なくとも一つを介して不純物領域に電気的に結合される化合物半導体素子を形成する段階と備える電子デバイスの製造方法を提供する。
【図面の簡単な説明】
【００１６】
【図１】半導体基板１００の断面の一例を示す。
【図２】半導体基板２００の断面の一例を示す。
【図３】半導体基板２００の製造過程の断面例を示す。
【図４】半導体基板２００の製造過程の断面例を示す。
【図５】半導体基板２００の製造過程の断面例を示す。
【図６】電子デバイス６００の断面の一例を示す。
【図７】電子デバイス７００の断面の一例を示す。
【図８】電子デバイス８００の断面の一例を示す。
【図９】電子デバイス９００の断面の一例を示す。
【図１０】電子デバイス１０００の断面の一例を示す。
【図１１】電子デバイス１１００の断面の一例を示す。
【図１２】電子デバイス１２００の断面の一例を示す。
【図１３】電子デバイス１３００の断面の一例を示す。
【図１４】電子デバイス８００の製造過程の断面例を示す。
【図１５】電子デバイス８００の製造過程の断面例を示す。
【図１６】電子デバイス８００の製造過程の断面例を示す。
【図１７】電子デバイス８００の製造過程の断面例を示す。
【図１８】電子デバイス８００の製造過程の断面例を示す。
【図１９】電子デバイス２０００の断面の一例を示す。
【図２０】半導体基板２１００の断面の一例を示す。
【図２１】半導体基板２２００の断面の一例を示す。
【図２２】半導体基板２３００の断面の一例を示す。
【図２３】電子デバイス２４００の断面の一例を示す。
【図２４】電子デバイス２５００の断面の一例を示す。
【図２５】電子デバイス２６００の断面の一例を示す。
【図２６】電子デバイス２６００の製造過程の断面例を示す。
【図２７】電子デバイス２６００の製造過程の断面例を示す。
【図２８】電子デバイス２６００の製造過程の断面例を示す。
【図２９】電子デバイス２６００の製造過程の断面例を示す。
【図３０】電子デバイス２６００の製造過程の断面例を示す。
【図３１】半導体基板３２００の断面の一例を示す。
【図３２】半導体基板３２００の製造過程の断面例を示す。
【図３３】半導体基板３２００の製造過程の断面例を示す。
【図３４】半導体基板２３００を用いて形成したＨＢＴのレーザ顕微鏡写真を示す。
【図３５】複数の開口の各々にＨＢＴを形成した場合のレーザ顕微鏡写真を示す。
【図３６】結晶の断面におけるレーザ顕微鏡写真を示す。
【発明を実施するための形態】
【００１７】
図１は、一実施形態である半導体基板１００の断面の一例を示す。半導体基板１００は、ベース基板１０２、シード体１１２、および化合物半導体１１４を備える。
【００１８】
ベース基板１０２は、シリコンに不純物原子が導入された不純物領域１０４を有する。不純物領域１０４は、不純物原子が導入されることによってキャリア（自由電子または自由正孔）が発生するので、不純物原子が導入されていないシリコンに比べて低い抵抗率を有する。例えば、不純物領域１０４の抵抗率は、０．０００１Ω・ｃｍ以上１Ω・ｃｍ以下であり、好ましくは０．０００１Ω・ｃｍ以上０．２Ω・ｃｍ以下である。ベース基板１０２は、不純物領域１０４よりも抵抗率が高いシリコン領域を含んでもよい。当該シリコン領域の抵抗率は、例えば１００Ω・ｃｍ以上である。
【００１９】
不純物領域１０４は、基板の内部に設けられる。例えば、不純物領域１０４は、上記シリコン領域の一部に、Ｎ型の不純物原子またはＰ型の不純物原子が高濃度にドープされることにより形成される、Ｎ型高濃度不純物領域またはＰ型高濃度不純物領域である。「高濃度」とは、不純物領域の抵抗率を０．０００１Ω・ｃｍ以上１Ω・ｃｍ以下にすることができる不純物原子濃度をいう。不純物原子のドープ法として、熱拡散法、イオン注入法等を例示できる。
【００２０】
ベース基板１０２は、表面にシリコン結晶を有する。ここで、「表面にシリコン結晶を有する」とは、少なくともベース基板１０２の表面にシリコン原子で構成される領域を有することを意味する。例えば、ベース基板１０２は、基板全体がシリコン原子で構成されるシリコンウェハである。ベース基板１０２は、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）ウェハのように絶縁層の上にシリコン層を有する構造を有していてもよい。
【００２１】
なお、ベース基板１０２は、シリコンとは異なる組成を有するサファイア基板およびガラス基板等に結晶成長したシリコン層を有してもよい。さらに、ベース基板１０２は、基板表面のシリコン層に形成された、自然酸化層等の薄い酸化シリコン層あるいは窒化シリコン層を有してもよい。
【００２２】
半導体基板１００は、ベース基板１０２上に設けられた複数のシード体１１２を有する。複数のシード体１１２は、それぞれ不純物領域１０４に接して設けられている。化合物半導体１１４は、各々対応するシード体１１２に接して設けられ、対応するシード体１１２と格子整合または擬格子整合している。それぞれのシード体１１２に１つの化合物半導体１１４が設けられてもよく、それぞれのシード体１１２に複数の化合物半導体１１４が設けられてもよい。
【００２３】
本明細書において、「擬格子整合」とは、完全な格子整合ではないが、互いに接する２つの半導体の格子定数の差が小さく、格子不整合による欠陥の発生が顕著でない範囲で、互いに接する２つの半導体を積層できる状態をいう。このとき、各半導体の結晶格子が、弾性変形できる範囲内で変形することで、上記格子定数の差が吸収される。例えば、ＧｅとＧａＡｓとの、またはＧｅとＩｎＧａＰとの格子緩和限界厚さ内での積層状態を擬格子整合と称する。
【００２４】
複数のシード体１１２のうちの少なくとも１つは、不純物領域１０４と電気的に結合される。例えば、シード体１１２と不純物領域１０４との間では、キャリアが移動することができる。シード体１１２および不純物領域１０４は、電磁誘導により電気的に結合されてもよい。シード体１１２は、例えばＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ−ｚ（０≦ｘ＜１、０≦ｙ≦１、０≦ｚ≦１、かつ０＜ｘ＋ｙ＋ｚ≦１）を含む。例えば、シード体１１２は、Ｇｅ結晶、ＳｉＧｅ結晶、またはＧｅＳｎ結晶である。
【００２５】
シード体１１２は、例えば、化合物半導体１１４に良好なシード面を提供する半導体である。シード体１１２は、ベース基板１０２の表面に存在する不純物が、化合物半導体１１４の結晶性に悪影響を及ぼすことを抑制する。シード体１１２は、複数の層を有してもよい。一例として、シード体１１２は、不純物領域１０４と同じ伝導型を示す不純物原子を含む。
【００２６】
シード体１１２は、ベース基板１０２とシード体１１２との界面に接して、ベース基板１０２内に、組成がＣｘ２Ｓｉｙ２Ｇｅｚ２Ｓｎ１−ｘ２−ｙ２−ｚ２（０≦ｘ２＜１、０≦ｙ２≦１、０≦ｚ２≦１、かつ０＜ｘ２＋ｙ２＋ｚ２≦１）である界面領域を含んでよい。シード体１１２のシリコン組成ｙと、前記界面領域のシリコン組成ｙ２とは、例えばｙ２＞ｙの関係を満たす。
【００２７】
シード体１１２は、例えば、エピタキシャル成長法により形成される。エピタキシャル成長法として、化学気相析出法（ＣＶＤ法と称する）、有機金属気相成長法（ＭＯＣＶＤ法と称する）、分子線エピタキシ法（ＭＢＥ法と称する）、および原子層成長法（ＡＬＤ法と称する）を例示できる。複数のシード体１１２は、例えば、ベース基板１０２の上にシード体１１２と同じ組成の膜を形成した後にエッチング等のフォトリソグラフィ法を用いることにより、互いに離れた位置に形成される。
【００２８】
シード体１１２は、ベース基板１０２上に設けられた後に加熱されることが好ましい。シード体１１２の内部には、ベース基板１０２とシード体１１２との格子定数の違い等により、転位等の格子欠陥が発生する場合がある。上記欠陥は、例えば、シード体１１２を加熱してアニールすることにより、シード体１１２の内部を移動する。上記欠陥は、シード体１１２の内部を移動して、シード体１１２の界面またはシード体１１２の内部にあるゲッタリングシンク等に捕捉される。その結果、シード体１１２に加熱を施すことにより、シード体１１２の欠陥を低減して、シード体１１２の結晶性を向上させることができる。
【００２９】
シード体１１２は、非晶質または多結晶のＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ−ｚ（０≦ｘ＜１、０≦ｙ≦１、０≦ｚ≦１、かつ０＜ｘ＋ｙ＋ｚ≦１）を加熱することにより形成してもよい。また、シード体１１２を加熱する工程が、不純物領域１０４を形成する目的の熱拡散工程、または注入不純物原子の活性化アニール工程を兼ねてもよい。
【００３０】
シード体１１２の底面積は、例えば１ｍｍ２以下である。シード体１１２の底面積は１６００μｍ２以下であってもよい。シード体１１２の底面積は９００μｍ２以下であってもよい。また、シード体１１２の底面の最大幅は、例えば８０μｍ以下である。シード体１１２の底面の最大幅は４０μｍ以下であってもよい。
【００３１】
化合物半導体１１４は、例えば、４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。化合物半導体１１４が３−５族化合物半導体である場合には、化合物半導体１１４は、ＧａＡｓ、ＧａＮ、およびＩｎＰ等である。
【００３２】
半導体基板１００は、化合物半導体１１４とシード体１１２との間に、他の半導体層を有してもよい。例えば、半導体基板１００は、化合物半導体１１４とシード体１１２との間に、バッファ層等を有する。化合物半導体１１４は、組成、ドーピング濃度、厚さの異なる複数の半導体層から構成される積層体であってもよい。例えば、化合物半導体１１４がＰ型半導体層およびＮ型半導体層を有する場合には、ＰＮ接合を有するダイオードを構成する。化合物半導体１１４は、例えば、エピタキシャル成長法により形成される。エピタキシャル成長法として、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法、およびＡＬＤ法を例示できる。
【００３３】
図２は、他の実施形態である半導体基板２００の断面の一例を示す。半導体基板２００は、ベース基板２０２、阻害体２０６、シード体２１２、および化合物半導体２１４を備える。ベース基板２０２は不純物領域２０４を有する。
【００３４】
ベース基板２０２は、図１におけるベース基板１０２に対応する。不純物領域２０４は不純物領域１０４に対応する。シード体２１２はシード体１１２に対応する。化合物半導体２１４は化合物半導体１１４に対応する。従って、以下の説明において、半導体基板１００と重複する内容については、省略する場合がある。
【００３５】
阻害体２０６は、ベース基板２０２の上に形成される。阻害体２０６には、不純物領域２０４の少なくとも一部を露出する開口２０８が設けられる。開口２０８は、ベース基板２０２の表面まで達している。阻害体２０６には、複数の開口２０８が設けられてもよい。シード体２１２は、複数の開口２０８のうち少なくとも１つの開口の内部に形成される。
【００３６】
阻害体２０６は、結晶成長を阻害する。例えば、エピタキシャル成長法により半導体の結晶が成長する場合において、阻害体２０６の表面では、半導体の結晶がエピタキシャル成長することが阻害される。その結果、半導体の結晶は、開口２０８において選択的にエピタキシャル成長する。
【００３７】
阻害体２０６は、例えば、酸化シリコン層、窒化シリコン層、酸窒化シリコン層またはこれらを積層した層である。阻害体２０６の厚みは、一例として０．００１〜５μｍである。阻害体２０６は、例えば、熱酸化法またはＣＶＤ法等により形成される。
【００３８】
図３から図５は、半導体基板２００の製造過程における断面例を示す。半導体基板２００の製造方法は、シリコンに不純物原子が導入された不純物領域２０４を有するベース基板２０２を準備する段階、不純物領域２０４に接して、複数のシード体２１２を形成する段階、および複数のシード体２１２を加熱する段階、加熱された複数のシード体２１２に、複数のシード体２１２と格子整合または擬格子整合する化合物半導体を形成する段階を備える。
【００３９】
ベース基板２０２を準備する段階において、少なくとも表面がシリコン結晶である基板の表面に、不純物領域を形成する目的のマスクパターンを形成する。マスクパターンとして、フォトレジストマスクパターン、酸化シリコン、窒化シリコン、酸窒化シリコンまたはこれらの積層体から構成されるマスクパターンを例示できる。酸化シリコン、窒化シリコン等の形成方法として、熱酸化法、ＣＶＤ法等を例示できる。マスクパターンは、フォトリソグラフィ法によって形成される。
【００４０】
例えば、不純物原子が高濃度にドープされた不純物領域２０４をベース基板２０２に形成する場合に、ベース基板２０２の表面にフォトレジストを塗布して、フォトリソグラフィ法により不純物領域２０４を設ける予定部位に開口３０８を形成することで、図３に示すようなマスクパターン３０２を形成することができる。
【００４１】
続いて、ベース基板２０２におけるマスクパターンで画定された領域に不純物原子を高濃度にドープすることにより、不純物領域２０４を形成する。例えば、図３に示すように、不純物原子イオンを注入することにより、開口３０８が設けられたベース基板２０２の対応部位に、図４に示すような不純物領域２０４を形成する。Ｎ型不純物原子として、Ｐ、Ａｓ、Ｓｂ、Ｓ、Ｓｅ、Ｔｅ等を例示できる。Ｐ型不純物原子として、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｍｇ、Ｚｎ等を例示できる。
【００４２】
ベース基板２０２を準備する段階において、基板の上に、結晶の成長を阻害する阻害体２０６を形成し、当該阻害体２０６に、不純物領域２０４の少なくとも一部の領域を露出する開口２０８を形成してもよい。例えば、熱酸化法によって、ベース基板２０２の全面に阻害体２０６となる酸化シリコン膜を形成する。図４に示すように、エッチング等のフォトリソグラフィ法により、当該酸化シリコン膜に、不純物領域２０４の少なくとも一部を露出する複数の開口２０８を形成してもよい。
【００４３】
シード体２１２を形成する段階においては、上記開口の底部の不純物領域２０４に接して、開口の内部にシード体２１２を形成する。例えば、図５に示すように、開口２０８の内部に、不純物領域２０４に接して、選択エピタキシャル法によりシード体２１２を形成する。エピタキシャル成長法として、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法、およびＡＬＤ法を例示できる。シード体２１２として、ＣＶＤ法によりＧｅ結晶、ＳｉＧｅ結晶、またはＧｅＳｎ結晶をエピタキシャル成長させてよい。
【００４４】
シード体２１２を形成する段階において、シード体２１２に不純物原子をドープしてもよい。例えばシード体２１２がＳｉＧｅ結晶である場合、Ｎ型不純物原子として、Ｐ、Ａｓ、およびＳｂ等の５族原子を例示できる。Ｐ型不純物原子として、ＢおよびＧａ等の３族原子を例示できる。
【００４５】
シード体２１２を加熱する段階において、シード体２１２を加熱してアニールする。加熱により、ベース基板２０２とシード体２１２との格子定数の違い等に起因してシード体２１２の内部に発生した転位等の格子欠陥が低減され、シード体２１２の結晶性を向上させることができる。シード体２１２を加熱する段階においては、複数回の加熱を繰り返してもよい。例えば、シード体２１２の融点に達しない温度での高温加熱を実施した後、高温加熱の温度より低い温度での低温加熱を実施する。このような２段階の加熱を複数回繰り返してもよい。
【００４６】
高温加熱の温度および時間は、シード体２１２がＳｉｘＧｅ１−ｘ（０≦ｘ＜１）を有する場合には、例えば、８００〜９００℃で２〜１０分間である。低温加熱の温度および時間は、例えば、６５０〜７８０℃で２〜１０分間である。
【００４７】
化合物半導体を形成する段階において、加熱されたシード体２１２に接して、シード体２１２と格子整合または擬格子整合する化合物半導体を形成する。例えば、図２に示すように、シード体２１２の上に化合物半導体２１４を選択エピタキシャル成長させる。複数のシード体２１２が形成された場合に、複数のシード体２１２のそれぞれに、化合物半導体２１４を形成してもよい。
【００４８】
エピタキシャル成長法として、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法、およびＡＬＤ法を例示できる。例えば、化合物半導体２１４がＧａＡｓ、ＡｌＧａＡｓ、およびＩｎＧａＰ等の３−５族化合物半導体である場合には、ＭＯＣＶＤ法を用いて化合物半導体２１４をエピタキシャル成長させることができる。例えば、ＭＯＣＶＤ炉内を高純度水素で十分置換した後、シード体２１２を有するベース基板２０２の加熱を開始する。結晶成長時の基板温度は、例えば４５０℃から８００℃である。ベース基板２０２が適切な温度に安定したところで炉内に砒素原料または燐原料を導入し、続いてガリウム原料、アルミニウム原料またはインジウム原料を導入して、化合物半導体２１４をエピタキシャル成長させてよい。
【００４９】
３族原子原料として、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、およびトリメチルインジウム（ＴＭＩ）等を使用でき、５族原子原料ガスとして、アルシン（ＡｓＨ３）、ターシャリブチルアルシン（（ＣＨ３）３ＣＡｓＨ２）、ホスフィン（ＰＨ３）、およびターシャリブチルホスフィン（（ＣＨ３）３ＣＰＨ２）等を使用できる。エピタキシャル成長条件は、一例として、反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度０．１〜３μｍ／ｈｒである。反応炉内圧力０．１ａｔｍ、成長温度５５０℃、成長速度０．１〜１μｍ／ｈｒのエピタキシャル成長条件で、３０ｎｍ程度ＧａＡｓを積層した後に一時的に成長を中断し、砒素原料雰囲気を維持しつつ６５０℃まで昇温した後に、再び反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度０．１〜３μｍ／ｈｒのエピタキシャル成長条件としてもよい。原料のキャリアガスは、例えば高純度水素である。
【００５０】
不純物領域２０４、シード体２１２、および化合物半導体２１４の間で、各々を構成する原子を相互にドープさせてもよい。例えば、ベース基板２０２の上にシード体２１２としてＧｅ結晶を成長させ、そのＧｅ結晶の上に化合物半導体２１４を結晶成長させる場合、化合物半導体２１４の結晶成長過程において、成長途中の化合物半導体２１４にＧｅ原子を拡散させることができる。
【００５１】
また、シード体２１２を加熱する段階において、シード体２１２を構成するＧｅ結晶からのＧｅ原子の再蒸発が起こると、化合物半導体２１４の結晶成長過程において、残留したＧｅ原子を成長途中の化合物半導体２１４の中に取り込ませることができる。化合物半導体２１４の中のＧｅ原子はＮ型不純物として作用し、化合物半導体２１４の抵抗を下げる。従って、適切な条件を選択することによって、不純物領域２０４とシード体２１２、またはシード体２１２と化合物半導体２１４との間の界面抵抗等を調整でき、半導体基板２００に形成するデバイスの設計値に応じた抵抗にすることができる。
【００５２】
図６は、電子デバイス６００の断面の一例を示す。電子デバイス６００は、ベース基板６０２、開口６０８が設けられた阻害体６０６、シード体６１２、コレクタ用半導体６３２、ベース用半導体６３４、エミッタ用半導体６３６、ベース電極６４４、およびエミッタ電極６４６を備える。ベース基板６０２は不純物領域６０４を有する。
【００５３】
電子デバイス６００は、２つのシード体６１２を有する。２つのシード体６１２の上に形成されたコレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６等により、２つのＨＢＴ（ヘテロ接合バイポーラトランジスタ）が形成される。当該ＨＢＴは、化合物半導体素子の一例である。２つのＨＢＴのコレクタ用半導体６３２は、シード体６１２を介して、不純物領域６０４に電気的に結合される。
【００５４】
電子デバイス６００においては、シード体６１２および不純物領域６０４を介して、２つのＨＢＴのコレクタ用半導体６３２を電気的に結合させ、２つのＨＢＴが並列に接続されている。不純物領域６０４はコレクタ用電極またはコレクタ用電極の引き出し部として機能する。不純物領域６０４を介して２つのＨＢＴを接続することにより、各々のＨＢＴにコレクタメサ、コレクタ電極、および配線を形成する必要がなくなる。また、電子デバイス６００の構造設計の自由度が向上する。さらに、電子デバイス６００の製造プロセスを簡略化することもできる。
【００５５】
ベース基板６０２は、図２におけるベース基板２０２に対応する。不純物領域６０４は不純物領域２０４に対応する。阻害体６０６は阻害体２０６に対応する。シード体６１２はシード体２１２に対応する。以下の説明において、半導体基板２００と重複する内容については、省略する場合がある。
【００５６】
コレクタ用半導体６３２は、例えば化合物半導体である。コレクタ用半導体６３２は、図２に示した化合物半導体２１４に対応する。コレクタ用半導体６３２は、例えばＮ型またはＰ型の化合物半導体である。コレクタ用半導体６３２は、ＨＢＴのコレクタに適する化合物半導体である。例えば、コレクタ用半導体６３２は、電子デバイス６００における他の半導体よりも低い抵抗率を有する。
【００５７】
ベース用半導体６３４は、例えば化合物半導体である。ベース用半導体６３４は、図２に示した化合物半導体２１４に対応する。ベース用半導体６３４は、コレクタ用半導体６３２と反対の伝導型を有する化合物半導体である。ベース用半導体６３４は、ＨＢＴのベースに適する化合物半導体である。
【００５８】
エミッタ用半導体６３６は、例えば化合物半導体である。エミッタ用半導体６３６は、図２に示した化合物半導体２１４に対応する。エミッタ用半導体６３６は、コレクタ用半導体６３２と同じ伝導型を有する化合物半導体である。エミッタ用半導体６３６は、ＨＢＴのエミッタに適する化合物半導体である。
【００５９】
コレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６は、例えば、シード体６１２の上に、この順に形成される。コレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６は、シード体６１２と格子整合または擬格子整合する。
【００６０】
コレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６は、例えば４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。例えば３−５族化合物半導体として、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓＰ、ＡｌＩｎＧａＰ、ＧａＮ、ＩｎＧａＮ、およびＩｎＰを例示できる。コレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６がＮＰＮ型接合またはＰＮＰ型接合を構成することにより、電子デバイス６００にはＨＢＴが形成されている。
【００６１】
コレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６は、例えば、それぞれ組成、ドーピング濃度、半導体層厚が異なる複数の半導体層から構成される積層体である。電子デバイス６００は、コレクタ用半導体６３２とシード体６１２との間、コレクタ用半導体６３２とベース用半導体６３４との間、ベース用半導体６３４とエミッタ用半導体６３６との間、エミッタ用半導体６３６とエミッタ電極６４６との間、またはベース用半導体６３４とベース電極６４４との間に、有限の厚さを有し、組成、ドーピング濃度、膜厚の異なる複数の半導体層から構成する積層体を更に有してもよい。
【００６２】
例えば、電子デバイス６００は、コレクタ用半導体６３２とシード体６１２との間に、更にサブコレクタ用半導体を有する。電子デバイス６００は、エミッタ用半導体６３６とエミッタ電極６４６との間に、更にサブエミッタ用半導体を有してもよい。
【００６３】
ベース電極６４４はベース用半導体６３４に接して形成され、ベース用半導体６３４を外部回路に接続する。ベース電極６４４は、伝導性のある材料によって形成されている。ベース電極６４４の材料の材料は、例えば金属である。ベース電極６４４の材料として、ＡｕＺｎ、ＣｒＡｕ、Ｔｉ／Ｐｔ、Ｔｉ／Ｐｔ／Ａｕを例示できる。ベース電極６４４の形成方法としては、スパッタ法、真空蒸着法等が挙げられる。
【００６４】
エミッタ電極６４６は、エミッタ用半導体６３６に接して形成され、エミッタ用半導体６３６を外部回路に接続する。エミッタ電極６４６は、伝導性のある材料によって形成されている。エミッタ電極６４６の材料は、例えば金属である。エミッタ電極６４６の材料として、ＡｕＧｅ／Ｎｉ／Ａｕ、Ｔｉ／Ｐｔ、Ｔｉ／Ｐｔ／Ａｕを例示できる。エミッタ電極６４６の形成方法としては、スパッタ法、真空蒸着法等が挙げられる。
【００６５】
図７は、電子デバイス７００の断面の一例を示す。電子デバイス７００は、ベース基板７０２、阻害体７０６、シード体７１２、コレクタ用半導体７３２、ベース用半導体７３４、エミッタ用半導体７３６、コレクタ電極７４２、ベース電極７４４、エミッタ電極７４６、およびコレクタコンタクト用半導体７５２を備える。ベース基板７０２は不純物領域７０４を有する。
【００６６】
電子デバイス７００は、１つのＨＢＴを有する。当該ＨＢＴは、化合物半導体素子の一例である。当該ＨＢＴのコレクタ用半導体７３２は、シード体７１２を介して不純物領域７０４に電気的に結合される。電子デバイス７００においては、コレクタ電極７４２が、コレクタ用半導体７３２から分離したコレクタコンタクト用半導体７５２に設けられている。コレクタ電極７４２およびコレクタ用半導体７３２は、シード体７１２および不純物領域７０４を介して結合されている。
【００６７】
ベース基板７０２は、図６におけるベース基板６０２に対応する。不純物領域７０４は不純物領域６０４に対応する。阻害体７０６は阻害体６０６に対応する。シード体７１２はシード体６１２に対応する。
【００６８】
コレクタ用半導体７３２、ベース用半導体７３４、およびエミッタ用半導体７３６は、それぞれ図６におけるコレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６に対応する。ベース電極７４４およびエミッタ電極７４６は、それぞれベース電極６４４およびエミッタ電極６４６に対応する。以下の説明において、電子デバイス６００と重複する内容については、説明を省略する場合がある。
【００６９】
コレクタコンタクト用半導体７５２は、例えば化合物半導体である。コレクタコンタクト用半導体７５２は、例えば、コレクタコンタクト用半導体７５２に接して形成される金属電極との間にオーミック接合を形成する。コレクタコンタクト用半導体７５２は、例えばエピタキシャル成長法により、シード体７１２の上に形成される。コレクタコンタクト用半導体７５２は、シード体７１２および不純物領域７０４を介して、コレクタ用半導体７３２と電気的に結合されてもよい。
【００７０】
コレクタコンタクト用半導体７５２は、例えば４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。コレクタコンタクト用半導体７５２の材料として、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、およびＩｎＧａＰを例示できる。コレクタコンタクト用半導体７５２は、例えば、コレクタ用半導体７３２に含有されている不純物原子と同種の伝導型を示す不純物原子を含む。コレクタコンタクト用半導体７５２は、例えばコレクタ用半導体７３２より高濃度に不純物原子を含む。
【００７１】
コレクタ電極７４２は、例えば、コレクタコンタクト用半導体７５２に接して形成される。コレクタ電極７４２は、例えば、コレクタコンタクト用半導体７５２、シード体７１２、および不純物領域７０４を介して、コレクタ用半導体７３２と電気的に結合される。コレクタ電極７４２は、コレクタ用半導体７３２を外部回路に接続する。コレクタ電極７４２は、伝導性のある材料によって形成される。コレクタ電極７４２の材料は、例えば金属である。コレクタ電極７４２の材料として、ＡｕＧｅ／Ｎｉ／Ａｕを例示できる。コレクタ電極７４２の形成方法としては、スパッタ法、真空蒸着法等が挙げられる。
【００７２】
電子デバイス７００においては、コレクタ電極７４２が不純物領域７０４を介してコレクタ用半導体７３２と電気的に結合されるので、電子デバイス７００はコレクタメサを有する必要がない。従って、エミッタメサの頂上の面積を、ベース基板７０２が不純物領域７０４を有しない場合と同等に確保しながら、阻害体７０６の開口７０８を小さくして、選択エピタキシャル領域を縮小することができる。選択エピタキシャル領域が縮小することにより、ベース基板７０２とシード体７１２との格子定数の違いによりシード体７１２の内部に生成する転位等の格子欠陥を低減し、シード体７１２の結晶質を高めることができる。
【００７３】
なお、コレクタを阻害体７０６の開口７０８の内部に形成することにより、ＨＢＴと阻害体７０６またはベース基板７０２との間の段差を低減することができる。当該段差を低減することにより、後続のデバイスプロセスにおける平坦化が容易になる。従って、電子デバイス７００の構造は、平坦化が必要とされるシリコンプロセス等の半導体デバイス製造プロセスにおける微細加工に適している。
【００７４】
図８は、電子デバイス８００の断面の一例を示す。電子デバイス８００は、ベース基板８０２、阻害体８０６、シード体８１２、コレクタ用半導体８３２、ベース用半導体８３４、エミッタ用半導体８３６、ベースメサ８３８、コレクタ電極８４２、ベース電極８４４、エミッタ電極８４６、およびコレクタコンタクト用半導体８５２を備える。ベース基板８０２は不純物領域８０４を有する。電子デバイス８００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。電子デバイス８００は、阻害体８０６の上に、ベース用半導体８３４の側面に接してラテラル成長したベースメサ８３８が形成されている点で電子デバイス７００と異なる。
【００７５】
ベース基板８０２は、図７におけるベース基板７０２に対応する。不純物領域８０４は、不純物領域７０４に対応する。阻害体８０６は、阻害体７０６に対応する。シード体８１２は、シード体７１２に対応する。コレクタコンタクト用半導体８５２は、コレクタコンタクト用半導体７５２に対応する。
【００７６】
コレクタ用半導体８３２、ベース用半導体８３４、およびエミッタ用半導体８３６は、それぞれ図７におけるコレクタ用半導体７３２、ベース用半導体７３４、およびエミッタ用半導体７３６に対応する。コレクタ電極８４２およびエミッタ電極８４６は、それぞれコレクタ電極７４２およびエミッタ電極７４６に対応する。従って、以下の説明において、電子デバイス７００と重複する内容については、説明を省略する場合がある。
【００７７】
ベースメサ８３８は、ベース用半導体８３４と同じ組成を有する化合物半導体である。ベースメサ８３８は、例えば、ベース用半導体８３４に含有されている不純物原子と同種の伝導型を示す不純物原子を含む。ベースメサ８３８は、ベース用半導体８３４より高濃度に当該不純物原子を含んでもよい。ベースメサ８３８は、単結晶であってもよく、多結晶であってもよい。ベースメサ８３８は、一例として、阻害体８０６の上に、ベース用半導体８３４の側面に接して形成される。ベースメサ８３８の形成方法として、ＣＶＤ法およびＭＯＣＶＤ法等を例示できる。
【００７８】
ベース電極８４４は、ベースメサ８３８に接して形成される。ベース電極８４４は、ベースメサ８３８を介して、ベース用半導体８３４を外部回路に接続する。ベース電極８４４は、伝導性のある材料によって形成される。ベース電極８４４の材料は、例えば金属である。ベース電極８４４の材料として、ＡｕＺｎ、ＣｒＡｕ、Ｔｉ／Ｐｔ、Ｔｉ／Ｐｔ／Ａｕを例示できる。ベース電極８４４の形成方法としては、スパッタ法および真空蒸着法等が挙げられる。
【００７９】
電子デバイス８００は、阻害体８０６の上に、ベース用半導体８３４の側面に接して形成されたベースメサ８３８を有するので、電子デバイス７００に形成されていたエミッタメサが不要になる。その結果、電子デバイス８００は、エミッタ電極に用いる領域として、電子デバイス７００よりも大きな面積を確保することができる。図８に示すように、大きい面積のエミッタ用半導体８３６を確保することにより、より均一なＨＢＴ内部電界分布を実現できるので、ＨＢＴの耐圧性を高めることができる。
【００８０】
また、電子デバイス８００においては、電子デバイス７００と同じ大きさのエミッタ用半導体８３６を有しながらも、阻害体８０６の開口８０８を小さくして、選択エピタキシャル領域を縮小することができる。選択エピタキシャル領域を縮小することにより、ベース基板８０２とシード体８１２との格子定数の違いによりシード体８１２の内部に生成する転位等の格子欠陥を低減し、シード体８１２の結晶質を高めることができる。
【００８１】
また、電子デバイス８００において、コレクタを阻害体８０６の開口８０８の内部に形成することにより、ＨＢＴと阻害体８０６またはベース基板８０２との間の段差を低減することができるので、後続のデバイスプロセスにおける平坦化が容易になる。その結果、電子デバイス８００は、微細加工が必要なシリコンプロセス等の半導体デバイス製造プロセスに適合する。
【００８２】
図９は、電子デバイス９００の断面の一例を示す。電子デバイス９００は、不純物領域８０４を有するベース基板８０２、阻害体８０６、シード体８１２、コレクタ用半導体８３２、ベース用半導体８３４、エミッタ用半導体８３６、ベースメサ８３８、コレクタ電極８４２、ベース電極８４４、およびエミッタ電極８４６を備える。電子デバイス９００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。電子デバイス９００は、コレクタコンタクト用半導体８５２を有しない点を除き、その構成は電子デバイス８００と同じである。従って、以下の説明において、電子デバイス８００と重複する内容については、説明を省略する。
【００８３】
図１０は、電子デバイス１０００の断面の一例を示す。電子デバイス１０００は、ベース基板８０２、不純物領域８０４、阻害体８０６、シード体８１２、コレクタ用半導体８３２、ベース用半導体８３４、エミッタ用半導体８３６、ベースメサ８３８、コレクタ電極８４２、ベース電極８４４、およびエミッタ電極８４６を備える。電子デバイス１０００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。電子デバイス１０００は、コレクタコンタクト用半導体８５２を有しない点、およびコレクタ電極８４２がシード体８１２を介さないで、直接に不純物領域８０４に接して形成されている点を除き、電子デバイス８００と同じ構成を有する。従って、以下の説明において、電子デバイス８００と重複する内容については、説明を省略する。
【００８４】
電子デバイス９００および電子デバイス１０００は、電子デバイス８００との構造上の差異により、電子デバイス８００に比べてコレクタ電極８４２の接触抵抗を低減することができる。電子デバイス９００および電子デバイス１０００は、図７に示した電子デバイス７００のように、エミッタメサ上にエミッタ電極およびベース電極を形成する構造を有してもよい。
【００８５】
図１１は、電子デバイス１１００の断面の一例を示す。電子デバイス１１００は、不純物領域１１０４を有するベース基板１１０２、阻害体１１０６、シード体１１１２、コレクタ用半導体１１３２、ベース用半導体１１３４、エミッタ用半導体１１３６、ベースメサ１１３８、コレクタ電極１１４２、ベース電極１１４４、エミッタ電極１１４６、およびエミッタコンタクト用半導体１１５６を備える。
【００８６】
電子デバイス１１００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。当該ＨＢＴのエミッタ用半導体１１３６は、例えば、シード体１１１２を介して、不純物領域１１０４に電気的に結合される。電子デバイス１１００は、エミッタ用半導体１１３６から分離したエミッタコンタクト用半導体１１５６に設けられたエミッタ電極１１４６を有する。エミッタ電極１１４６およびエミッタ用半導体１１３６は、シード体１１１２および不純物領域１１０４を介して、電気的に結合される。
【００８７】
ベース基板１１０２は、図８におけるベース基板８０２に対応する。不純物領域１１０４は不純物領域８０４に対応する。阻害体１１０６は阻害体８０６に対応する。シード体１１１２はシード体８１２に対応する。ベースメサ１１３８はベースメサ８３８に対応する。ベース電極８４４はベース電極８４４に対応する。従って、以下の説明において、電子デバイス８００と重複する内容については、説明を省略する場合がある。
【００８８】
エミッタ用半導体１１３６、ベース用半導体１１３４、およびコレクタ用半導体１１３２は、それぞれ図８におけるエミッタ用半導体８３６、ベース用半導体８３４、およびコレクタ用半導体８３２に対応する。但し、エミッタ用半導体１１３６、ベース用半導体１１３４、およびコレクタ用半導体１１３２は、シード体１１１２の上に、この順に形成されてよい。
【００８９】
コレクタ電極１１４２は、一例として、コレクタ用半導体１１３２に接して形成される。コレクタ電極１１４２は、コレクタ用半導体１１３２を外部回路に接続する。コレクタ電極１１４２は、例えば伝導性のある材料によって形成される。コレクタ電極１１４２の材料は、例えば金属である。コレクタ電極１１４２の材料として、ＡｕＧｅ／Ｎｉ／Ａｕを例示できる。コレクタ電極１１４２の形成方法としては、スパッタ法および真空蒸着法等が挙げられる。
【００９０】
エミッタコンタクト用半導体１１５６は、化合物半導体の一例である。エミッタコンタクト用半導体１１５６は、例えば、それに接して形成される金属電極との間にオーミック接合を形成する。エミッタコンタクト用半導体１１５６は、例えばエピタキシャル成長法により、シード体１１１２の上に形成される。エミッタコンタクト用半導体１１５６は、シード体１１１２および不純物領域１１０４を介して、エミッタ用半導体１１３６と電気的に結合されてもよい。
【００９１】
エミッタコンタクト用半導体１１５６は、例えば４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。エミッタコンタクト用半導体１１５６の材料として、ＧａＡｓおよびＩｎＧａＡｓを例示できる。エミッタコンタクト用半導体１１５６は、例えば、エミッタ用半導体１１３６に含有されている不純物原子と同種の伝導型を示す不純物原子を含む。エミッタコンタクト用半導体１１５６は、エミッタ用半導体１１３６より高濃度に当該不純物原子を含んでもよい。
【００９２】
エミッタ電極１１４６は、エミッタコンタクト用半導体１１５６に接して形成される。エミッタ電極１１４６は、エミッタコンタクト用半導体１１５６、シード体１１１２、および不純物領域１１０４を介して、エミッタ用半導体１１３６と電気的に結合されてもよい。エミッタ電極１１４６は、エミッタ用半導体１１３６を外部回路に接続する。エミッタ電極１１４６は、伝導性のある材料によって形成される。エミッタ電極１１４６の材料は、例えば金属である。エミッタ電極１１４６の材料として、ＡｕＧｅ／Ｎｉ／Ａｕを例示できる。エミッタ電極１１４６の形成方法としては、スパッタ法、真空蒸着法等が挙げられる。
【００９３】
電子デバイス１１００が図１１に示す構造を有することによって、コレクタメサおよびエミッタメサを形成する必要性がなくなり、電子デバイス８００に比べて大きいエミッタ電極の面積を確保することができる。大きいエミッタ電極の面積を確保することにより、より均一なＨＢＴ内部電界分布を実現でき、ＨＢＴの耐圧性を高めることができる。
【００９４】
また、電子デバイス１１００は、電子デバイス８００と同じ大きさのエミッタ用半導体１１３６を有しながらも、電子デバイス８００における開口８０８よりも小さな面積の開口１１０８を有する。従って、電子デバイス１１００は、電子デバイス８００よりも小さな選択エピタキシャル領域を有する。電子デバイス１１００における選択エピタキシャル領域が小さいので、ベース基板１１０２とシード体１１１２との格子定数の違いによりシード体１１１２の内部に生成する転位等の格子欠陥が低減され、シード体１１１２の結晶質を高めることができる。
【００９５】
図１１のような構造においては、阻害体１１０６の開口１１０８の内部にエミッタを形成することができる。その結果、ＨＢＴと阻害体１１０６またはベース基板１１０２との間の段差を低減することができるので、後続のデバイスプロセスにおける平坦化が容易になる。その結果、電子デバイス１１００は、微細加工が必要なシリコンプロセス等の半導体デバイス製造プロセスに適合する。
【００９６】
図１１のような構造においては、シード体１１１２および不純物領域１１０４は、エミッタバラストとして機能する。具体的には、図７から図１０に示した電子デバイスの構造よりも放熱の効果が大きいので、熱暴走を抑制することができる。また、エミッタ接地の場合に、出力信号となるコレクタ信号を基板から分離することができるので、コレクタ信号に起因するノイズを低減することができる。
【００９７】
図１２は、電子デバイス１２００の断面の一例を示す。電子デバイス１２００は、不純物領域１１０４を有するベース基板１１０２、阻害体１１０６、シード体１１１２、コレクタ用半導体１１３２、ベース用半導体１１３４、エミッタ用半導体１１３６、ベースメサ１１３８、コレクタ電極１１４２、ベース電極１１４４、およびエミッタ電極１１４６を備える。電子デバイス１２００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。電子デバイス１２００は、エミッタコンタクト用半導体１１５６を有しない点を除き、その構成は電子デバイス１１００と同じである。従って、以下の説明において、電子デバイス１１００と重複する内容については、説明を省略する。
【００９８】
図１３は、電子デバイス１３００の断面の一例を示す。電子デバイス１３００は、不純物領域１１０４を有するベース基板１１０２、阻害体１１０６、シード体１１１２、コレクタ用半導体１１３２、ベース用半導体１１３４、エミッタ用半導体１１３６、ベースメサ１１３８、コレクタ電極１１４２、ベース電極１１４４、およびエミッタ電極１１４６を備える。電子デバイス１３００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。電子デバイス１３００は、エミッタコンタクト用半導体１１５６を有しない点、およびエミッタ電極１１４６がシード体１１１２を介することなく、直接に不純物領域１１０４に接して形成された点を除き、その構成は電子デバイス１１００と同じである。従って、以下の説明において、電子デバイス１１００と重複する内容については、説明を省略する。
【００９９】
電子デバイス１２００および電子デバイス１３００は、エミッタ電極１１４６がシード体１１１２を介することなく不純物領域１１０４に接しているので、電子デバイス１１００に比べて、エミッタ電極１１４６の接触抵抗が小さい。
【０１００】
図１４から図１８は、以上説明した電子デバイスのうち、典型的な電子デバイス８００の製造過程を示す。以下、図面を用いて電子デバイス８００の製造方法を説明する。電子デバイス８００の製造方法は、図３から図５を用いて説明した半導体基板を製造する段階と、コレクタがシード体８１２を介して不純物領域８０４に電気的に結合されるＨＢＴを形成する段階とを含む。
【０１０１】
図１４は、ベース基板８０２にイオン注入により不純物領域８０４を形成し、ベース基板８０２の上に開口８０８が設けられた阻害体８０６を形成し、開口８０８の内部に不純物領域８０４に接してシード体８１２を形成して得られた半導体基板を示す。例えば、ベース基板８０２にＰイオンを注入して、Ｎ型伝導型を有する不純物領域８０４を形成する。ベース基板８０２の上に、熱酸化法により酸化シリコンの阻害体８０６を形成してもよい。ＣＶＤ法により、不純物領域８０４に接して、開口８０８の内部に順次ＧｅＳｉ結晶層およびＧｅ結晶層を選択エピタキシャル成長させることで、２層構造のシード体８１２を形成してもよい。シード体８１２を加熱してもよい。各プロセスの内容については、図３から図５において説明したので、省略する。
【０１０２】
次に、図１５に示すように、シード体８１２に接して、コレクタ用半導体８３２、ベース用半導体８３４、およびエミッタ用半導体８３６を選択エピタキシャル成長させる。コレクタ用半導体８３２、ベース用半導体８３４、およびエミッタ用半導体８３６は、シード体８１２と格子整合または擬格子整合する。コレクタ用半導体８３２、ベース用半導体８３４およびエミッタ用半導体８３６は、例えば４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。例えば、ＭＯＣＶＤ法により、Ｎ型ＧａＡｓのコレクタ用半導体８３２、Ｐ型ＧａＡｓのベース用半導体およびＮ型ＩｎＧａＰのエミッタ用半導体８３６を順次シード体８１２の上に形成してよい。
【０１０３】
エピタキシャル成長方法の一例として、ＭＯＣＶＤ炉内を高純度水素で十分置換した後、シード体８１２が設けられたベース基板８０２の加熱を開始する。結晶成長時の基板温度は、４５０℃から８００℃である。ベース基板８０２が適切な温度に安定したところで炉内に砒素原料または燐原料を導入し、続いてガリウム原料またはインジウム原料を導入して、エピタキシャル成長させる。
【０１０４】
３族原子原料として、トリメチルガリウム（ＴＭＧ）およびトリメチルインジウム（ＴＭＩ）等が使用でき、５族原子原料ガスとして、アルシン（ＡｓＨ３）、ターシャリブチルアルシン（（ＣＨ３）３ＣＡｓＨ２）、ホスフィン（ＰＨ３）、およびターシャリブチルホスフィン（（ＣＨ３）３ＣＰＨ２）等を使用できる。ドナー不純物原子として、Ｓｉ、Ｓ，Ｓｅ、またはＴｅを添加してもよい。アクセプタ不純物原子として、Ｃ、Ｍｇ、またはＺｎを添加してもよい。
【０１０５】
エピタキシャル成長条件は、例えば、反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度１〜３μｍ／ｈｒである。反応炉内圧力０．１ａｔｍ、成長温度５５０℃、成長速度０．１〜１μｍ／ｈｒのエピタキシャル成長条件下で３０ｎｍ程度ＧａＡｓを積層した後にいったん成長を中断し、砒素原料雰囲気を維持しつつ６５０℃まで昇温し、再び反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度０．１〜３μｍ／ｈｒでエピタキシャル成長させてもよい。原料のキャリアガスとして、高純度水素を用いることができる。
【０１０６】
コレクタ用半導体８３２、ベース用半導体８３４、およびエミッタ用半導体８３６は、それぞれ組成、ドーピング濃度、半導体層厚の異なる複数の半導体層から構成される積層体である。電子デバイス８００は、コレクタ用半導体８３２とシード体８１２との間、コレクタ用半導体８３２とベース用半導体８３４との間、ベース用半導体８３４とエミッタ用半導体８３６との間、エミッタ用半導体８３６とエミッタ電極８４６との間、またはベース用半導体８３４とベース電極８４４との間に、有限の厚さを有し、組成、ドーピング濃度、膜厚の異なる複数の半導体層から構成する積層体を更に有してもよい。電子デバイス８００は、例えば、コレクタ用半導体８３２とシード体８１２との間に、更にサブコレクタ用半導体を有する。電子デバイス８００は、エミッタ用半導体８３６とエミッタ電極８４６との間に、更にサブエミッタ用半導体を有してもよい。
【０１０７】
電子デバイス８００を製造する場合には、図１６に示すように、コレクタコンタクト用半導体８５２を形成する部位にあるコレクタ用半導体８３２、ベース用半導体８３４、およびエミッタ用半導体８３６をエッチングにより除去して、シード体８１２を露出する。例えば、当該部位に開口が設けられたレジストマスクを形成してから、エッチングによりコレクタ用半導体８３２、ベース用半導体８３４およびエミッタ用半導体８３６を除去できる。
【０１０８】
次に、図１７に示すように、エッチングにより露出したシード体８１２に接して、コレクタコンタクト用半導体８５２を形成する。例えば、コレクタ用半導体８３２、ベース用半導体８３４、およびエミッタ用半導体８３６を覆い、コレクタコンタクト用半導体８５２を形成する部位に開口が設けられた酸化シリコン膜を形成してから、ＭＯＣＶＤ法により、シード体８１２に接して、不純物原子が高濃度にドープされたＮ型ＧａＡｓのコレクタコンタクト用半導体８５２をエピタキシャル成長させる。また、ＧａＡｓのコレクタコンタクト用半導体８５２を成長させてから、不純物原子イオンを注入することによって不純物原子をドーピングしてもよい。
【０１０９】
続いて、図１８に示すように、ベースメサ８３８を形成する。例えば、ベースメサ８３８を形成する部位に開口が設けられた酸化シリコンのマスクを形成して、ＭＯＣＶＤ法により、Ｐ型ＧａＡｓのベースメサ８３８を形成する。ベースメサ８３８は、ベース用半導体８３４より高濃度にＰ型不純物原子を含む。ベースメサ８３８は、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法またはＡＬＤ法により、多結晶を堆積（非エピタキシャル成長）させてよい。
【０１１０】
ベースメサ８３８は、一例として、次の方法によって形成される。例えば、ベース用半導体８３４をコレクタ用半導体８３２の上に形成する段階において、成長条件を制御することにより、ベース用半導体８３４を形成すると同時に、阻害体８０６の上に多結晶（ベースメサ８３８となる部分を含む。）を堆積（非エピタキシャル成長）させる。その後、エッチング等のフォトリソグラフィ法により、ベースメサ８３８を形成してもよい。
【０１１１】
また、ベースメサ８３８は、次の方法によって形成されてもよい。例えば、ベース用半導体８３４を形成する段階において成長条件を制御することにより、ベース用半導体８３４を阻害体８０６の上に沿って、横方向にラテラル成長させる。その後、エッチング等のフォトリソグラフィ法により、ベースメサ８３８を形成してもよい。
【０１１２】
さらに、図８に示したように、エミッタ電極８４６、ベース電極８４４、およびコレクタ電極８４２を形成することにより、電子デバイス８００を形成することができる。例えば、エミッタ電極８４６は、フォトリソグラフィ法により、エミッタ用半導体８３６の表面に、エミッタ電極８４６を形成する部位に開口が設けられたレジストマスクを形成して、電極用金属を蒸着してから、レジストをリフトオフすることによって形成することができる。コレクタ電極８４２およびベース電極８４４についても、同様な方法によって形成される。また、同じ材料により構成される電極は、同時に形成してもよい。
【０１１３】
図１９は、電子デバイス２０００の断面の一例を示す。電子デバイス２０００は、不純物領域２００４を有するベース基板２００２、開口２００８が設けられた阻害体２００６、シード体２０１２、コレクタ用半導体２０３２、ベース用半導体２０３４、エミッタ用半導体２０３６、ベースメサ２０３８、コレクタ電極２０４２、ベース電極２０４４、センサ用半導体２０１４、および電極２０１８を備える。電子デバイス２０００は、コレクタ用半導体２０３２、ベース用半導体２０３４、およびエミッタ用半導体２０３６を有するＨＢＴと、センサ用半導体２０１４を有するセンサ素子を含む。
【０１１４】
ベース基板２００２は、図１１に示したベース基板１１０２に対応する。不純物領域２００４は、不純物領域１１０４に対応する。阻害体２００６は、阻害体１１０６に対応する。シード体２０１２は、シード体１１１２に対応する。コレクタ用半導体２０３２、ベース用半導体２０３４およびエミッタ用半導体２０３６は、それぞれコレクタ用半導体１１３２、ベース用半導体１１３４およびエミッタ用半導体１１３６に対応する。ベースメサ２０３８は、ベースメサ１１３８に対応する。コレクタ電極２０４２およびベース電極２０４４は、それぞれコレクタ電極１１４２およびベース電極１１４４に対応する。従って、以下の説明において、電子デバイス１１００と重複する内容については、説明を省略する場合がある。
【０１１５】
センサ用半導体２０１４は、化合物半導体の一例である。センサ用半導体２０１４は、シード体２０１２に接して設けられる。センサ用半導体２０１４は、シード体２０１２と格子整合または擬格子整合している。センサ用半導体２０１４は、４族半導体、４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。例えば３−５族化合物半導体として、ＧａＡｓ、ＧａＮ、ＩｎＰ、およびＩｎＧａＡｓ等、４族半導体として、Ｇｅ等を例示できる。
【０１１６】
センサ用半導体２０１４は、他の半導体層を介してシード体２０１２の上に形成されてもよい。センサ用半導体２０１４は、例えば、組成、ドーピング濃度、厚さの異なる複数の半導体層から構成する積層体である。センサ用半導体２０１４は、Ｐ型半導体層とＮ型半導体層とを含み、ＰＮ接合を有するダイオードを構成してもよい。センサ用半導体２０１４は、例えば、エピタキシャル成長法により形成される。エピタキシャル成長法として、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法、およびＡＬＤ法を例示できる。
【０１１７】
電極２０１８は、センサ用半導体２０１４から生成する信号を出力する出力端子である。電極２０１８は、センサ用半導体２０１４を外部回路に接続する。電極２０１８は、例えば、センサ用半導体２０１４に接して形成される。電極２０１８は、伝導性のある材料によって形成される。電極２０１８の材料は、例えば金属である。電極２０１８の材料として、ＡｕＧｅ／Ｎｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、およびＩＴＯ等を例示できる。電極２０１８の形成方法としては、スパッタ法および真空蒸着法等が挙げられる。
【０１１８】
センサ用半導体２０１４および電極２０１８は、センサ素子を構成する。ここで、センサ素子とは、光、電磁波、および磁気等の何れかを検出できる素子をいう。例えば、当該センサ素子は、センサ用半導体２０１４に受光部を含むフォトダイオードである。電極２０１８は、当該センサ素子の出力端子であってよく、センサ用半導体２０１４の下部は、当該センサ素子のコモン端子である。当該センサ素子のコモン端子は、例えばシード体２０１２を介して不純物領域２００４に電気的に結合する。
【０１１９】
エミッタ用半導体２０３６は、シード体２０１２および不純物領域２００４を介して、上記センサ素子のコモン端子と電気的に結合されてもよい。コレクタ用半導体２０３２、ベース用半導体２０３４およびエミッタ用半導体２０３６から構成するＨＢＴは、例えば上記センサ素子の出力端子である電極２０１８からの出力信号を増幅する。
【０１２０】
図２０は、半導体基板２１００の断面の一例を示す。半導体基板２１００は、ベース基板２１０２、阻害体２１０６、シード体２１１２、および化合物半導体２１１４を備える。
【０１２１】
ベース基板２１０２は、不純物領域２１０４、および、第１伝導型の不純物原子を含む第１伝導型不純物領域を有する。例えば、第１伝導型不純物領域は、Ｐ型またはＮ型の不純物原子がドープされた中抵抗または低抵抗のシリコンを含む領域である。ここで、「中抵抗」とは、１Ω・ｃｍ以上１００Ω・ｃｍ未満の抵抗範囲であり、好ましくは１Ω・ｃｍ以上６０Ω・ｃｍ以下の抵抗範囲である。
【０１２２】
不純物領域２１０４は、第１伝導型不純物領域における第１伝導型の不純物原子の濃度よりも高い濃度の、第１伝導型と反対の伝導型の第２不純物原子を含む第２伝導型高濃度不純物領域である。例えば、シリコン領域にＰ型の不純物原子がドープされている場合には、不純物領域２１０４にはＮ型の不純物原子がシリコン領域よりも高い濃度でドープされている。シリコン領域にＮ型の不純物原子がドープされている場合には、不純物領域２１０４にはＰ型の不純物原子がシリコン領域よりも高い濃度でドープされている。
【０１２３】
不純物領域２１０４とベース基板２１０２との界面においては、ＰＮ接合が形成されてもよい。当該界面にＰＮ接合が形成されていることにより、不純物領域２１０４がベース基板２１０２から電気的に分離される。
【０１２４】
阻害体２１０６は、図２に示した阻害体２０６に対応する。シード体２１１２はシード体２１２に対応する。化合物半導体２１１４は化合物半導体２１４に対応する。従って、その説明を省略する。
【０１２５】
図２１は、半導体基板２２００の断面の一例を示す。半導体基板２２００は、ベース基板２１０２、阻害体２１０６、シード体２１１２、および化合物半導体２１１４を備える。ベース基板２１０２は、不純物領域２１０４および第２伝導型低濃度不純物領域２２０５を有する。
【０１２６】
半導体基板２２００は、図２０に示した半導体基板２１００に比べて、不純物領域２１０４とベース基板２１０２内のシリコン領域との間に、不純物領域２１０４よりも低い濃度であり、かつ不純物領域２１０４の伝導型と同じ伝導型の不純物原子を含む第２伝導型低濃度不純物領域２２０５を有する点において相違する。第２伝導型低濃度不純物領域２２０５に、不純物領域２１０４と同じ伝導型の不純物原子が、不純物領域２１０４より少ない濃度でドープされていることにより、不純物領域２１０４とベース基板２１０２との間にトンネル効果が発生することを防ぐことができる。
【０１２７】
図２２は、半導体基板２３００の断面の一例を示す。半導体基板２３００は、ベース基板２３０２、阻害体２３０６、シード体２３１２、および化合物半導体２３１４を備える。ベース基板２３０２においては、不純物領域が、複数のシード体２３１２に接するベース基板２３０２の表面から当該表面と反対側の面まで形成されている。例えば、ベース基板２３０２は、ベース基板２３０２の全体に不純物原子が高濃度にドープされたシリコン基板である。阻害体２３０６は、図２に示した阻害体２０６に対応する。シード体２３１２はシード体２１２に対応する。化合物半導体２３１４は化合物半導体２１４に対応する。従って、その説明を省略する。
【０１２８】
図２３は、電子デバイス２４００の断面の一例を示す。電子デバイス２４００は、ベース基板２４０２、開口２４０８が設けられた阻害体２４０６、シード体２４１２、コレクタ用半導体２４３２、ベース用半導体２４３４、エミッタ用半導体２４３６、コレクタ電極２４４２、ベース電極２４４４、およびエミッタ電極２４４６を備える。電子デバイス２４００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。
【０１２９】
電子デバイス２４００は、図７に示した電子デバイス７００に比べて、ベース基板２４０２の構成が異なる。ベース基板２４０２においては、不純物領域が、複数のシード体２３１２に接するベース基板２４０２の表面から当該表面と反対側の面まで形成されている。コレクタ電極２４４２は、ベース基板２４０２の裏面に設けられている。このような構造を有することによって、電子デバイス２４００の製造工程において、電子デバイス７００の製造工程において必要であった不純物領域７０４を形成する工程が不要になる。
【０１３０】
更に電子デバイス２４００は、電子デバイス７００においてはコレクタ電極７４２を設けるために設けられていたシード体７１２およびコレクタコンタクト用半導体７５２を有しない。電子デバイス２４００においては、不純物領域が、複数のシード体２３１２に接するベース基板２４０２の表面から当該表面と反対側の面まで形成されている。その結果、電子デバイス２４００の設計においては、電極配置の自由度が向上する。
【０１３１】
阻害体２４０６は、図７における阻害体７０６に対応する。シード体２４１２はシード体７１２に対応する。コレクタ用半導体２４３２、ベース用半導体２４３４、およびエミッタ用半導体２４３６は、それぞれコレクタ用半導体７３２、ベース用半導体７３４、およびエミッタ用半導体７３６に対応する。ベース電極２４４４およびエミッタ電極２４４６は、それぞれベース電極７４４およびエミッタ電極７４６に対応する。従って、電子デバイス７００と重複する内容については、説明を省略する。
【０１３２】
図２４は、電子デバイス２５００の断面の一例を示す。電子デバイス２５００は、ベース基板２５０２、開口２５０８が設けられた阻害体２５０６、シード体２５１２、コレクタ用半導体２５３２、ベース用半導体２５３４、エミッタ用半導体２５３６、ベースメサ２５３８、コレクタ電極２５４２、ベース電極２５４４、およびエミッタ電極２５４６を備える。電子デバイス２５００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。
【０１３３】
電子デバイス２５００は、図１１に示した電子デバイス１１００に比べて、異なる構造のベース基板２５０２を備える。ベース基板２５０２においては、不純物領域が、複数のシード体２５１２に接するベース基板２５０２の表面から当該表面と反対側の面まで形成されている。つまり、ベース基板２５０２は、全体に不純物がドープされている。従って、ベース基板２５０２の抵抗率が十分に小さいので、エミッタ電極２５４６をベース基板２５０２の裏面に配置することができる。
【０１３４】
このような構造を有する場合には、図１１に示したベース基板１１０２と異なり、ベース基板２５０２には不純物領域１１０４を設ける必要がない。更にエミッタ電極１１４６を設けるべく、別途シード体１１１２およびエミッタコンタクト用半導体１１５６を設ける必要もない。このような構造を有することによって、電子デバイス１１００において生じる効果に加えて、電子デバイス設計における電極配置の選択肢を増やすことができるという効果が生じる。
【０１３５】
阻害体２５０６は、図１１における阻害体１１０６に対応する。シード体２５１２は、シード体１１１２に対応する。コレクタ用半導体２５３２、ベース用半導体２５３４およびエミッタ用半導体２５３６は、それぞれコレクタ用半導体１１３２、ベース用半導体１１３４およびエミッタ用半導体１１３６に対応する。ベース電極２５４４およびコレクタ電極２５４２は、それぞれベース電極１１４４およびコレクタ電極１１４２に対応する。ベースメサ２５３８は、ベースメサ１１３８に対応する。従って、電子デバイス１１００と重複する内容については、説明を省略する。
【０１３６】
図２５は、電子デバイス２６００の断面の一例を示す。電子デバイス２６００は、ベース基板２６０２、ウェル２６０３、不純物領域２６０４、阻害体２６０６、シード体２６１２、化合物半導体２６１４、電極２６１８、ソース２６２２、ゲート絶縁層２６２４、ゲート電極２６２６、およびドレイン２６２８を備える。電子デバイス２６００は、１つのシリコン素子および１つの化合物半導体素子から構成される。当該シリコン素子は、シリコン原子を主成分とする活性領域を有する。「シリコン原子を主成分とする」とは、主成分がシリコン原子であって、不純物原子を含んでよいことを意味する。不純物原子には意図的に導入された不純物原子および意図しない不純物原子の両方を含む。
【０１３７】
ソース２６２２、ドレイン２６２８、ゲート絶縁層２６２４、ゲート電極２６２６、およびウェル２６０３によって、シリコン素子であるＦＥＴ（電界効果トランジスタ）が構成される。化合物半導体２６１４および電極２６１８によって、化合物半導体素子が構成される。当該化合物半導体素子は、前述のＨＢＴであってよく、ＦＥＴ、ＨＥＭＴ、ダイオード、サイリスタ、発光素子、または受光素子等である。例えば、当該化合物半導体素子は発光ダイオードであって、シリコン素子であるＦＥＴは当該発光ダイオードを駆動するトランジスタである。
【０１３８】
ベース基板２６０２は、図２におけるベース基板２０２に対応する。ベース基板２６０２は、シリコン原子を主成分とする活性領域を有するシリコン素子を形成することができるシリコン素子形成可能領域を有する。当該シリコン素子形成可能領域に、例えば、ウェル２６０３、ソース２６２２、ゲート絶縁層２６２４、ゲート電極２６２６、およびドレイン２６２８を形成することができる。
【０１３９】
不純物領域２６０４は、不純物領域２０４に対応する。不純物領域２６０４は、ベース基板２６０２の内部においてシリコン素子形成可能領域に接触する。不純物領域２６０４は、シリコン素子であるＦＥＴのソース２６２２に延伸して、接触してもよい。
【０１４０】
阻害体２６０６は阻害体２０６に対応する。シード体２６１２はシード体２１２に対応する。化合物半導体２６１４は化合物半導体２１４に対応する。従って、以下の説明において、半導体基板２００と重複する内容については、省略する場合がある。
【０１４１】
電極２６１８は、化合物半導体２６１４から生成する信号を出力する出力端子である。電極２６１８は、化合物半導体２６１４を外部回路に接続する。電極２６１８は、化合物半導体２６１４に接して形成される。電極２６１８は、伝導性のある材料によって形成される。電極２６１８は、例えば金属によって形成される。電極２６１８の材料として、ＡｕＧｅ／Ｎｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、ＩＴＯ等を例示できる。電極２６１８の形成方法としては、スパッタ法、真空蒸着法等が挙げられる。
【０１４２】
化合物半導体２６１４の下端は、化合物半導体素子のもう１つの端子を構成してもよい。化合物半導体２６１４の下端は、シード体２６１２を介して、不純物領域２６０４に電気的に結合してもよい。シリコン素子であるＦＥＴのソース２６２２と、化合物半導体２６１４の下端とは、シード体２６１２および不純物領域２６０４を介して、電気的に結合してよい。
【０１４３】
図２６から図３０は、電子デバイス２６００の製造過程の断面例を示す。以下、図面を用いて電子デバイス２６００の製造方法を説明する。電子デバイス２６００の製造方法は、シリコン素子を形成する段階、不純物領域を形成する段階、阻害体を形成する段階、シード体を形成する段階、化合物半導体を形成する段階、および化合物半導体素子を形成する段階を備える。
【０１４４】
シリコン素子を形成する段階において、図２６に示すように、ベース基板２６０２の上にマスクパターン２７０６を形成して、イオン注入によりウェル２６０３を形成する。マスクパターン２７０６は、フォトレジストマスクである。マスクパターン２７０６は、酸化シリコン、窒化シリコン、またはこれらの積層体からなるマスクである。例えば、ＣＶＤによって、ベース基板２６０２の表面に酸化シリコン膜を形成した後、エッチング等のフォトリソグラフィ法により、ウェル２６０３を形成する予定部位に、酸化シリコン膜の開口２７０８を形成することでマスクパターン２７０６を完成できる。Ｎ型ウェルを形成する場合には、Ｐ等の５族原子イオンを注入してよく、Ｐ型ウェルを形成する場合には、Ｂ等の３族原子イオンを注入してよい。イオン注入後、拡散アニールを施してもよい。
【０１４５】
次に、図２７に示すように、マスクパターン２７０６を除去して、ゲート絶縁層を形成する酸化シリコン膜２８０６を成膜して、ゲート電極を形成するポリシリコン膜２８２６を成膜する。酸化シリコン膜２８０６およびポリシリコン膜２８２６は、ＣＶＤ法により成膜できる。エッチング等のフォトリソグラフィ法により、酸化シリコン膜２８０６およびポリシリコン膜２８２６におけるソース２６２２およびドレイン２６２８を形成する部位に開口を形成して、イオン注入してもよい。ソース２６２２およびドレイン２６２８は、例えば、ウェル２６０３と反対の電気伝導型を有する。イオン注入後に、拡散アニールを施してもよい。
【０１４６】
不純物領域２６０４を形成する段階において、図２８に示すように、エッチング等のフォトリソグラフィ法により、ゲート絶縁層およびゲート電極を形成する部位以外の酸化シリコン膜２８０６およびポリシリコン膜２８２６を除去して、ゲート絶縁層２６２４およびゲート電極２６２６を形成する。マスクパターン２９０６を形成して、イオン注入により、不純物領域２６０４を形成する。マスクパターン２９０６は、フォトレジストマスクである。マスクパターン２９０６は、酸化シリコン、窒化シリコン、またはこれらの積層体からなるマスクである。マスクパターン２９０６は、マスクパターン２７０６と同様の方法によって形成されてよい。不純物領域２６０４は、ソース２６２２およびドレイン２６２８と同じ電気伝導型を有してよい。
【０１４７】
阻害体２６０６を形成する工程において、図２９に示すように、シリコン素子であるＦＥＴを覆う阻害体２６０６を形成して、阻害体２６０６に、不純物領域２６０４の少なくとも一部の領域を露出する開口２６０８を形成する。例えば、熱酸化法によって、ベース基板２６０２の全面に、阻害体２６０６となる酸化シリコン膜を形成して、エッチング等フォトリソグラフィ法により、シード体２６１２を形成する予定の部位に、不純物領域２６０４に達する開口２６０８を形成してよい。
【０１４８】
シード体を形成する段階において、図３０に示すように、開口２６０８の内部に、選択エピタキシャル成長法により、組成がＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ−ｚ（０≦ｘ＜１、０≦ｙ≦１、０≦ｚ≦１、かつ０＜ｘ＋ｙ＋ｚ≦１）であるシード体２６１２を形成する。エピタキシャル成長法として、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法、およびＡＬＤ法等を例示できる。例えば、シード体２６１２として、ＣＶＤ法によりＳｉＧｅ結晶を形成する。阻害体２６０６の表面では、シード体２６１２のエピタキシャル成長が阻害されるので、シード体２６１２が開口２６０８の内部において選択的にエピタキシャル成長する。その後に、シード体２６１２を加熱してもよい。
【０１４９】
化合物半導体を形成する段階において、図２５に示したように、シード体２６１２の上に、化合物半導体２６１４を選択エピタキシャル成長させる。エピタキシャル成長法として、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法、およびＡＬＤ法等を例示できる。化合物半導体２６１４は、シード体２６１２に格子整合または擬格子整合してよい。化合物半導体２６１４は、例えば４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。化合物半導体２６１４は、例えば、組成、ドーピング濃度、厚さの異なる複数の半導体層から構成する積層体である。例えば、化合物半導体２６１４は、Ｐ型半導体層とＮ型半導体層とを含み、ＰＮ接合を有する発光ダイオードである。
【０１５０】
化合物半導体素子を形成する段階において、図２５に示したように、電極２６１８を形成して、電子デバイス２６００を形成することができる。
【０１５１】
図３１は、半導体基板３２００の断面の一例を示す。半導体基板３２００は、ベース基板３２０２、不純物領域３２０４、開口３２０８が設けられた阻害体３２０６、シード体３２１２、および化合物半導体３２１４を備える。
【０１５２】
ベース基板３２０２は、図２におけるベース基板２０２に対応する。不純物領域３２０４は不純物領域２０４に対応する。阻害体３２０６は阻害体２０６に対応する。シード体３２１２はシード体２１２に対応する。化合物半導体３２１４は化合物半導体２１４に対応する。従って、以下の説明において、半導体基板２００と重複する内容については、省略する場合がある。
【０１５３】
図３２および図３３は、半導体基板３２００の製造過程の断面例を示す。半導体基板３２００の製造過程は、図２に示した半導体基板２００の製造過程とは、不純物領域の形成方法が相違する。半導体基板２００の製造工程においては、図３に示したように、不純物領域２０４の形成に用いるマスクパターン３０２を設けた後に、イオン注入をすることによって不純物領域２０４を形成する。これに対して半導体基板３２００の製造工程においては、図３２に示すように、阻害体３２０６を形成し、阻害体３２０６をマスクパターンとしてイオン注入して不純物領域３２０４を形成する。上記の工程で半導体基板３２００を製造することにより、マスクパターンを形成する工程を省略できる。
【０１５４】
以上の実施態様において、シリコン基板に不純物領域を形成して、電子デバイスを結合する配線の役割を持たせることにより、化合物半導体の選択エピタキシャル領域を最大限有効に活用できる。具体的には、化合物半導体の素子形成面の表面における配線を従来よりも少なくすることができるので選択エピタキシャル領域に余裕が生じる。その結果、素子表面における配線設計が容易になるとともに、電極の配置の自由度が向上する。
【０１５５】
さらに、化合物半導体の選択エピタキシャル領域を縮小できるので、ベース基板と格子整合または擬格子整合をしやすくなる。その結果、シリコン基板に形成される化合物半導体結晶性を高めることができる。化合物半導体の結晶性が高まると、当該化合物半導体に形成されるＨＢＴが均一な内部電界分布を有するので、ＨＢＴの耐圧を高めることができる。また、化合物半導体素子の段差を低減することができるので、平坦化が容易になる。その結果、以上の実施態様は、微細加工が必要なシリコンプロセス等の半導体デバイス製造プロセスに適合する。
【実施例】
【０１５６】
（実施例１）
半導体基板２３００を作成し、当該半導体基板２３００を用いた電子デバイスを作製した。半導体基板２３００は、ベース基板２３０２、阻害体２３０６、シード体２３１２、および化合物半導体２３１４を備える。ベース基板２３０２として、Ｓｉ基板の全体に不純物としてアンチモン（Ｓｂ）をドープしたｎ型の低抵抗Ｓｉ基板を用いた。低抵抗Ｓｉ基板の抵抗率は０．０１Ω・ｃｍであった。
【０１５７】
阻害体２３０６として、熱酸化法により酸化シリコン層を形成した。酸化シリコン層の厚さの平均値は、０．１μｍであった。フォトリソグラフィ法により、酸化シリコン層の一部に複数の開口を形成した。開口の大きさは、２０μｍ×２０μｍとした。
【０１５８】
酸化シリコン層に開口を形成した後、ベース基板２３０２を反応容器の内部に配置し、シード体２３１２として、ＣＶＤ法によりＧｅ結晶層を形成した。Ｇｅ結晶層は、酸化シリコン層の開口の内部に選択的に形成した。Ｇｅ結晶層の成長条件として、反応容器内の圧力を２．６ｋＰａ、温度を６００℃とした。厚さが１μｍになるようＧｅ結晶層を成長させた。さらに反応容器中で、Ｇｅ結晶層をアニールした。アニールとして、温度を８５０℃、時間を１０分間とした第１のアニールを実行した後、温度を７８０℃、時間を１０分間とした第２のアニールを実行した。アニールは、Ｇｅ結晶層を形成した後、ベース基板２３０２を反応容器から取り出すことなく実施した。
【０１５９】
Ｇｅ結晶層をアニールした後、化合物半導体２３１４としてＧａＡｓ層をＭＯＣＶＤ法により形成した。ＧａＡｓ層は、トリメチルガリウムおよびアルシンを原料ガスに用いて、成長温度が６５０℃、反応容器内の圧力が８．０ｋＰａの条件で成膜した。ＧａＡｓ層は、開口の内部で、Ｇｅ結晶層の開口から露出する面をシード面として成長した。以上の手順により、半導体基板２３００を作製できた。
【０１６０】
作製した半導体基板２３００の上に、ＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓからなるヘテロバイポーラトランジスタ（ＨＢＴ）構造を、ＭＯＣＶＤ法により形成した。引き続き、フォトリソグラフィによる加工を行い、ＨＢＴデバイス構造を作製した。その後、配線を形成して、電子デバイスを作製した。
【０１６１】
図３４は、作製した電子デバイスの半導体基板表面側からのレーザ顕微鏡写真を示す。同図において左側から順に、コレクタ端子Ｃ１、エミッタ端子Ｅ、およびベース端子Ｂを配置している。さらに半導体基板の裏面にコレクタ端子Ｃ２を形成した。なお、コレクタ端子Ｃ２は、基板裏面に形成したので同図には表れていない。
【０１６２】
エミッタ端子Ｅ、ベース端子Ｂ、およびコレクタ端子Ｃ１を観測端子とするＨＢＴ動作試験と、エミッタ端子Ｅ、ベース端子Ｂ、およびコレクタ端子Ｃ２を観測端子とするＨＢＴ動作試験を行った。その結果、何れのＨＢＴにおいても正常な動作を確認した。
【０１６３】
図３５は、複数の開口の各々にＨＢＴを形成した場合のレーザ顕微鏡写真を示す。図３４の場合と同様に、各ＨＢＴにコレクタ端子Ｃ１、エミッタ端子Ｅ、およびベース端子Ｂを形成しているが、各ＨＢＴのコレクタ端子Ｃ１、エミッタ端子Ｅ、およびベース端子Ｂのそれぞれは並列に接続している。また、半導体基板の裏面にコレクタ端子Ｃ２を形成した。図３４の場合と同様に、エミッタ端子Ｅ、ベース端子Ｂおよびコレクタ端子Ｃ１を観測端子とするＨＢＴ動作試験と、エミッタ端子Ｅ、ベース端子Ｂ、およびコレクタ端子Ｃ２を観測端子とするＨＢＴ動作試験を行ったところ、何れのＨＢＴにおいても正常な動作を確認した。
【０１６４】
以上の結果から、半導体基板の裏面にあるコレクタ端子Ｃ２が正常に機能することが確認できた。よってコレクタ端子Ｃ１を設ける必要が無く、コレクタ端子Ｃ１に占有されたスペースを、例えば配線の取り出し領域等に有効活用することができる。
【０１６５】
エッチピット法により化合物半導体２３１４であるＧａＡｓ層の表面を検査したところ、ＧａＡｓ層の表面に欠陥は発見されなかった。透過型電子顕微鏡により断面観察をしたところ、シード体２３１２であるＧｅ結晶層から化合物半導体２３１４であるＧａＡｓ層に貫通する転位は発見されなかった。
【０１６６】
（実施例２）
実施例１と同様にして、Ｓｉ基板上に、阻害体２３０６として酸化シリコン層を形成し、阻害体２３０６の一部にベース基板２３０２を露出する複数の開口を形成した。このベース基板２３０２を反応容器の内部に配置し、シード体２３１２として、ＣＶＤ法によりＧｅ結晶層を形成した。Ｇｅ結晶層は、酸化シリコン層の開口の内部に選択的に形成した。Ｇｅ結晶層の成長条件は、実施例１と同様にした。さらに反応容器中で、Ｇｅ結晶層をアニールした。アニール条件は、実施例１と同様にした。
【０１６７】
Ｇｅ結晶層をアニールした後、化合物半導体２３１４としてＧａＡｓ層をＭＯＣＶＤ法により形成した。ＧａＡｓ層は、トリメチルガリウムおよびアルシンを原料ガスに用いた。ＧａＡｓ結晶の成長は、はじめに５５０℃で低温での成長を行い、引き続き６４０℃の温度で成膜した。６４０℃の温度での成長時におけるアルシン分圧は、０．０５ｋＰａにした。引き続き、さらにこのＧａＡｓ層を核として、図８に示したベースメサ８３８、図１１に示したベースメサ１１３８、図１９に示したベースメサ２０３８、および図２４に示したベースメサ２５３８に対応するラテラル成長化合物半導体層であるＧａＡｓ層を成膜した。ラテラル成長時の成長温度は６４０℃であり、アルシン分圧は０．４３ｋＰａにした。
【０１６８】
図３６は、得られた結晶の断面における走査型電子顕微鏡写真を示す。Ｇｅ結晶の上にＧａＡｓ結晶が成長していることが確認できると共に、ＧａＡｓ結晶が、阻害体２３０６に対応する酸化シリコン層の上にもラテラル成長していることが確認できる。このラテラル成長化合物半導体層を用いて、エッチング等のフォトリソグラフィ法により、ベース等のメサを形成できる。
【０１６９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることができる。たとえば、上記した実施態様において、化合物半導体素子として、ＨＢＴを多く例示したが、化合物半導体素子は、ＦＥＴ、ＨＥＭＴ、ダイオード、サイリスタ、発光素子、または受光素子等であってよい。
【０１７０】
また、上記した実施の形態では、不純物領域１０４、不純物領域２０４、不純物領域６０４、不純物領域７０４、不純物領域８０４、不純物領域１１０４、不純物領域２００４、不純物領域２６０４、不純物領域３２０４（「不純物領域１０４等」という）が、シリコンを有するベース基板２３０２に不純物領域として形成されている場合を説明した。しかし不純物領域１０４等はシリコンアイランドとして、たとえばガラス、サファイア等の絶縁基板、あるいは酸化シリコン、窒化シリコン等の絶縁層の上に形成されていてもよい。
【０１７１】
このようなシリコンアイランドは、例えばＳＯＩ基板のＳＯＩ層をエッチングしてＳＯＩ基板の酸化シリコン層上に形成することができる。ナノインプリント技術を用いて、シリコンアイランドを絶縁基板あるいは絶縁層の上に転写形成してもよい。シリコンアイランドにシリコン素子を形成する場合、例えば図２５におけるウェル２６０３をシリコンアイランドとして形成できる。例えば酸化シリコンの上にシリコンアイランドを形成する場合、酸化シリコンを阻害体として機能させることができるので、シリコンアイランド上にシード体および化合物半導体を選択成長させることが可能になる。
【符号の説明】
【０１７２】
１００ 半導体基板、１０２ ベース基板、１０４ 不純物領域、１１２ シード体、１１４ 化合物半導体、２００ 半導体基板、２０２ ベース基板、２０４ 不純物領域、２０６ 阻害体、２０８ 開口、２１２ シード体、２１４ 化合物半導体、３０２ マスクパターン、３０８ 開口、６００ 電子デバイス、６０２ ベース基板、６０４ 不純物領域、６０６ 阻害体、６０８ 開口、６１２ シード体、６３２ コレクタ用半導体、６３４ ベース用半導体、６３６ エミッタ用半導体、６４４ ベース電極、６４６ エミッタ電極、７００ 電子デバイス、７０２ ベース基板、７０４ 不純物領域、７０６ 阻害体、７０８ 開口、７１２ シード体、７３２ コレクタ用半導体、７３４ ベース用半導体、７３６ エミッタ用半導体、７４２ コレクタ電極、７４４ ベース電極、７４６ エミッタ電極、７５２ コレクタコンタクト用半導体、８００ 電子デバイス、８０２ ベース基板、８０４ 不純物領域、８０６ 阻害体、８０８ 開口、８１２ シード体、８３２ コレクタ用半導体、８３４ ベース用半導体、８３６ エミッタ用半導体、８３８ ベースメサ、８４２ コレクタ電極、８４４ ベース電極、８４６ エミッタ電極、８５２ コレクタコンタクト用半導体、９００ 電子デバイス
【０１７３】
１０００ 電子デバイス、１１００ 電子デバイス、１１０２ ベース基板、１１０４ 不純物領域、１１０６ 阻害体、１１０８ 開口、１１１２ シード体、１１３２ コレクタ用半導体、１１３４ ベース用半導体、１１３６ エミッタ用半導体、１１３８ ベースメサ、１１４２ コレクタ電極、１１４４ ベース電極、１１４６ エミッタ電極、１１５６ エミッタコンタクト用半導体、１２００ 電子デバイス、１３００ 電子デバイス、２０００ 電子デバイス、２００２ ベース基板、２００４ 不純物領域、２００６ 阻害体、２００８ 開口、２０１２ シード体、２０１４ センサ用半導体、２０１８ 電極、２０３２ コレクタ用半導体、２０３４ ベース用半導体、２０３６ エミッタ用半導体、２０３８ ベースメサ、２０４２ コレクタ電極、２０４４ ベース電極、２１００ 半導体基板、２１０２ ベース基板、２１０４ 不純物領域、２１０６ 阻害体、２１１２ シード体、２１１４ 化合物半導体、２２００ 半導体基板、２２０５ 第２伝導型低濃度不純物領域、２３００ 半導体基板、２３０２ ベース基板、２３０６ 阻害体、２３１２ シード体、２３１４ 化合物半導体、２４００ 電子デバイス、２４０２ ベース基板、２４０６ 阻害体、２４０８ 開口、２４１２ シード体、２４３２ コレクタ用半導体、２４３４ ベース用半導体、２４３６ エミッタ用半導体、２４４２ コレクタ電極、２４４４ ベース電極、２４４６ エミッタ電極、２５００ 電子デバイス、２５０２ ベース基板、２５０６ 阻害体、２５０８ 開口、２５１２ シード体、２５３２ コレクタ用半導体、２５３４ ベース用半導体、２５３６ エミッタ用半導体、２５３８ ベースメサ、２５４２ コレクタ電極、２５４４ ベース電極、２５４６ エミッタ電極、２６００ 電子デバイス、２６０２ ベース基板、２６０３ ウェル、２６０４ 不純物領域、２６０６ 阻害体、２６０８ 開口、２６１２ シード体、２６１４ 化合物半導体、２６１８ 電極、２６２２ ソース、２６２４ ゲート絶縁層、２６２６ ゲート電極、２６２８ ドレイン、２７０６ マスクパターン、２７０８ 開口、２８０６ 酸化シリコン膜、２８２６ ポリシリコン膜、２９０６ マスクパターン、３２００ 半導体基板、３２０２ ベース基板、３２０４ 不純物領域、３２０６ 阻害体、３２０８ 開口、３２１２ シード体、３２１４ 化合物半導体
【技術分野】
【０００１】
本発明は、半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法に関する。
【背景技術】
【０００２】
特許文献１は、窒化３−５化合物半導体材料を含む３個のＬＥＤスタックが、シリコンに格子整合し、シリコン基板の上に形成された構成を開示する。
（特許文献１）特開平８−２７４３７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
シリコン基板上に３−５族化合物半導体等の結晶薄膜を形成した半導体基板を用いることにより、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光素子あるいはＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の高周波増幅素子を低コストで製造することができる。これらの素子の性能を向上させるには、化合物半導体の結晶性を向上させることが欠かせない。
【０００４】
本発明者らは、シリコン基板上に形成する化合物半導体の面積を微小領域に限定すると、シリコン基板上に形成した化合物半導体等が優れた結晶性を有することを見出した。当該化合物半導体上にＬＥＤあるいはＨＢＴ等の電子素子を形成することにより、優れた性能の電子素子を有する電子デバイスを形成することができる。
【０００５】
しかしながら、化合物半導体が形成される面積が小さい場合には、ＬＥＤあるいはＨＢＴ等の電子素子の配線を引き出す領域を確保することが困難である。例えば、化合物半導体上に引き出し配線および電極等が設けられると、ＨＢＴのチャネル等に使用できる領域が小さくなる。従って、微小な化合物半導体の領域をできるだけ用いることなく、配線等を引き出すことが好ましい。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の第１の態様においては、シリコンに不純物原子が導入された不純物領域を有するベース基板と、不純物領域に接して設けられている複数のシード体と、各々対応するシード体に接して設けられ、対応する前記シード体とそれぞれ格子整合または擬格子整合する複数の化合物半導体とを備える半導体基板を提供する。当該半導体基板は、ベース基板上に設けられ、不純物領域の少なくとも一部を露出する複数の開口が設けられた阻害体をさらに備えてもよい。複数のシード体の各々は、例えば複数の開口の各々の内部に設けられる。阻害体は、シード体と格子整合または擬格子整合する複数の化合物半導体の結晶成長を阻害する。
【０００７】
上記のベース基板は、シリコン原子を主成分とするシリコン領域を有し、不純物領域が、例えばベース基板の内部においてシリコン領域に接触している。また、ベース基板は、第１伝導型の不純物原子を含む第１伝導型不純物領域を有し、不純物領域は、第１伝導型不純物領域における第１伝導型の不純物原子の濃度よりも高い濃度の、第１伝導型と反対の伝導型の第２伝導型の不純物原子を含む第２伝導型高濃度不純物領域を有してもよい。さらに、当該ベース基板は、第１伝導型不純物領域と第２伝導型高濃度不純物領域との間に、第２伝導型高濃度不純物領域より低い濃度の第２伝導型の不純物原子を含む第２伝導型低濃度不純物領域を備えてもよい。上記不純物領域が、ベース基板が複数のシード体に接する表面から表面と反対側の面まで形成されていてもよい。
【０００８】
上記の複数のシード体の各々は、例えばＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ−ｚ（０≦ｘ＜１、０≦ｙ≦１、０≦ｚ≦１、かつ０＜ｘ＋ｙ＋ｚ≦１）を含む。また、ベース基板は、一例としてＳｉ基板またはＳＯＩ基板である。また、上記の不純物領域における抵抗率は、一例として０．０００１Ω・ｃｍ以上１Ω・ｃｍ以下である。上記の半導体基板は、複数の化合物半導体の少なくとも１つの化合物半導体を核として阻害体上にラテラル成長したラテラル成長化合物半導体をさらに備えてもよい。
【０００９】
本発明の第２の態様においては、上記の半導体基板における複数の化合物半導体のうち、少なくとも１つの化合物半導体上に設けられた化合物半導体素子を備え、化合物半導体素子は複数の端子を有し、複数の端子のうち少なくとも１つの端子は、化合物半導体素子が設けられている化合物半導体に接する少なくとも１つの複数のシード体を介して、不純物領域に電気的に結合されている電子デバイスを提供する。
【００１０】
上記の電子デバイスは、複数の化合物半導体のうちの第１化合物半導体に設けられた第１化合物半導体素子と、複数の化合物半導体のうちの第１化合物半導体と異なる第２化合物半導体に設けられた第２化合物半導体素子とを備え、第１化合物半導体素子の複数の端子のうち少なくとも１つの端子と、第２化合物半導体素子の複数の端子のうち少なくとも１つの端子とが、不純物領域を介して電気的に結合されていてもよい。複数の化合物半導体に設けられた化合物半導体素子の少なくとも一つは、ヘテロ接合バイポーラトランジスタであり、ヘテロ接合バイポーラトランジスタのコレクタが複数のシード体の少なくとも一つを介して不純物領域に電気的に結合されていてもよい。
【００１１】
また、上記電子デバイスにおいて、複数の化合物半導体に設けられた化合物半導体素子の少なくとも一つは、ヘテロ接合バイポーラトランジスタであり、ヘテロ接合バイポーラトランジスタのエミッタが複数のシード体の少なくとも一つを介して不純物領域に電気的に結合されていてもよい。さらに、上記の第１化合物半導体素子または第２化合物半導体素子の少なくとも１つは、エミッタ、ベース、またはコレクタの何れか１つをコモン端子とする、ヘテロ接合バイポーラトランジスタであり、ヘテロ接合バイポーラトランジスタ以外の第１化合物半導体素子または第２化合物半導体素子の少なくとも１つは、コモン端子および出力端子を有するセンサ素子であり、ヘテロ接合バイポーラトランジスタのコモン端子とセンサ素子のコモン端子とが、不純物領域を介して電気的に結合されていてもよい。当該ヘテロ接合バイポーラトランジスタは、例えばセンサ素子の出力端子からの信号を増幅する。
【００１２】
電子デバイスは、ベース基板に設けられた第１伝導型の不純物原子を含む第１伝導型不純物領域に設けられ、複数の端子を有し、シリコン原子を主成分とする活性領域を有するシリコン素子をさらに備え、シリコン素子の複数の端子のうち少なくとも１つの端子と、複数の化合物半導体に設けられた化合物半導体素子の複数の端子のうち少なくとも１つの端子とが、不純物領域を介して電気的に結合されていてもよい。
【００１３】
本発明の第３の態様においては、シリコンに不純物原子が導入された不純物領域を有するベース基板を準備する段階と、不純物領域に接して、複数のシード体を形成する段階と、複数のシード体を加熱する段階と、加熱された複数のシード体に、複数のシード体と格子整合または擬格子整合する化合物半導体を形成する段階とを備える半導体基板の製造方法を提供する。当該ベース基板を準備する段階においては、例えば、ベース基板の表面にマスクパターンを形成し、マスクパターンで画定された領域に不純物原子を高濃度にドープする。
【００１４】
上記ベース基板を準備する段階においては、例えば、ベース基板の表面に、結晶の成長を阻害する阻害体を形成し、阻害体に、ベース基板の少なくとも一部を露出する開口を形成し、ベース基板における開口により露出された領域に不純物原子を高濃度にドープする。上記の製造方法は、化合物半導体を核として、阻害体上にラテラル成長化合物半導体をラテラル成長させる段階をさらに備えてもよい。
【００１５】
本発明の第４の態様においては、上記半導体基板の製造方法を用いて半導体基板を製造する段階と、化合物半導体に、少なくとも１つの端子が複数のシード体の少なくとも一つを介して不純物領域に電気的に結合される化合物半導体素子を形成する段階と備える電子デバイスの製造方法を提供する。
【図面の簡単な説明】
【００１６】
【図１】半導体基板１００の断面の一例を示す。
【図２】半導体基板２００の断面の一例を示す。
【図３】半導体基板２００の製造過程の断面例を示す。
【図４】半導体基板２００の製造過程の断面例を示す。
【図５】半導体基板２００の製造過程の断面例を示す。
【図６】電子デバイス６００の断面の一例を示す。
【図７】電子デバイス７００の断面の一例を示す。
【図８】電子デバイス８００の断面の一例を示す。
【図９】電子デバイス９００の断面の一例を示す。
【図１０】電子デバイス１０００の断面の一例を示す。
【図１１】電子デバイス１１００の断面の一例を示す。
【図１２】電子デバイス１２００の断面の一例を示す。
【図１３】電子デバイス１３００の断面の一例を示す。
【図１４】電子デバイス８００の製造過程の断面例を示す。
【図１５】電子デバイス８００の製造過程の断面例を示す。
【図１６】電子デバイス８００の製造過程の断面例を示す。
【図１７】電子デバイス８００の製造過程の断面例を示す。
【図１８】電子デバイス８００の製造過程の断面例を示す。
【図１９】電子デバイス２０００の断面の一例を示す。
【図２０】半導体基板２１００の断面の一例を示す。
【図２１】半導体基板２２００の断面の一例を示す。
【図２２】半導体基板２３００の断面の一例を示す。
【図２３】電子デバイス２４００の断面の一例を示す。
【図２４】電子デバイス２５００の断面の一例を示す。
【図２５】電子デバイス２６００の断面の一例を示す。
【図２６】電子デバイス２６００の製造過程の断面例を示す。
【図２７】電子デバイス２６００の製造過程の断面例を示す。
【図２８】電子デバイス２６００の製造過程の断面例を示す。
【図２９】電子デバイス２６００の製造過程の断面例を示す。
【図３０】電子デバイス２６００の製造過程の断面例を示す。
【図３１】半導体基板３２００の断面の一例を示す。
【図３２】半導体基板３２００の製造過程の断面例を示す。
【図３３】半導体基板３２００の製造過程の断面例を示す。
【図３４】半導体基板２３００を用いて形成したＨＢＴのレーザ顕微鏡写真を示す。
【図３５】複数の開口の各々にＨＢＴを形成した場合のレーザ顕微鏡写真を示す。
【図３６】結晶の断面におけるレーザ顕微鏡写真を示す。
【発明を実施するための形態】
【００１７】
図１は、一実施形態である半導体基板１００の断面の一例を示す。半導体基板１００は、ベース基板１０２、シード体１１２、および化合物半導体１１４を備える。
【００１８】
ベース基板１０２は、シリコンに不純物原子が導入された不純物領域１０４を有する。不純物領域１０４は、不純物原子が導入されることによってキャリア（自由電子または自由正孔）が発生するので、不純物原子が導入されていないシリコンに比べて低い抵抗率を有する。例えば、不純物領域１０４の抵抗率は、０．０００１Ω・ｃｍ以上１Ω・ｃｍ以下であり、好ましくは０．０００１Ω・ｃｍ以上０．２Ω・ｃｍ以下である。ベース基板１０２は、不純物領域１０４よりも抵抗率が高いシリコン領域を含んでもよい。当該シリコン領域の抵抗率は、例えば１００Ω・ｃｍ以上である。
【００１９】
不純物領域１０４は、基板の内部に設けられる。例えば、不純物領域１０４は、上記シリコン領域の一部に、Ｎ型の不純物原子またはＰ型の不純物原子が高濃度にドープされることにより形成される、Ｎ型高濃度不純物領域またはＰ型高濃度不純物領域である。「高濃度」とは、不純物領域の抵抗率を０．０００１Ω・ｃｍ以上１Ω・ｃｍ以下にすることができる不純物原子濃度をいう。不純物原子のドープ法として、熱拡散法、イオン注入法等を例示できる。
【００２０】
ベース基板１０２は、表面にシリコン結晶を有する。ここで、「表面にシリコン結晶を有する」とは、少なくともベース基板１０２の表面にシリコン原子で構成される領域を有することを意味する。例えば、ベース基板１０２は、基板全体がシリコン原子で構成されるシリコンウェハである。ベース基板１０２は、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）ウェハのように絶縁層の上にシリコン層を有する構造を有していてもよい。
【００２１】
なお、ベース基板１０２は、シリコンとは異なる組成を有するサファイア基板およびガラス基板等に結晶成長したシリコン層を有してもよい。さらに、ベース基板１０２は、基板表面のシリコン層に形成された、自然酸化層等の薄い酸化シリコン層あるいは窒化シリコン層を有してもよい。
【００２２】
半導体基板１００は、ベース基板１０２上に設けられた複数のシード体１１２を有する。複数のシード体１１２は、それぞれ不純物領域１０４に接して設けられている。化合物半導体１１４は、各々対応するシード体１１２に接して設けられ、対応するシード体１１２と格子整合または擬格子整合している。それぞれのシード体１１２に１つの化合物半導体１１４が設けられてもよく、それぞれのシード体１１２に複数の化合物半導体１１４が設けられてもよい。
【００２３】
本明細書において、「擬格子整合」とは、完全な格子整合ではないが、互いに接する２つの半導体の格子定数の差が小さく、格子不整合による欠陥の発生が顕著でない範囲で、互いに接する２つの半導体を積層できる状態をいう。このとき、各半導体の結晶格子が、弾性変形できる範囲内で変形することで、上記格子定数の差が吸収される。例えば、ＧｅとＧａＡｓとの、またはＧｅとＩｎＧａＰとの格子緩和限界厚さ内での積層状態を擬格子整合と称する。
【００２４】
複数のシード体１１２のうちの少なくとも１つは、不純物領域１０４と電気的に結合される。例えば、シード体１１２と不純物領域１０４との間では、キャリアが移動することができる。シード体１１２および不純物領域１０４は、電磁誘導により電気的に結合されてもよい。シード体１１２は、例えばＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ−ｚ（０≦ｘ＜１、０≦ｙ≦１、０≦ｚ≦１、かつ０＜ｘ＋ｙ＋ｚ≦１）を含む。例えば、シード体１１２は、Ｇｅ結晶、ＳｉＧｅ結晶、またはＧｅＳｎ結晶である。
【００２５】
シード体１１２は、例えば、化合物半導体１１４に良好なシード面を提供する半導体である。シード体１１２は、ベース基板１０２の表面に存在する不純物が、化合物半導体１１４の結晶性に悪影響を及ぼすことを抑制する。シード体１１２は、複数の層を有してもよい。一例として、シード体１１２は、不純物領域１０４と同じ伝導型を示す不純物原子を含む。
【００２６】
シード体１１２は、ベース基板１０２とシード体１１２との界面に接して、ベース基板１０２内に、組成がＣｘ２Ｓｉｙ２Ｇｅｚ２Ｓｎ１−ｘ２−ｙ２−ｚ２（０≦ｘ２＜１、０≦ｙ２≦１、０≦ｚ２≦１、かつ０＜ｘ２＋ｙ２＋ｚ２≦１）である界面領域を含んでよい。シード体１１２のシリコン組成ｙと、前記界面領域のシリコン組成ｙ２とは、例えばｙ２＞ｙの関係を満たす。
【００２７】
シード体１１２は、例えば、エピタキシャル成長法により形成される。エピタキシャル成長法として、化学気相析出法（ＣＶＤ法と称する）、有機金属気相成長法（ＭＯＣＶＤ法と称する）、分子線エピタキシ法（ＭＢＥ法と称する）、および原子層成長法（ＡＬＤ法と称する）を例示できる。複数のシード体１１２は、例えば、ベース基板１０２の上にシード体１１２と同じ組成の膜を形成した後にエッチング等のフォトリソグラフィ法を用いることにより、互いに離れた位置に形成される。
【００２８】
シード体１１２は、ベース基板１０２上に設けられた後に加熱されることが好ましい。シード体１１２の内部には、ベース基板１０２とシード体１１２との格子定数の違い等により、転位等の格子欠陥が発生する場合がある。上記欠陥は、例えば、シード体１１２を加熱してアニールすることにより、シード体１１２の内部を移動する。上記欠陥は、シード体１１２の内部を移動して、シード体１１２の界面またはシード体１１２の内部にあるゲッタリングシンク等に捕捉される。その結果、シード体１１２に加熱を施すことにより、シード体１１２の欠陥を低減して、シード体１１２の結晶性を向上させることができる。
【００２９】
シード体１１２は、非晶質または多結晶のＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ−ｚ（０≦ｘ＜１、０≦ｙ≦１、０≦ｚ≦１、かつ０＜ｘ＋ｙ＋ｚ≦１）を加熱することにより形成してもよい。また、シード体１１２を加熱する工程が、不純物領域１０４を形成する目的の熱拡散工程、または注入不純物原子の活性化アニール工程を兼ねてもよい。
【００３０】
シード体１１２の底面積は、例えば１ｍｍ２以下である。シード体１１２の底面積は１６００μｍ２以下であってもよい。シード体１１２の底面積は９００μｍ２以下であってもよい。また、シード体１１２の底面の最大幅は、例えば８０μｍ以下である。シード体１１２の底面の最大幅は４０μｍ以下であってもよい。
【００３１】
化合物半導体１１４は、例えば、４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。化合物半導体１１４が３−５族化合物半導体である場合には、化合物半導体１１４は、ＧａＡｓ、ＧａＮ、およびＩｎＰ等である。
【００３２】
半導体基板１００は、化合物半導体１１４とシード体１１２との間に、他の半導体層を有してもよい。例えば、半導体基板１００は、化合物半導体１１４とシード体１１２との間に、バッファ層等を有する。化合物半導体１１４は、組成、ドーピング濃度、厚さの異なる複数の半導体層から構成される積層体であってもよい。例えば、化合物半導体１１４がＰ型半導体層およびＮ型半導体層を有する場合には、ＰＮ接合を有するダイオードを構成する。化合物半導体１１４は、例えば、エピタキシャル成長法により形成される。エピタキシャル成長法として、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法、およびＡＬＤ法を例示できる。
【００３３】
図２は、他の実施形態である半導体基板２００の断面の一例を示す。半導体基板２００は、ベース基板２０２、阻害体２０６、シード体２１２、および化合物半導体２１４を備える。ベース基板２０２は不純物領域２０４を有する。
【００３４】
ベース基板２０２は、図１におけるベース基板１０２に対応する。不純物領域２０４は不純物領域１０４に対応する。シード体２１２はシード体１１２に対応する。化合物半導体２１４は化合物半導体１１４に対応する。従って、以下の説明において、半導体基板１００と重複する内容については、省略する場合がある。
【００３５】
阻害体２０６は、ベース基板２０２の上に形成される。阻害体２０６には、不純物領域２０４の少なくとも一部を露出する開口２０８が設けられる。開口２０８は、ベース基板２０２の表面まで達している。阻害体２０６には、複数の開口２０８が設けられてもよい。シード体２１２は、複数の開口２０８のうち少なくとも１つの開口の内部に形成される。
【００３６】
阻害体２０６は、結晶成長を阻害する。例えば、エピタキシャル成長法により半導体の結晶が成長する場合において、阻害体２０６の表面では、半導体の結晶がエピタキシャル成長することが阻害される。その結果、半導体の結晶は、開口２０８において選択的にエピタキシャル成長する。
【００３７】
阻害体２０６は、例えば、酸化シリコン層、窒化シリコン層、酸窒化シリコン層またはこれらを積層した層である。阻害体２０６の厚みは、一例として０．００１〜５μｍである。阻害体２０６は、例えば、熱酸化法またはＣＶＤ法等により形成される。
【００３８】
図３から図５は、半導体基板２００の製造過程における断面例を示す。半導体基板２００の製造方法は、シリコンに不純物原子が導入された不純物領域２０４を有するベース基板２０２を準備する段階、不純物領域２０４に接して、複数のシード体２１２を形成する段階、および複数のシード体２１２を加熱する段階、加熱された複数のシード体２１２に、複数のシード体２１２と格子整合または擬格子整合する化合物半導体を形成する段階を備える。
【００３９】
ベース基板２０２を準備する段階において、少なくとも表面がシリコン結晶である基板の表面に、不純物領域を形成する目的のマスクパターンを形成する。マスクパターンとして、フォトレジストマスクパターン、酸化シリコン、窒化シリコン、酸窒化シリコンまたはこれらの積層体から構成されるマスクパターンを例示できる。酸化シリコン、窒化シリコン等の形成方法として、熱酸化法、ＣＶＤ法等を例示できる。マスクパターンは、フォトリソグラフィ法によって形成される。
【００４０】
例えば、不純物原子が高濃度にドープされた不純物領域２０４をベース基板２０２に形成する場合に、ベース基板２０２の表面にフォトレジストを塗布して、フォトリソグラフィ法により不純物領域２０４を設ける予定部位に開口３０８を形成することで、図３に示すようなマスクパターン３０２を形成することができる。
【００４１】
続いて、ベース基板２０２におけるマスクパターンで画定された領域に不純物原子を高濃度にドープすることにより、不純物領域２０４を形成する。例えば、図３に示すように、不純物原子イオンを注入することにより、開口３０８が設けられたベース基板２０２の対応部位に、図４に示すような不純物領域２０４を形成する。Ｎ型不純物原子として、Ｐ、Ａｓ、Ｓｂ、Ｓ、Ｓｅ、Ｔｅ等を例示できる。Ｐ型不純物原子として、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｍｇ、Ｚｎ等を例示できる。
【００４２】
ベース基板２０２を準備する段階において、基板の上に、結晶の成長を阻害する阻害体２０６を形成し、当該阻害体２０６に、不純物領域２０４の少なくとも一部の領域を露出する開口２０８を形成してもよい。例えば、熱酸化法によって、ベース基板２０２の全面に阻害体２０６となる酸化シリコン膜を形成する。図４に示すように、エッチング等のフォトリソグラフィ法により、当該酸化シリコン膜に、不純物領域２０４の少なくとも一部を露出する複数の開口２０８を形成してもよい。
【００４３】
シード体２１２を形成する段階においては、上記開口の底部の不純物領域２０４に接して、開口の内部にシード体２１２を形成する。例えば、図５に示すように、開口２０８の内部に、不純物領域２０４に接して、選択エピタキシャル法によりシード体２１２を形成する。エピタキシャル成長法として、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法、およびＡＬＤ法を例示できる。シード体２１２として、ＣＶＤ法によりＧｅ結晶、ＳｉＧｅ結晶、またはＧｅＳｎ結晶をエピタキシャル成長させてよい。
【００４４】
シード体２１２を形成する段階において、シード体２１２に不純物原子をドープしてもよい。例えばシード体２１２がＳｉＧｅ結晶である場合、Ｎ型不純物原子として、Ｐ、Ａｓ、およびＳｂ等の５族原子を例示できる。Ｐ型不純物原子として、ＢおよびＧａ等の３族原子を例示できる。
【００４５】
シード体２１２を加熱する段階において、シード体２１２を加熱してアニールする。加熱により、ベース基板２０２とシード体２１２との格子定数の違い等に起因してシード体２１２の内部に発生した転位等の格子欠陥が低減され、シード体２１２の結晶性を向上させることができる。シード体２１２を加熱する段階においては、複数回の加熱を繰り返してもよい。例えば、シード体２１２の融点に達しない温度での高温加熱を実施した後、高温加熱の温度より低い温度での低温加熱を実施する。このような２段階の加熱を複数回繰り返してもよい。
【００４６】
高温加熱の温度および時間は、シード体２１２がＳｉｘＧｅ１−ｘ（０≦ｘ＜１）を有する場合には、例えば、８００〜９００℃で２〜１０分間である。低温加熱の温度および時間は、例えば、６５０〜７８０℃で２〜１０分間である。
【００４７】
化合物半導体を形成する段階において、加熱されたシード体２１２に接して、シード体２１２と格子整合または擬格子整合する化合物半導体を形成する。例えば、図２に示すように、シード体２１２の上に化合物半導体２１４を選択エピタキシャル成長させる。複数のシード体２１２が形成された場合に、複数のシード体２１２のそれぞれに、化合物半導体２１４を形成してもよい。
【００４８】
エピタキシャル成長法として、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法、およびＡＬＤ法を例示できる。例えば、化合物半導体２１４がＧａＡｓ、ＡｌＧａＡｓ、およびＩｎＧａＰ等の３−５族化合物半導体である場合には、ＭＯＣＶＤ法を用いて化合物半導体２１４をエピタキシャル成長させることができる。例えば、ＭＯＣＶＤ炉内を高純度水素で十分置換した後、シード体２１２を有するベース基板２０２の加熱を開始する。結晶成長時の基板温度は、例えば４５０℃から８００℃である。ベース基板２０２が適切な温度に安定したところで炉内に砒素原料または燐原料を導入し、続いてガリウム原料、アルミニウム原料またはインジウム原料を導入して、化合物半導体２１４をエピタキシャル成長させてよい。
【００４９】
３族原子原料として、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、およびトリメチルインジウム（ＴＭＩ）等を使用でき、５族原子原料ガスとして、アルシン（ＡｓＨ３）、ターシャリブチルアルシン（（ＣＨ３）３ＣＡｓＨ２）、ホスフィン（ＰＨ３）、およびターシャリブチルホスフィン（（ＣＨ３）３ＣＰＨ２）等を使用できる。エピタキシャル成長条件は、一例として、反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度０．１〜３μｍ／ｈｒである。反応炉内圧力０．１ａｔｍ、成長温度５５０℃、成長速度０．１〜１μｍ／ｈｒのエピタキシャル成長条件で、３０ｎｍ程度ＧａＡｓを積層した後に一時的に成長を中断し、砒素原料雰囲気を維持しつつ６５０℃まで昇温した後に、再び反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度０．１〜３μｍ／ｈｒのエピタキシャル成長条件としてもよい。原料のキャリアガスは、例えば高純度水素である。
【００５０】
不純物領域２０４、シード体２１２、および化合物半導体２１４の間で、各々を構成する原子を相互にドープさせてもよい。例えば、ベース基板２０２の上にシード体２１２としてＧｅ結晶を成長させ、そのＧｅ結晶の上に化合物半導体２１４を結晶成長させる場合、化合物半導体２１４の結晶成長過程において、成長途中の化合物半導体２１４にＧｅ原子を拡散させることができる。
【００５１】
また、シード体２１２を加熱する段階において、シード体２１２を構成するＧｅ結晶からのＧｅ原子の再蒸発が起こると、化合物半導体２１４の結晶成長過程において、残留したＧｅ原子を成長途中の化合物半導体２１４の中に取り込ませることができる。化合物半導体２１４の中のＧｅ原子はＮ型不純物として作用し、化合物半導体２１４の抵抗を下げる。従って、適切な条件を選択することによって、不純物領域２０４とシード体２１２、またはシード体２１２と化合物半導体２１４との間の界面抵抗等を調整でき、半導体基板２００に形成するデバイスの設計値に応じた抵抗にすることができる。
【００５２】
図６は、電子デバイス６００の断面の一例を示す。電子デバイス６００は、ベース基板６０２、開口６０８が設けられた阻害体６０６、シード体６１２、コレクタ用半導体６３２、ベース用半導体６３４、エミッタ用半導体６３６、ベース電極６４４、およびエミッタ電極６４６を備える。ベース基板６０２は不純物領域６０４を有する。
【００５３】
電子デバイス６００は、２つのシード体６１２を有する。２つのシード体６１２の上に形成されたコレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６等により、２つのＨＢＴ（ヘテロ接合バイポーラトランジスタ）が形成される。当該ＨＢＴは、化合物半導体素子の一例である。２つのＨＢＴのコレクタ用半導体６３２は、シード体６１２を介して、不純物領域６０４に電気的に結合される。
【００５４】
電子デバイス６００においては、シード体６１２および不純物領域６０４を介して、２つのＨＢＴのコレクタ用半導体６３２を電気的に結合させ、２つのＨＢＴが並列に接続されている。不純物領域６０４はコレクタ用電極またはコレクタ用電極の引き出し部として機能する。不純物領域６０４を介して２つのＨＢＴを接続することにより、各々のＨＢＴにコレクタメサ、コレクタ電極、および配線を形成する必要がなくなる。また、電子デバイス６００の構造設計の自由度が向上する。さらに、電子デバイス６００の製造プロセスを簡略化することもできる。
【００５５】
ベース基板６０２は、図２におけるベース基板２０２に対応する。不純物領域６０４は不純物領域２０４に対応する。阻害体６０６は阻害体２０６に対応する。シード体６１２はシード体２１２に対応する。以下の説明において、半導体基板２００と重複する内容については、省略する場合がある。
【００５６】
コレクタ用半導体６３２は、例えば化合物半導体である。コレクタ用半導体６３２は、図２に示した化合物半導体２１４に対応する。コレクタ用半導体６３２は、例えばＮ型またはＰ型の化合物半導体である。コレクタ用半導体６３２は、ＨＢＴのコレクタに適する化合物半導体である。例えば、コレクタ用半導体６３２は、電子デバイス６００における他の半導体よりも低い抵抗率を有する。
【００５７】
ベース用半導体６３４は、例えば化合物半導体である。ベース用半導体６３４は、図２に示した化合物半導体２１４に対応する。ベース用半導体６３４は、コレクタ用半導体６３２と反対の伝導型を有する化合物半導体である。ベース用半導体６３４は、ＨＢＴのベースに適する化合物半導体である。
【００５８】
エミッタ用半導体６３６は、例えば化合物半導体である。エミッタ用半導体６３６は、図２に示した化合物半導体２１４に対応する。エミッタ用半導体６３６は、コレクタ用半導体６３２と同じ伝導型を有する化合物半導体である。エミッタ用半導体６３６は、ＨＢＴのエミッタに適する化合物半導体である。
【００５９】
コレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６は、例えば、シード体６１２の上に、この順に形成される。コレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６は、シード体６１２と格子整合または擬格子整合する。
【００６０】
コレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６は、例えば４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。例えば３−５族化合物半導体として、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓＰ、ＡｌＩｎＧａＰ、ＧａＮ、ＩｎＧａＮ、およびＩｎＰを例示できる。コレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６がＮＰＮ型接合またはＰＮＰ型接合を構成することにより、電子デバイス６００にはＨＢＴが形成されている。
【００６１】
コレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６は、例えば、それぞれ組成、ドーピング濃度、半導体層厚が異なる複数の半導体層から構成される積層体である。電子デバイス６００は、コレクタ用半導体６３２とシード体６１２との間、コレクタ用半導体６３２とベース用半導体６３４との間、ベース用半導体６３４とエミッタ用半導体６３６との間、エミッタ用半導体６３６とエミッタ電極６４６との間、またはベース用半導体６３４とベース電極６４４との間に、有限の厚さを有し、組成、ドーピング濃度、膜厚の異なる複数の半導体層から構成する積層体を更に有してもよい。
【００６２】
例えば、電子デバイス６００は、コレクタ用半導体６３２とシード体６１２との間に、更にサブコレクタ用半導体を有する。電子デバイス６００は、エミッタ用半導体６３６とエミッタ電極６４６との間に、更にサブエミッタ用半導体を有してもよい。
【００６３】
ベース電極６４４はベース用半導体６３４に接して形成され、ベース用半導体６３４を外部回路に接続する。ベース電極６４４は、伝導性のある材料によって形成されている。ベース電極６４４の材料の材料は、例えば金属である。ベース電極６４４の材料として、ＡｕＺｎ、ＣｒＡｕ、Ｔｉ／Ｐｔ、Ｔｉ／Ｐｔ／Ａｕを例示できる。ベース電極６４４の形成方法としては、スパッタ法、真空蒸着法等が挙げられる。
【００６４】
エミッタ電極６４６は、エミッタ用半導体６３６に接して形成され、エミッタ用半導体６３６を外部回路に接続する。エミッタ電極６４６は、伝導性のある材料によって形成されている。エミッタ電極６４６の材料は、例えば金属である。エミッタ電極６４６の材料として、ＡｕＧｅ／Ｎｉ／Ａｕ、Ｔｉ／Ｐｔ、Ｔｉ／Ｐｔ／Ａｕを例示できる。エミッタ電極６４６の形成方法としては、スパッタ法、真空蒸着法等が挙げられる。
【００６５】
図７は、電子デバイス７００の断面の一例を示す。電子デバイス７００は、ベース基板７０２、阻害体７０６、シード体７１２、コレクタ用半導体７３２、ベース用半導体７３４、エミッタ用半導体７３６、コレクタ電極７４２、ベース電極７４４、エミッタ電極７４６、およびコレクタコンタクト用半導体７５２を備える。ベース基板７０２は不純物領域７０４を有する。
【００６６】
電子デバイス７００は、１つのＨＢＴを有する。当該ＨＢＴは、化合物半導体素子の一例である。当該ＨＢＴのコレクタ用半導体７３２は、シード体７１２を介して不純物領域７０４に電気的に結合される。電子デバイス７００においては、コレクタ電極７４２が、コレクタ用半導体７３２から分離したコレクタコンタクト用半導体７５２に設けられている。コレクタ電極７４２およびコレクタ用半導体７３２は、シード体７１２および不純物領域７０４を介して結合されている。
【００６７】
ベース基板７０２は、図６におけるベース基板６０２に対応する。不純物領域７０４は不純物領域６０４に対応する。阻害体７０６は阻害体６０６に対応する。シード体７１２はシード体６１２に対応する。
【００６８】
コレクタ用半導体７３２、ベース用半導体７３４、およびエミッタ用半導体７３６は、それぞれ図６におけるコレクタ用半導体６３２、ベース用半導体６３４、およびエミッタ用半導体６３６に対応する。ベース電極７４４およびエミッタ電極７４６は、それぞれベース電極６４４およびエミッタ電極６４６に対応する。以下の説明において、電子デバイス６００と重複する内容については、説明を省略する場合がある。
【００６９】
コレクタコンタクト用半導体７５２は、例えば化合物半導体である。コレクタコンタクト用半導体７５２は、例えば、コレクタコンタクト用半導体７５２に接して形成される金属電極との間にオーミック接合を形成する。コレクタコンタクト用半導体７５２は、例えばエピタキシャル成長法により、シード体７１２の上に形成される。コレクタコンタクト用半導体７５２は、シード体７１２および不純物領域７０４を介して、コレクタ用半導体７３２と電気的に結合されてもよい。
【００７０】
コレクタコンタクト用半導体７５２は、例えば４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。コレクタコンタクト用半導体７５２の材料として、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、およびＩｎＧａＰを例示できる。コレクタコンタクト用半導体７５２は、例えば、コレクタ用半導体７３２に含有されている不純物原子と同種の伝導型を示す不純物原子を含む。コレクタコンタクト用半導体７５２は、例えばコレクタ用半導体７３２より高濃度に不純物原子を含む。
【００７１】
コレクタ電極７４２は、例えば、コレクタコンタクト用半導体７５２に接して形成される。コレクタ電極７４２は、例えば、コレクタコンタクト用半導体７５２、シード体７１２、および不純物領域７０４を介して、コレクタ用半導体７３２と電気的に結合される。コレクタ電極７４２は、コレクタ用半導体７３２を外部回路に接続する。コレクタ電極７４２は、伝導性のある材料によって形成される。コレクタ電極７４２の材料は、例えば金属である。コレクタ電極７４２の材料として、ＡｕＧｅ／Ｎｉ／Ａｕを例示できる。コレクタ電極７４２の形成方法としては、スパッタ法、真空蒸着法等が挙げられる。
【００７２】
電子デバイス７００においては、コレクタ電極７４２が不純物領域７０４を介してコレクタ用半導体７３２と電気的に結合されるので、電子デバイス７００はコレクタメサを有する必要がない。従って、エミッタメサの頂上の面積を、ベース基板７０２が不純物領域７０４を有しない場合と同等に確保しながら、阻害体７０６の開口７０８を小さくして、選択エピタキシャル領域を縮小することができる。選択エピタキシャル領域が縮小することにより、ベース基板７０２とシード体７１２との格子定数の違いによりシード体７１２の内部に生成する転位等の格子欠陥を低減し、シード体７１２の結晶質を高めることができる。
【００７３】
なお、コレクタを阻害体７０６の開口７０８の内部に形成することにより、ＨＢＴと阻害体７０６またはベース基板７０２との間の段差を低減することができる。当該段差を低減することにより、後続のデバイスプロセスにおける平坦化が容易になる。従って、電子デバイス７００の構造は、平坦化が必要とされるシリコンプロセス等の半導体デバイス製造プロセスにおける微細加工に適している。
【００７４】
図８は、電子デバイス８００の断面の一例を示す。電子デバイス８００は、ベース基板８０２、阻害体８０６、シード体８１２、コレクタ用半導体８３２、ベース用半導体８３４、エミッタ用半導体８３６、ベースメサ８３８、コレクタ電極８４２、ベース電極８４４、エミッタ電極８４６、およびコレクタコンタクト用半導体８５２を備える。ベース基板８０２は不純物領域８０４を有する。電子デバイス８００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。電子デバイス８００は、阻害体８０６の上に、ベース用半導体８３４の側面に接してラテラル成長したベースメサ８３８が形成されている点で電子デバイス７００と異なる。
【００７５】
ベース基板８０２は、図７におけるベース基板７０２に対応する。不純物領域８０４は、不純物領域７０４に対応する。阻害体８０６は、阻害体７０６に対応する。シード体８１２は、シード体７１２に対応する。コレクタコンタクト用半導体８５２は、コレクタコンタクト用半導体７５２に対応する。
【００７６】
コレクタ用半導体８３２、ベース用半導体８３４、およびエミッタ用半導体８３６は、それぞれ図７におけるコレクタ用半導体７３２、ベース用半導体７３４、およびエミッタ用半導体７３６に対応する。コレクタ電極８４２およびエミッタ電極８４６は、それぞれコレクタ電極７４２およびエミッタ電極７４６に対応する。従って、以下の説明において、電子デバイス７００と重複する内容については、説明を省略する場合がある。
【００７７】
ベースメサ８３８は、ベース用半導体８３４と同じ組成を有する化合物半導体である。ベースメサ８３８は、例えば、ベース用半導体８３４に含有されている不純物原子と同種の伝導型を示す不純物原子を含む。ベースメサ８３８は、ベース用半導体８３４より高濃度に当該不純物原子を含んでもよい。ベースメサ８３８は、単結晶であってもよく、多結晶であってもよい。ベースメサ８３８は、一例として、阻害体８０６の上に、ベース用半導体８３４の側面に接して形成される。ベースメサ８３８の形成方法として、ＣＶＤ法およびＭＯＣＶＤ法等を例示できる。
【００７８】
ベース電極８４４は、ベースメサ８３８に接して形成される。ベース電極８４４は、ベースメサ８３８を介して、ベース用半導体８３４を外部回路に接続する。ベース電極８４４は、伝導性のある材料によって形成される。ベース電極８４４の材料は、例えば金属である。ベース電極８４４の材料として、ＡｕＺｎ、ＣｒＡｕ、Ｔｉ／Ｐｔ、Ｔｉ／Ｐｔ／Ａｕを例示できる。ベース電極８４４の形成方法としては、スパッタ法および真空蒸着法等が挙げられる。
【００７９】
電子デバイス８００は、阻害体８０６の上に、ベース用半導体８３４の側面に接して形成されたベースメサ８３８を有するので、電子デバイス７００に形成されていたエミッタメサが不要になる。その結果、電子デバイス８００は、エミッタ電極に用いる領域として、電子デバイス７００よりも大きな面積を確保することができる。図８に示すように、大きい面積のエミッタ用半導体８３６を確保することにより、より均一なＨＢＴ内部電界分布を実現できるので、ＨＢＴの耐圧性を高めることができる。
【００８０】
また、電子デバイス８００においては、電子デバイス７００と同じ大きさのエミッタ用半導体８３６を有しながらも、阻害体８０６の開口８０８を小さくして、選択エピタキシャル領域を縮小することができる。選択エピタキシャル領域を縮小することにより、ベース基板８０２とシード体８１２との格子定数の違いによりシード体８１２の内部に生成する転位等の格子欠陥を低減し、シード体８１２の結晶質を高めることができる。
【００８１】
また、電子デバイス８００において、コレクタを阻害体８０６の開口８０８の内部に形成することにより、ＨＢＴと阻害体８０６またはベース基板８０２との間の段差を低減することができるので、後続のデバイスプロセスにおける平坦化が容易になる。その結果、電子デバイス８００は、微細加工が必要なシリコンプロセス等の半導体デバイス製造プロセスに適合する。
【００８２】
図９は、電子デバイス９００の断面の一例を示す。電子デバイス９００は、不純物領域８０４を有するベース基板８０２、阻害体８０６、シード体８１２、コレクタ用半導体８３２、ベース用半導体８３４、エミッタ用半導体８３６、ベースメサ８３８、コレクタ電極８４２、ベース電極８４４、およびエミッタ電極８４６を備える。電子デバイス９００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。電子デバイス９００は、コレクタコンタクト用半導体８５２を有しない点を除き、その構成は電子デバイス８００と同じである。従って、以下の説明において、電子デバイス８００と重複する内容については、説明を省略する。
【００８３】
図１０は、電子デバイス１０００の断面の一例を示す。電子デバイス１０００は、ベース基板８０２、不純物領域８０４、阻害体８０６、シード体８１２、コレクタ用半導体８３２、ベース用半導体８３４、エミッタ用半導体８３６、ベースメサ８３８、コレクタ電極８４２、ベース電極８４４、およびエミッタ電極８４６を備える。電子デバイス１０００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。電子デバイス１０００は、コレクタコンタクト用半導体８５２を有しない点、およびコレクタ電極８４２がシード体８１２を介さないで、直接に不純物領域８０４に接して形成されている点を除き、電子デバイス８００と同じ構成を有する。従って、以下の説明において、電子デバイス８００と重複する内容については、説明を省略する。
【００８４】
電子デバイス９００および電子デバイス１０００は、電子デバイス８００との構造上の差異により、電子デバイス８００に比べてコレクタ電極８４２の接触抵抗を低減することができる。電子デバイス９００および電子デバイス１０００は、図７に示した電子デバイス７００のように、エミッタメサ上にエミッタ電極およびベース電極を形成する構造を有してもよい。
【００８５】
図１１は、電子デバイス１１００の断面の一例を示す。電子デバイス１１００は、不純物領域１１０４を有するベース基板１１０２、阻害体１１０６、シード体１１１２、コレクタ用半導体１１３２、ベース用半導体１１３４、エミッタ用半導体１１３６、ベースメサ１１３８、コレクタ電極１１４２、ベース電極１１４４、エミッタ電極１１４６、およびエミッタコンタクト用半導体１１５６を備える。
【００８６】
電子デバイス１１００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。当該ＨＢＴのエミッタ用半導体１１３６は、例えば、シード体１１１２を介して、不純物領域１１０４に電気的に結合される。電子デバイス１１００は、エミッタ用半導体１１３６から分離したエミッタコンタクト用半導体１１５６に設けられたエミッタ電極１１４６を有する。エミッタ電極１１４６およびエミッタ用半導体１１３６は、シード体１１１２および不純物領域１１０４を介して、電気的に結合される。
【００８７】
ベース基板１１０２は、図８におけるベース基板８０２に対応する。不純物領域１１０４は不純物領域８０４に対応する。阻害体１１０６は阻害体８０６に対応する。シード体１１１２はシード体８１２に対応する。ベースメサ１１３８はベースメサ８３８に対応する。ベース電極８４４はベース電極８４４に対応する。従って、以下の説明において、電子デバイス８００と重複する内容については、説明を省略する場合がある。
【００８８】
エミッタ用半導体１１３６、ベース用半導体１１３４、およびコレクタ用半導体１１３２は、それぞれ図８におけるエミッタ用半導体８３６、ベース用半導体８３４、およびコレクタ用半導体８３２に対応する。但し、エミッタ用半導体１１３６、ベース用半導体１１３４、およびコレクタ用半導体１１３２は、シード体１１１２の上に、この順に形成されてよい。
【００８９】
コレクタ電極１１４２は、一例として、コレクタ用半導体１１３２に接して形成される。コレクタ電極１１４２は、コレクタ用半導体１１３２を外部回路に接続する。コレクタ電極１１４２は、例えば伝導性のある材料によって形成される。コレクタ電極１１４２の材料は、例えば金属である。コレクタ電極１１４２の材料として、ＡｕＧｅ／Ｎｉ／Ａｕを例示できる。コレクタ電極１１４２の形成方法としては、スパッタ法および真空蒸着法等が挙げられる。
【００９０】
エミッタコンタクト用半導体１１５６は、化合物半導体の一例である。エミッタコンタクト用半導体１１５６は、例えば、それに接して形成される金属電極との間にオーミック接合を形成する。エミッタコンタクト用半導体１１５６は、例えばエピタキシャル成長法により、シード体１１１２の上に形成される。エミッタコンタクト用半導体１１５６は、シード体１１１２および不純物領域１１０４を介して、エミッタ用半導体１１３６と電気的に結合されてもよい。
【００９１】
エミッタコンタクト用半導体１１５６は、例えば４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。エミッタコンタクト用半導体１１５６の材料として、ＧａＡｓおよびＩｎＧａＡｓを例示できる。エミッタコンタクト用半導体１１５６は、例えば、エミッタ用半導体１１３６に含有されている不純物原子と同種の伝導型を示す不純物原子を含む。エミッタコンタクト用半導体１１５６は、エミッタ用半導体１１３６より高濃度に当該不純物原子を含んでもよい。
【００９２】
エミッタ電極１１４６は、エミッタコンタクト用半導体１１５６に接して形成される。エミッタ電極１１４６は、エミッタコンタクト用半導体１１５６、シード体１１１２、および不純物領域１１０４を介して、エミッタ用半導体１１３６と電気的に結合されてもよい。エミッタ電極１１４６は、エミッタ用半導体１１３６を外部回路に接続する。エミッタ電極１１４６は、伝導性のある材料によって形成される。エミッタ電極１１４６の材料は、例えば金属である。エミッタ電極１１４６の材料として、ＡｕＧｅ／Ｎｉ／Ａｕを例示できる。エミッタ電極１１４６の形成方法としては、スパッタ法、真空蒸着法等が挙げられる。
【００９３】
電子デバイス１１００が図１１に示す構造を有することによって、コレクタメサおよびエミッタメサを形成する必要性がなくなり、電子デバイス８００に比べて大きいエミッタ電極の面積を確保することができる。大きいエミッタ電極の面積を確保することにより、より均一なＨＢＴ内部電界分布を実現でき、ＨＢＴの耐圧性を高めることができる。
【００９４】
また、電子デバイス１１００は、電子デバイス８００と同じ大きさのエミッタ用半導体１１３６を有しながらも、電子デバイス８００における開口８０８よりも小さな面積の開口１１０８を有する。従って、電子デバイス１１００は、電子デバイス８００よりも小さな選択エピタキシャル領域を有する。電子デバイス１１００における選択エピタキシャル領域が小さいので、ベース基板１１０２とシード体１１１２との格子定数の違いによりシード体１１１２の内部に生成する転位等の格子欠陥が低減され、シード体１１１２の結晶質を高めることができる。
【００９５】
図１１のような構造においては、阻害体１１０６の開口１１０８の内部にエミッタを形成することができる。その結果、ＨＢＴと阻害体１１０６またはベース基板１１０２との間の段差を低減することができるので、後続のデバイスプロセスにおける平坦化が容易になる。その結果、電子デバイス１１００は、微細加工が必要なシリコンプロセス等の半導体デバイス製造プロセスに適合する。
【００９６】
図１１のような構造においては、シード体１１１２および不純物領域１１０４は、エミッタバラストとして機能する。具体的には、図７から図１０に示した電子デバイスの構造よりも放熱の効果が大きいので、熱暴走を抑制することができる。また、エミッタ接地の場合に、出力信号となるコレクタ信号を基板から分離することができるので、コレクタ信号に起因するノイズを低減することができる。
【００９７】
図１２は、電子デバイス１２００の断面の一例を示す。電子デバイス１２００は、不純物領域１１０４を有するベース基板１１０２、阻害体１１０６、シード体１１１２、コレクタ用半導体１１３２、ベース用半導体１１３４、エミッタ用半導体１１３６、ベースメサ１１３８、コレクタ電極１１４２、ベース電極１１４４、およびエミッタ電極１１４６を備える。電子デバイス１２００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。電子デバイス１２００は、エミッタコンタクト用半導体１１５６を有しない点を除き、その構成は電子デバイス１１００と同じである。従って、以下の説明において、電子デバイス１１００と重複する内容については、説明を省略する。
【００９８】
図１３は、電子デバイス１３００の断面の一例を示す。電子デバイス１３００は、不純物領域１１０４を有するベース基板１１０２、阻害体１１０６、シード体１１１２、コレクタ用半導体１１３２、ベース用半導体１１３４、エミッタ用半導体１１３６、ベースメサ１１３８、コレクタ電極１１４２、ベース電極１１４４、およびエミッタ電極１１４６を備える。電子デバイス１３００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。電子デバイス１３００は、エミッタコンタクト用半導体１１５６を有しない点、およびエミッタ電極１１４６がシード体１１１２を介することなく、直接に不純物領域１１０４に接して形成された点を除き、その構成は電子デバイス１１００と同じである。従って、以下の説明において、電子デバイス１１００と重複する内容については、説明を省略する。
【００９９】
電子デバイス１２００および電子デバイス１３００は、エミッタ電極１１４６がシード体１１１２を介することなく不純物領域１１０４に接しているので、電子デバイス１１００に比べて、エミッタ電極１１４６の接触抵抗が小さい。
【０１００】
図１４から図１８は、以上説明した電子デバイスのうち、典型的な電子デバイス８００の製造過程を示す。以下、図面を用いて電子デバイス８００の製造方法を説明する。電子デバイス８００の製造方法は、図３から図５を用いて説明した半導体基板を製造する段階と、コレクタがシード体８１２を介して不純物領域８０４に電気的に結合されるＨＢＴを形成する段階とを含む。
【０１０１】
図１４は、ベース基板８０２にイオン注入により不純物領域８０４を形成し、ベース基板８０２の上に開口８０８が設けられた阻害体８０６を形成し、開口８０８の内部に不純物領域８０４に接してシード体８１２を形成して得られた半導体基板を示す。例えば、ベース基板８０２にＰイオンを注入して、Ｎ型伝導型を有する不純物領域８０４を形成する。ベース基板８０２の上に、熱酸化法により酸化シリコンの阻害体８０６を形成してもよい。ＣＶＤ法により、不純物領域８０４に接して、開口８０８の内部に順次ＧｅＳｉ結晶層およびＧｅ結晶層を選択エピタキシャル成長させることで、２層構造のシード体８１２を形成してもよい。シード体８１２を加熱してもよい。各プロセスの内容については、図３から図５において説明したので、省略する。
【０１０２】
次に、図１５に示すように、シード体８１２に接して、コレクタ用半導体８３２、ベース用半導体８３４、およびエミッタ用半導体８３６を選択エピタキシャル成長させる。コレクタ用半導体８３２、ベース用半導体８３４、およびエミッタ用半導体８３６は、シード体８１２と格子整合または擬格子整合する。コレクタ用半導体８３２、ベース用半導体８３４およびエミッタ用半導体８３６は、例えば４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。例えば、ＭＯＣＶＤ法により、Ｎ型ＧａＡｓのコレクタ用半導体８３２、Ｐ型ＧａＡｓのベース用半導体およびＮ型ＩｎＧａＰのエミッタ用半導体８３６を順次シード体８１２の上に形成してよい。
【０１０３】
エピタキシャル成長方法の一例として、ＭＯＣＶＤ炉内を高純度水素で十分置換した後、シード体８１２が設けられたベース基板８０２の加熱を開始する。結晶成長時の基板温度は、４５０℃から８００℃である。ベース基板８０２が適切な温度に安定したところで炉内に砒素原料または燐原料を導入し、続いてガリウム原料またはインジウム原料を導入して、エピタキシャル成長させる。
【０１０４】
３族原子原料として、トリメチルガリウム（ＴＭＧ）およびトリメチルインジウム（ＴＭＩ）等が使用でき、５族原子原料ガスとして、アルシン（ＡｓＨ３）、ターシャリブチルアルシン（（ＣＨ３）３ＣＡｓＨ２）、ホスフィン（ＰＨ３）、およびターシャリブチルホスフィン（（ＣＨ３）３ＣＰＨ２）等を使用できる。ドナー不純物原子として、Ｓｉ、Ｓ，Ｓｅ、またはＴｅを添加してもよい。アクセプタ不純物原子として、Ｃ、Ｍｇ、またはＺｎを添加してもよい。
【０１０５】
エピタキシャル成長条件は、例えば、反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度１〜３μｍ／ｈｒである。反応炉内圧力０．１ａｔｍ、成長温度５５０℃、成長速度０．１〜１μｍ／ｈｒのエピタキシャル成長条件下で３０ｎｍ程度ＧａＡｓを積層した後にいったん成長を中断し、砒素原料雰囲気を維持しつつ６５０℃まで昇温し、再び反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度０．１〜３μｍ／ｈｒでエピタキシャル成長させてもよい。原料のキャリアガスとして、高純度水素を用いることができる。
【０１０６】
コレクタ用半導体８３２、ベース用半導体８３４、およびエミッタ用半導体８３６は、それぞれ組成、ドーピング濃度、半導体層厚の異なる複数の半導体層から構成される積層体である。電子デバイス８００は、コレクタ用半導体８３２とシード体８１２との間、コレクタ用半導体８３２とベース用半導体８３４との間、ベース用半導体８３４とエミッタ用半導体８３６との間、エミッタ用半導体８３６とエミッタ電極８４６との間、またはベース用半導体８３４とベース電極８４４との間に、有限の厚さを有し、組成、ドーピング濃度、膜厚の異なる複数の半導体層から構成する積層体を更に有してもよい。電子デバイス８００は、例えば、コレクタ用半導体８３２とシード体８１２との間に、更にサブコレクタ用半導体を有する。電子デバイス８００は、エミッタ用半導体８３６とエミッタ電極８４６との間に、更にサブエミッタ用半導体を有してもよい。
【０１０７】
電子デバイス８００を製造する場合には、図１６に示すように、コレクタコンタクト用半導体８５２を形成する部位にあるコレクタ用半導体８３２、ベース用半導体８３４、およびエミッタ用半導体８３６をエッチングにより除去して、シード体８１２を露出する。例えば、当該部位に開口が設けられたレジストマスクを形成してから、エッチングによりコレクタ用半導体８３２、ベース用半導体８３４およびエミッタ用半導体８３６を除去できる。
【０１０８】
次に、図１７に示すように、エッチングにより露出したシード体８１２に接して、コレクタコンタクト用半導体８５２を形成する。例えば、コレクタ用半導体８３２、ベース用半導体８３４、およびエミッタ用半導体８３６を覆い、コレクタコンタクト用半導体８５２を形成する部位に開口が設けられた酸化シリコン膜を形成してから、ＭＯＣＶＤ法により、シード体８１２に接して、不純物原子が高濃度にドープされたＮ型ＧａＡｓのコレクタコンタクト用半導体８５２をエピタキシャル成長させる。また、ＧａＡｓのコレクタコンタクト用半導体８５２を成長させてから、不純物原子イオンを注入することによって不純物原子をドーピングしてもよい。
【０１０９】
続いて、図１８に示すように、ベースメサ８３８を形成する。例えば、ベースメサ８３８を形成する部位に開口が設けられた酸化シリコンのマスクを形成して、ＭＯＣＶＤ法により、Ｐ型ＧａＡｓのベースメサ８３８を形成する。ベースメサ８３８は、ベース用半導体８３４より高濃度にＰ型不純物原子を含む。ベースメサ８３８は、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法またはＡＬＤ法により、多結晶を堆積（非エピタキシャル成長）させてよい。
【０１１０】
ベースメサ８３８は、一例として、次の方法によって形成される。例えば、ベース用半導体８３４をコレクタ用半導体８３２の上に形成する段階において、成長条件を制御することにより、ベース用半導体８３４を形成すると同時に、阻害体８０６の上に多結晶（ベースメサ８３８となる部分を含む。）を堆積（非エピタキシャル成長）させる。その後、エッチング等のフォトリソグラフィ法により、ベースメサ８３８を形成してもよい。
【０１１１】
また、ベースメサ８３８は、次の方法によって形成されてもよい。例えば、ベース用半導体８３４を形成する段階において成長条件を制御することにより、ベース用半導体８３４を阻害体８０６の上に沿って、横方向にラテラル成長させる。その後、エッチング等のフォトリソグラフィ法により、ベースメサ８３８を形成してもよい。
【０１１２】
さらに、図８に示したように、エミッタ電極８４６、ベース電極８４４、およびコレクタ電極８４２を形成することにより、電子デバイス８００を形成することができる。例えば、エミッタ電極８４６は、フォトリソグラフィ法により、エミッタ用半導体８３６の表面に、エミッタ電極８４６を形成する部位に開口が設けられたレジストマスクを形成して、電極用金属を蒸着してから、レジストをリフトオフすることによって形成することができる。コレクタ電極８４２およびベース電極８４４についても、同様な方法によって形成される。また、同じ材料により構成される電極は、同時に形成してもよい。
【０１１３】
図１９は、電子デバイス２０００の断面の一例を示す。電子デバイス２０００は、不純物領域２００４を有するベース基板２００２、開口２００８が設けられた阻害体２００６、シード体２０１２、コレクタ用半導体２０３２、ベース用半導体２０３４、エミッタ用半導体２０３６、ベースメサ２０３８、コレクタ電極２０４２、ベース電極２０４４、センサ用半導体２０１４、および電極２０１８を備える。電子デバイス２０００は、コレクタ用半導体２０３２、ベース用半導体２０３４、およびエミッタ用半導体２０３６を有するＨＢＴと、センサ用半導体２０１４を有するセンサ素子を含む。
【０１１４】
ベース基板２００２は、図１１に示したベース基板１１０２に対応する。不純物領域２００４は、不純物領域１１０４に対応する。阻害体２００６は、阻害体１１０６に対応する。シード体２０１２は、シード体１１１２に対応する。コレクタ用半導体２０３２、ベース用半導体２０３４およびエミッタ用半導体２０３６は、それぞれコレクタ用半導体１１３２、ベース用半導体１１３４およびエミッタ用半導体１１３６に対応する。ベースメサ２０３８は、ベースメサ１１３８に対応する。コレクタ電極２０４２およびベース電極２０４４は、それぞれコレクタ電極１１４２およびベース電極１１４４に対応する。従って、以下の説明において、電子デバイス１１００と重複する内容については、説明を省略する場合がある。
【０１１５】
センサ用半導体２０１４は、化合物半導体の一例である。センサ用半導体２０１４は、シード体２０１２に接して設けられる。センサ用半導体２０１４は、シード体２０１２と格子整合または擬格子整合している。センサ用半導体２０１４は、４族半導体、４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。例えば３−５族化合物半導体として、ＧａＡｓ、ＧａＮ、ＩｎＰ、およびＩｎＧａＡｓ等、４族半導体として、Ｇｅ等を例示できる。
【０１１６】
センサ用半導体２０１４は、他の半導体層を介してシード体２０１２の上に形成されてもよい。センサ用半導体２０１４は、例えば、組成、ドーピング濃度、厚さの異なる複数の半導体層から構成する積層体である。センサ用半導体２０１４は、Ｐ型半導体層とＮ型半導体層とを含み、ＰＮ接合を有するダイオードを構成してもよい。センサ用半導体２０１４は、例えば、エピタキシャル成長法により形成される。エピタキシャル成長法として、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法、およびＡＬＤ法を例示できる。
【０１１７】
電極２０１８は、センサ用半導体２０１４から生成する信号を出力する出力端子である。電極２０１８は、センサ用半導体２０１４を外部回路に接続する。電極２０１８は、例えば、センサ用半導体２０１４に接して形成される。電極２０１８は、伝導性のある材料によって形成される。電極２０１８の材料は、例えば金属である。電極２０１８の材料として、ＡｕＧｅ／Ｎｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、およびＩＴＯ等を例示できる。電極２０１８の形成方法としては、スパッタ法および真空蒸着法等が挙げられる。
【０１１８】
センサ用半導体２０１４および電極２０１８は、センサ素子を構成する。ここで、センサ素子とは、光、電磁波、および磁気等の何れかを検出できる素子をいう。例えば、当該センサ素子は、センサ用半導体２０１４に受光部を含むフォトダイオードである。電極２０１８は、当該センサ素子の出力端子であってよく、センサ用半導体２０１４の下部は、当該センサ素子のコモン端子である。当該センサ素子のコモン端子は、例えばシード体２０１２を介して不純物領域２００４に電気的に結合する。
【０１１９】
エミッタ用半導体２０３６は、シード体２０１２および不純物領域２００４を介して、上記センサ素子のコモン端子と電気的に結合されてもよい。コレクタ用半導体２０３２、ベース用半導体２０３４およびエミッタ用半導体２０３６から構成するＨＢＴは、例えば上記センサ素子の出力端子である電極２０１８からの出力信号を増幅する。
【０１２０】
図２０は、半導体基板２１００の断面の一例を示す。半導体基板２１００は、ベース基板２１０２、阻害体２１０６、シード体２１１２、および化合物半導体２１１４を備える。
【０１２１】
ベース基板２１０２は、不純物領域２１０４、および、第１伝導型の不純物原子を含む第１伝導型不純物領域を有する。例えば、第１伝導型不純物領域は、Ｐ型またはＮ型の不純物原子がドープされた中抵抗または低抵抗のシリコンを含む領域である。ここで、「中抵抗」とは、１Ω・ｃｍ以上１００Ω・ｃｍ未満の抵抗範囲であり、好ましくは１Ω・ｃｍ以上６０Ω・ｃｍ以下の抵抗範囲である。
【０１２２】
不純物領域２１０４は、第１伝導型不純物領域における第１伝導型の不純物原子の濃度よりも高い濃度の、第１伝導型と反対の伝導型の第２不純物原子を含む第２伝導型高濃度不純物領域である。例えば、シリコン領域にＰ型の不純物原子がドープされている場合には、不純物領域２１０４にはＮ型の不純物原子がシリコン領域よりも高い濃度でドープされている。シリコン領域にＮ型の不純物原子がドープされている場合には、不純物領域２１０４にはＰ型の不純物原子がシリコン領域よりも高い濃度でドープされている。
【０１２３】
不純物領域２１０４とベース基板２１０２との界面においては、ＰＮ接合が形成されてもよい。当該界面にＰＮ接合が形成されていることにより、不純物領域２１０４がベース基板２１０２から電気的に分離される。
【０１２４】
阻害体２１０６は、図２に示した阻害体２０６に対応する。シード体２１１２はシード体２１２に対応する。化合物半導体２１１４は化合物半導体２１４に対応する。従って、その説明を省略する。
【０１２５】
図２１は、半導体基板２２００の断面の一例を示す。半導体基板２２００は、ベース基板２１０２、阻害体２１０６、シード体２１１２、および化合物半導体２１１４を備える。ベース基板２１０２は、不純物領域２１０４および第２伝導型低濃度不純物領域２２０５を有する。
【０１２６】
半導体基板２２００は、図２０に示した半導体基板２１００に比べて、不純物領域２１０４とベース基板２１０２内のシリコン領域との間に、不純物領域２１０４よりも低い濃度であり、かつ不純物領域２１０４の伝導型と同じ伝導型の不純物原子を含む第２伝導型低濃度不純物領域２２０５を有する点において相違する。第２伝導型低濃度不純物領域２２０５に、不純物領域２１０４と同じ伝導型の不純物原子が、不純物領域２１０４より少ない濃度でドープされていることにより、不純物領域２１０４とベース基板２１０２との間にトンネル効果が発生することを防ぐことができる。
【０１２７】
図２２は、半導体基板２３００の断面の一例を示す。半導体基板２３００は、ベース基板２３０２、阻害体２３０６、シード体２３１２、および化合物半導体２３１４を備える。ベース基板２３０２においては、不純物領域が、複数のシード体２３１２に接するベース基板２３０２の表面から当該表面と反対側の面まで形成されている。例えば、ベース基板２３０２は、ベース基板２３０２の全体に不純物原子が高濃度にドープされたシリコン基板である。阻害体２３０６は、図２に示した阻害体２０６に対応する。シード体２３１２はシード体２１２に対応する。化合物半導体２３１４は化合物半導体２１４に対応する。従って、その説明を省略する。
【０１２８】
図２３は、電子デバイス２４００の断面の一例を示す。電子デバイス２４００は、ベース基板２４０２、開口２４０８が設けられた阻害体２４０６、シード体２４１２、コレクタ用半導体２４３２、ベース用半導体２４３４、エミッタ用半導体２４３６、コレクタ電極２４４２、ベース電極２４４４、およびエミッタ電極２４４６を備える。電子デバイス２４００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。
【０１２９】
電子デバイス２４００は、図７に示した電子デバイス７００に比べて、ベース基板２４０２の構成が異なる。ベース基板２４０２においては、不純物領域が、複数のシード体２３１２に接するベース基板２４０２の表面から当該表面と反対側の面まで形成されている。コレクタ電極２４４２は、ベース基板２４０２の裏面に設けられている。このような構造を有することによって、電子デバイス２４００の製造工程において、電子デバイス７００の製造工程において必要であった不純物領域７０４を形成する工程が不要になる。
【０１３０】
更に電子デバイス２４００は、電子デバイス７００においてはコレクタ電極７４２を設けるために設けられていたシード体７１２およびコレクタコンタクト用半導体７５２を有しない。電子デバイス２４００においては、不純物領域が、複数のシード体２３１２に接するベース基板２４０２の表面から当該表面と反対側の面まで形成されている。その結果、電子デバイス２４００の設計においては、電極配置の自由度が向上する。
【０１３１】
阻害体２４０６は、図７における阻害体７０６に対応する。シード体２４１２はシード体７１２に対応する。コレクタ用半導体２４３２、ベース用半導体２４３４、およびエミッタ用半導体２４３６は、それぞれコレクタ用半導体７３２、ベース用半導体７３４、およびエミッタ用半導体７３６に対応する。ベース電極２４４４およびエミッタ電極２４４６は、それぞれベース電極７４４およびエミッタ電極７４６に対応する。従って、電子デバイス７００と重複する内容については、説明を省略する。
【０１３２】
図２４は、電子デバイス２５００の断面の一例を示す。電子デバイス２５００は、ベース基板２５０２、開口２５０８が設けられた阻害体２５０６、シード体２５１２、コレクタ用半導体２５３２、ベース用半導体２５３４、エミッタ用半導体２５３６、ベースメサ２５３８、コレクタ電極２５４２、ベース電極２５４４、およびエミッタ電極２５４６を備える。電子デバイス２５００は、１つのＨＢＴから構成される。当該ＨＢＴは、化合物半導体素子の一例である。
【０１３３】
電子デバイス２５００は、図１１に示した電子デバイス１１００に比べて、異なる構造のベース基板２５０２を備える。ベース基板２５０２においては、不純物領域が、複数のシード体２５１２に接するベース基板２５０２の表面から当該表面と反対側の面まで形成されている。つまり、ベース基板２５０２は、全体に不純物がドープされている。従って、ベース基板２５０２の抵抗率が十分に小さいので、エミッタ電極２５４６をベース基板２５０２の裏面に配置することができる。
【０１３４】
このような構造を有する場合には、図１１に示したベース基板１１０２と異なり、ベース基板２５０２には不純物領域１１０４を設ける必要がない。更にエミッタ電極１１４６を設けるべく、別途シード体１１１２およびエミッタコンタクト用半導体１１５６を設ける必要もない。このような構造を有することによって、電子デバイス１１００において生じる効果に加えて、電子デバイス設計における電極配置の選択肢を増やすことができるという効果が生じる。
【０１３５】
阻害体２５０６は、図１１における阻害体１１０６に対応する。シード体２５１２は、シード体１１１２に対応する。コレクタ用半導体２５３２、ベース用半導体２５３４およびエミッタ用半導体２５３６は、それぞれコレクタ用半導体１１３２、ベース用半導体１１３４およびエミッタ用半導体１１３６に対応する。ベース電極２５４４およびコレクタ電極２５４２は、それぞれベース電極１１４４およびコレクタ電極１１４２に対応する。ベースメサ２５３８は、ベースメサ１１３８に対応する。従って、電子デバイス１１００と重複する内容については、説明を省略する。
【０１３６】
図２５は、電子デバイス２６００の断面の一例を示す。電子デバイス２６００は、ベース基板２６０２、ウェル２６０３、不純物領域２６０４、阻害体２６０６、シード体２６１２、化合物半導体２６１４、電極２６１８、ソース２６２２、ゲート絶縁層２６２４、ゲート電極２６２６、およびドレイン２６２８を備える。電子デバイス２６００は、１つのシリコン素子および１つの化合物半導体素子から構成される。当該シリコン素子は、シリコン原子を主成分とする活性領域を有する。「シリコン原子を主成分とする」とは、主成分がシリコン原子であって、不純物原子を含んでよいことを意味する。不純物原子には意図的に導入された不純物原子および意図しない不純物原子の両方を含む。
【０１３７】
ソース２６２２、ドレイン２６２８、ゲート絶縁層２６２４、ゲート電極２６２６、およびウェル２６０３によって、シリコン素子であるＦＥＴ（電界効果トランジスタ）が構成される。化合物半導体２６１４および電極２６１８によって、化合物半導体素子が構成される。当該化合物半導体素子は、前述のＨＢＴであってよく、ＦＥＴ、ＨＥＭＴ、ダイオード、サイリスタ、発光素子、または受光素子等である。例えば、当該化合物半導体素子は発光ダイオードであって、シリコン素子であるＦＥＴは当該発光ダイオードを駆動するトランジスタである。
【０１３８】
ベース基板２６０２は、図２におけるベース基板２０２に対応する。ベース基板２６０２は、シリコン原子を主成分とする活性領域を有するシリコン素子を形成することができるシリコン素子形成可能領域を有する。当該シリコン素子形成可能領域に、例えば、ウェル２６０３、ソース２６２２、ゲート絶縁層２６２４、ゲート電極２６２６、およびドレイン２６２８を形成することができる。
【０１３９】
不純物領域２６０４は、不純物領域２０４に対応する。不純物領域２６０４は、ベース基板２６０２の内部においてシリコン素子形成可能領域に接触する。不純物領域２６０４は、シリコン素子であるＦＥＴのソース２６２２に延伸して、接触してもよい。
【０１４０】
阻害体２６０６は阻害体２０６に対応する。シード体２６１２はシード体２１２に対応する。化合物半導体２６１４は化合物半導体２１４に対応する。従って、以下の説明において、半導体基板２００と重複する内容については、省略する場合がある。
【０１４１】
電極２６１８は、化合物半導体２６１４から生成する信号を出力する出力端子である。電極２６１８は、化合物半導体２６１４を外部回路に接続する。電極２６１８は、化合物半導体２６１４に接して形成される。電極２６１８は、伝導性のある材料によって形成される。電極２６１８は、例えば金属によって形成される。電極２６１８の材料として、ＡｕＧｅ／Ｎｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、ＩＴＯ等を例示できる。電極２６１８の形成方法としては、スパッタ法、真空蒸着法等が挙げられる。
【０１４２】
化合物半導体２６１４の下端は、化合物半導体素子のもう１つの端子を構成してもよい。化合物半導体２６１４の下端は、シード体２６１２を介して、不純物領域２６０４に電気的に結合してもよい。シリコン素子であるＦＥＴのソース２６２２と、化合物半導体２６１４の下端とは、シード体２６１２および不純物領域２６０４を介して、電気的に結合してよい。
【０１４３】
図２６から図３０は、電子デバイス２６００の製造過程の断面例を示す。以下、図面を用いて電子デバイス２６００の製造方法を説明する。電子デバイス２６００の製造方法は、シリコン素子を形成する段階、不純物領域を形成する段階、阻害体を形成する段階、シード体を形成する段階、化合物半導体を形成する段階、および化合物半導体素子を形成する段階を備える。
【０１４４】
シリコン素子を形成する段階において、図２６に示すように、ベース基板２６０２の上にマスクパターン２７０６を形成して、イオン注入によりウェル２６０３を形成する。マスクパターン２７０６は、フォトレジストマスクである。マスクパターン２７０６は、酸化シリコン、窒化シリコン、またはこれらの積層体からなるマスクである。例えば、ＣＶＤによって、ベース基板２６０２の表面に酸化シリコン膜を形成した後、エッチング等のフォトリソグラフィ法により、ウェル２６０３を形成する予定部位に、酸化シリコン膜の開口２７０８を形成することでマスクパターン２７０６を完成できる。Ｎ型ウェルを形成する場合には、Ｐ等の５族原子イオンを注入してよく、Ｐ型ウェルを形成する場合には、Ｂ等の３族原子イオンを注入してよい。イオン注入後、拡散アニールを施してもよい。
【０１４５】
次に、図２７に示すように、マスクパターン２７０６を除去して、ゲート絶縁層を形成する酸化シリコン膜２８０６を成膜して、ゲート電極を形成するポリシリコン膜２８２６を成膜する。酸化シリコン膜２８０６およびポリシリコン膜２８２６は、ＣＶＤ法により成膜できる。エッチング等のフォトリソグラフィ法により、酸化シリコン膜２８０６およびポリシリコン膜２８２６におけるソース２６２２およびドレイン２６２８を形成する部位に開口を形成して、イオン注入してもよい。ソース２６２２およびドレイン２６２８は、例えば、ウェル２６０３と反対の電気伝導型を有する。イオン注入後に、拡散アニールを施してもよい。
【０１４６】
不純物領域２６０４を形成する段階において、図２８に示すように、エッチング等のフォトリソグラフィ法により、ゲート絶縁層およびゲート電極を形成する部位以外の酸化シリコン膜２８０６およびポリシリコン膜２８２６を除去して、ゲート絶縁層２６２４およびゲート電極２６２６を形成する。マスクパターン２９０６を形成して、イオン注入により、不純物領域２６０４を形成する。マスクパターン２９０６は、フォトレジストマスクである。マスクパターン２９０６は、酸化シリコン、窒化シリコン、またはこれらの積層体からなるマスクである。マスクパターン２９０６は、マスクパターン２７０６と同様の方法によって形成されてよい。不純物領域２６０４は、ソース２６２２およびドレイン２６２８と同じ電気伝導型を有してよい。
【０１４７】
阻害体２６０６を形成する工程において、図２９に示すように、シリコン素子であるＦＥＴを覆う阻害体２６０６を形成して、阻害体２６０６に、不純物領域２６０４の少なくとも一部の領域を露出する開口２６０８を形成する。例えば、熱酸化法によって、ベース基板２６０２の全面に、阻害体２６０６となる酸化シリコン膜を形成して、エッチング等フォトリソグラフィ法により、シード体２６１２を形成する予定の部位に、不純物領域２６０４に達する開口２６０８を形成してよい。
【０１４８】
シード体を形成する段階において、図３０に示すように、開口２６０８の内部に、選択エピタキシャル成長法により、組成がＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ−ｚ（０≦ｘ＜１、０≦ｙ≦１、０≦ｚ≦１、かつ０＜ｘ＋ｙ＋ｚ≦１）であるシード体２６１２を形成する。エピタキシャル成長法として、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法、およびＡＬＤ法等を例示できる。例えば、シード体２６１２として、ＣＶＤ法によりＳｉＧｅ結晶を形成する。阻害体２６０６の表面では、シード体２６１２のエピタキシャル成長が阻害されるので、シード体２６１２が開口２６０８の内部において選択的にエピタキシャル成長する。その後に、シード体２６１２を加熱してもよい。
【０１４９】
化合物半導体を形成する段階において、図２５に示したように、シード体２６１２の上に、化合物半導体２６１４を選択エピタキシャル成長させる。エピタキシャル成長法として、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法、およびＡＬＤ法等を例示できる。化合物半導体２６１４は、シード体２６１２に格子整合または擬格子整合してよい。化合物半導体２６１４は、例えば４族化合物半導体、３−５族化合物半導体、または２−６族化合物半導体である。化合物半導体２６１４は、例えば、組成、ドーピング濃度、厚さの異なる複数の半導体層から構成する積層体である。例えば、化合物半導体２６１４は、Ｐ型半導体層とＮ型半導体層とを含み、ＰＮ接合を有する発光ダイオードである。
【０１５０】
化合物半導体素子を形成する段階において、図２５に示したように、電極２６１８を形成して、電子デバイス２６００を形成することができる。
【０１５１】
図３１は、半導体基板３２００の断面の一例を示す。半導体基板３２００は、ベース基板３２０２、不純物領域３２０４、開口３２０８が設けられた阻害体３２０６、シード体３２１２、および化合物半導体３２１４を備える。
【０１５２】
ベース基板３２０２は、図２におけるベース基板２０２に対応する。不純物領域３２０４は不純物領域２０４に対応する。阻害体３２０６は阻害体２０６に対応する。シード体３２１２はシード体２１２に対応する。化合物半導体３２１４は化合物半導体２１４に対応する。従って、以下の説明において、半導体基板２００と重複する内容については、省略する場合がある。
【０１５３】
図３２および図３３は、半導体基板３２００の製造過程の断面例を示す。半導体基板３２００の製造過程は、図２に示した半導体基板２００の製造過程とは、不純物領域の形成方法が相違する。半導体基板２００の製造工程においては、図３に示したように、不純物領域２０４の形成に用いるマスクパターン３０２を設けた後に、イオン注入をすることによって不純物領域２０４を形成する。これに対して半導体基板３２００の製造工程においては、図３２に示すように、阻害体３２０６を形成し、阻害体３２０６をマスクパターンとしてイオン注入して不純物領域３２０４を形成する。上記の工程で半導体基板３２００を製造することにより、マスクパターンを形成する工程を省略できる。
【０１５４】
以上の実施態様において、シリコン基板に不純物領域を形成して、電子デバイスを結合する配線の役割を持たせることにより、化合物半導体の選択エピタキシャル領域を最大限有効に活用できる。具体的には、化合物半導体の素子形成面の表面における配線を従来よりも少なくすることができるので選択エピタキシャル領域に余裕が生じる。その結果、素子表面における配線設計が容易になるとともに、電極の配置の自由度が向上する。
【０１５５】
さらに、化合物半導体の選択エピタキシャル領域を縮小できるので、ベース基板と格子整合または擬格子整合をしやすくなる。その結果、シリコン基板に形成される化合物半導体結晶性を高めることができる。化合物半導体の結晶性が高まると、当該化合物半導体に形成されるＨＢＴが均一な内部電界分布を有するので、ＨＢＴの耐圧を高めることができる。また、化合物半導体素子の段差を低減することができるので、平坦化が容易になる。その結果、以上の実施態様は、微細加工が必要なシリコンプロセス等の半導体デバイス製造プロセスに適合する。
【実施例】
【０１５６】
（実施例１）
半導体基板２３００を作成し、当該半導体基板２３００を用いた電子デバイスを作製した。半導体基板２３００は、ベース基板２３０２、阻害体２３０６、シード体２３１２、および化合物半導体２３１４を備える。ベース基板２３０２として、Ｓｉ基板の全体に不純物としてアンチモン（Ｓｂ）をドープしたｎ型の低抵抗Ｓｉ基板を用いた。低抵抗Ｓｉ基板の抵抗率は０．０１Ω・ｃｍであった。
【０１５７】
阻害体２３０６として、熱酸化法により酸化シリコン層を形成した。酸化シリコン層の厚さの平均値は、０．１μｍであった。フォトリソグラフィ法により、酸化シリコン層の一部に複数の開口を形成した。開口の大きさは、２０μｍ×２０μｍとした。
【０１５８】
酸化シリコン層に開口を形成した後、ベース基板２３０２を反応容器の内部に配置し、シード体２３１２として、ＣＶＤ法によりＧｅ結晶層を形成した。Ｇｅ結晶層は、酸化シリコン層の開口の内部に選択的に形成した。Ｇｅ結晶層の成長条件として、反応容器内の圧力を２．６ｋＰａ、温度を６００℃とした。厚さが１μｍになるようＧｅ結晶層を成長させた。さらに反応容器中で、Ｇｅ結晶層をアニールした。アニールとして、温度を８５０℃、時間を１０分間とした第１のアニールを実行した後、温度を７８０℃、時間を１０分間とした第２のアニールを実行した。アニールは、Ｇｅ結晶層を形成した後、ベース基板２３０２を反応容器から取り出すことなく実施した。
【０１５９】
Ｇｅ結晶層をアニールした後、化合物半導体２３１４としてＧａＡｓ層をＭＯＣＶＤ法により形成した。ＧａＡｓ層は、トリメチルガリウムおよびアルシンを原料ガスに用いて、成長温度が６５０℃、反応容器内の圧力が８．０ｋＰａの条件で成膜した。ＧａＡｓ層は、開口の内部で、Ｇｅ結晶層の開口から露出する面をシード面として成長した。以上の手順により、半導体基板２３００を作製できた。
【０１６０】
作製した半導体基板２３００の上に、ＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓからなるヘテロバイポーラトランジスタ（ＨＢＴ）構造を、ＭＯＣＶＤ法により形成した。引き続き、フォトリソグラフィによる加工を行い、ＨＢＴデバイス構造を作製した。その後、配線を形成して、電子デバイスを作製した。
【０１６１】
図３４は、作製した電子デバイスの半導体基板表面側からのレーザ顕微鏡写真を示す。同図において左側から順に、コレクタ端子Ｃ１、エミッタ端子Ｅ、およびベース端子Ｂを配置している。さらに半導体基板の裏面にコレクタ端子Ｃ２を形成した。なお、コレクタ端子Ｃ２は、基板裏面に形成したので同図には表れていない。
【０１６２】
エミッタ端子Ｅ、ベース端子Ｂ、およびコレクタ端子Ｃ１を観測端子とするＨＢＴ動作試験と、エミッタ端子Ｅ、ベース端子Ｂ、およびコレクタ端子Ｃ２を観測端子とするＨＢＴ動作試験を行った。その結果、何れのＨＢＴにおいても正常な動作を確認した。
【０１６３】
図３５は、複数の開口の各々にＨＢＴを形成した場合のレーザ顕微鏡写真を示す。図３４の場合と同様に、各ＨＢＴにコレクタ端子Ｃ１、エミッタ端子Ｅ、およびベース端子Ｂを形成しているが、各ＨＢＴのコレクタ端子Ｃ１、エミッタ端子Ｅ、およびベース端子Ｂのそれぞれは並列に接続している。また、半導体基板の裏面にコレクタ端子Ｃ２を形成した。図３４の場合と同様に、エミッタ端子Ｅ、ベース端子Ｂおよびコレクタ端子Ｃ１を観測端子とするＨＢＴ動作試験と、エミッタ端子Ｅ、ベース端子Ｂ、およびコレクタ端子Ｃ２を観測端子とするＨＢＴ動作試験を行ったところ、何れのＨＢＴにおいても正常な動作を確認した。
【０１６４】
以上の結果から、半導体基板の裏面にあるコレクタ端子Ｃ２が正常に機能することが確認できた。よってコレクタ端子Ｃ１を設ける必要が無く、コレクタ端子Ｃ１に占有されたスペースを、例えば配線の取り出し領域等に有効活用することができる。
【０１６５】
エッチピット法により化合物半導体２３１４であるＧａＡｓ層の表面を検査したところ、ＧａＡｓ層の表面に欠陥は発見されなかった。透過型電子顕微鏡により断面観察をしたところ、シード体２３１２であるＧｅ結晶層から化合物半導体２３１４であるＧａＡｓ層に貫通する転位は発見されなかった。
【０１６６】
（実施例２）
実施例１と同様にして、Ｓｉ基板上に、阻害体２３０６として酸化シリコン層を形成し、阻害体２３０６の一部にベース基板２３０２を露出する複数の開口を形成した。このベース基板２３０２を反応容器の内部に配置し、シード体２３１２として、ＣＶＤ法によりＧｅ結晶層を形成した。Ｇｅ結晶層は、酸化シリコン層の開口の内部に選択的に形成した。Ｇｅ結晶層の成長条件は、実施例１と同様にした。さらに反応容器中で、Ｇｅ結晶層をアニールした。アニール条件は、実施例１と同様にした。
【０１６７】
Ｇｅ結晶層をアニールした後、化合物半導体２３１４としてＧａＡｓ層をＭＯＣＶＤ法により形成した。ＧａＡｓ層は、トリメチルガリウムおよびアルシンを原料ガスに用いた。ＧａＡｓ結晶の成長は、はじめに５５０℃で低温での成長を行い、引き続き６４０℃の温度で成膜した。６４０℃の温度での成長時におけるアルシン分圧は、０．０５ｋＰａにした。引き続き、さらにこのＧａＡｓ層を核として、図８に示したベースメサ８３８、図１１に示したベースメサ１１３８、図１９に示したベースメサ２０３８、および図２４に示したベースメサ２５３８に対応するラテラル成長化合物半導体層であるＧａＡｓ層を成膜した。ラテラル成長時の成長温度は６４０℃であり、アルシン分圧は０．４３ｋＰａにした。
【０１６８】
図３６は、得られた結晶の断面における走査型電子顕微鏡写真を示す。Ｇｅ結晶の上にＧａＡｓ結晶が成長していることが確認できると共に、ＧａＡｓ結晶が、阻害体２３０６に対応する酸化シリコン層の上にもラテラル成長していることが確認できる。このラテラル成長化合物半導体層を用いて、エッチング等のフォトリソグラフィ法により、ベース等のメサを形成できる。
【０１６９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることができる。たとえば、上記した実施態様において、化合物半導体素子として、ＨＢＴを多く例示したが、化合物半導体素子は、ＦＥＴ、ＨＥＭＴ、ダイオード、サイリスタ、発光素子、または受光素子等であってよい。
【０１７０】
また、上記した実施の形態では、不純物領域１０４、不純物領域２０４、不純物領域６０４、不純物領域７０４、不純物領域８０４、不純物領域１１０４、不純物領域２００４、不純物領域２６０４、不純物領域３２０４（「不純物領域１０４等」という）が、シリコンを有するベース基板２３０２に不純物領域として形成されている場合を説明した。しかし不純物領域１０４等はシリコンアイランドとして、たとえばガラス、サファイア等の絶縁基板、あるいは酸化シリコン、窒化シリコン等の絶縁層の上に形成されていてもよい。
【０１７１】
このようなシリコンアイランドは、例えばＳＯＩ基板のＳＯＩ層をエッチングしてＳＯＩ基板の酸化シリコン層上に形成することができる。ナノインプリント技術を用いて、シリコンアイランドを絶縁基板あるいは絶縁層の上に転写形成してもよい。シリコンアイランドにシリコン素子を形成する場合、例えば図２５におけるウェル２６０３をシリコンアイランドとして形成できる。例えば酸化シリコンの上にシリコンアイランドを形成する場合、酸化シリコンを阻害体として機能させることができるので、シリコンアイランド上にシード体および化合物半導体を選択成長させることが可能になる。
【符号の説明】
【０１７２】
１００ 半導体基板、１０２ ベース基板、１０４ 不純物領域、１１２ シード体、１１４ 化合物半導体、２００ 半導体基板、２０２ ベース基板、２０４ 不純物領域、２０６ 阻害体、２０８ 開口、２１２ シード体、２１４ 化合物半導体、３０２ マスクパターン、３０８ 開口、６００ 電子デバイス、６０２ ベース基板、６０４ 不純物領域、６０６ 阻害体、６０８ 開口、６１２ シード体、６３２ コレクタ用半導体、６３４ ベース用半導体、６３６ エミッタ用半導体、６４４ ベース電極、６４６ エミッタ電極、７００ 電子デバイス、７０２ ベース基板、７０４ 不純物領域、７０６ 阻害体、７０８ 開口、７１２ シード体、７３２ コレクタ用半導体、７３４ ベース用半導体、７３６ エミッタ用半導体、７４２ コレクタ電極、７４４ ベース電極、７４６ エミッタ電極、７５２ コレクタコンタクト用半導体、８００ 電子デバイス、８０２ ベース基板、８０４ 不純物領域、８０６ 阻害体、８０８ 開口、８１２ シード体、８３２ コレクタ用半導体、８３４ ベース用半導体、８３６ エミッタ用半導体、８３８ ベースメサ、８４２ コレクタ電極、８４４ ベース電極、８４６ エミッタ電極、８５２ コレクタコンタクト用半導体、９００ 電子デバイス
【０１７３】
１０００ 電子デバイス、１１００ 電子デバイス、１１０２ ベース基板、１１０４ 不純物領域、１１０６ 阻害体、１１０８ 開口、１１１２ シード体、１１３２ コレクタ用半導体、１１３４ ベース用半導体、１１３６ エミッタ用半導体、１１３８ ベースメサ、１１４２ コレクタ電極、１１４４ ベース電極、１１４６ エミッタ電極、１１５６ エミッタコンタクト用半導体、１２００ 電子デバイス、１３００ 電子デバイス、２０００ 電子デバイス、２００２ ベース基板、２００４ 不純物領域、２００６ 阻害体、２００８ 開口、２０１２ シード体、２０１４ センサ用半導体、２０１８ 電極、２０３２ コレクタ用半導体、２０３４ ベース用半導体、２０３６ エミッタ用半導体、２０３８ ベースメサ、２０４２ コレクタ電極、２０４４ ベース電極、２１００ 半導体基板、２１０２ ベース基板、２１０４ 不純物領域、２１０６ 阻害体、２１１２ シード体、２１１４ 化合物半導体、２２００ 半導体基板、２２０５ 第２伝導型低濃度不純物領域、２３００ 半導体基板、２３０２ ベース基板、２３０６ 阻害体、２３１２ シード体、２３１４ 化合物半導体、２４００ 電子デバイス、２４０２ ベース基板、２４０６ 阻害体、２４０８ 開口、２４１２ シード体、２４３２ コレクタ用半導体、２４３４ ベース用半導体、２４３６ エミッタ用半導体、２４４２ コレクタ電極、２４４４ ベース電極、２４４６ エミッタ電極、２５００ 電子デバイス、２５０２ ベース基板、２５０６ 阻害体、２５０８ 開口、２５１２ シード体、２５３２ コレクタ用半導体、２５３４ ベース用半導体、２５３６ エミッタ用半導体、２５３８ ベースメサ、２５４２ コレクタ電極、２５４４ ベース電極、２５４６ エミッタ電極、２６００ 電子デバイス、２６０２ ベース基板、２６０３ ウェル、２６０４ 不純物領域、２６０６ 阻害体、２６０８ 開口、２６１２ シード体、２６１４ 化合物半導体、２６１８ 電極、２６２２ ソース、２６２４ ゲート絶縁層、２６２６ ゲート電極、２６２８ ドレイン、２７０６ マスクパターン、２７０８ 開口、２８０６ 酸化シリコン膜、２８２６ ポリシリコン膜、２９０６ マスクパターン、３２００ 半導体基板、３２０２ ベース基板、３２０４ 不純物領域、３２０６ 阻害体、３２０８ 開口、３２１２ シード体、３２１４ 化合物半導体
【特許請求の範囲】
【請求項１】
シリコンに不純物原子が導入された不純物領域を有するベース基板と、
前記不純物領域に接して設けられている複数のシード体と、
各々対応するシード体に接して設けられ、対応する前記シード体とそれぞれ格子整合または擬格子整合する複数の化合物半導体と
を備える半導体基板。
【請求項２】
前記ベース基板上に設けられ、前記不純物領域の少なくとも一部を露出する複数の開口が設けられた阻害体をさらに備え、
前記複数のシード体の各々は、前記複数の開口の各々の内部に設けられ、
前記阻害体は、前記複数の化合物半導体の結晶成長を阻害する請求項１に記載の半導体基板。
【請求項３】
前記複数の化合物半導体の少なくとも１つの化合物半導体を核として前記阻害体上にラテラル成長したラテラル成長化合物半導体をさらに備える請求項２に記載の半導体基板。
【請求項４】
前記ベース基板は、シリコン原子を主成分とするシリコン領域を有し、
前記不純物領域が、前記ベース基板の内部において前記シリコン領域に接触している請求項１から請求項３の何れか一項に記載の半導体基板。
【請求項５】
前記ベース基板は、第１伝導型の不純物原子を含む第１伝導型不純物領域を有し、
前記不純物領域は、前記第１伝導型不純物領域における前記第１伝導型の不純物原子の濃度よりも高い濃度の、前記第１伝導型と反対の伝導型の第２伝導型の不純物原子を含む第２伝導型高濃度不純物領域を有する請求項１から請求項４の何れか一項に記載の半導体基板。
【請求項６】
前記第１伝導型不純物領域と前記第２伝導型高濃度不純物領域との間に、前記第２伝導型高濃度不純物領域より低い濃度の前記第２伝導型の不純物原子を含む第２伝導型低濃度不純物領域をさらに備える請求項５に記載の半導体基板。
【請求項７】
前記不純物領域が、前記ベース基板が前記複数のシード体に接する表面から前記表面と反対側の面まで形成されている請求項１から請求項６の何れか一項に記載の半導体基板。
【請求項８】
前記複数のシード体の各々が、ＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ−ｚ（０≦ｘ＜１、０≦ｙ≦１、０≦ｚ≦１、かつ０＜ｘ＋ｙ＋ｚ≦１）を含む請求項１から請求項７の何れか一項に記載の半導体基板。
【請求項９】
前記ベース基板がＳｉ基板またはＳＯＩ基板である請求項１から請求項８の何れか一項に記載の半導体基板。
【請求項１０】
前記不純物領域における抵抗率が０．０００１Ω・ｃｍ以上１Ω・ｃｍ以下である請求項１から請求項９の何れか一項に記載の半導体基板。
【請求項１１】
請求項１から請求項１０の何れか一項に記載の半導体基板における前記複数の化合物半導体のうち、少なくとも１つの化合物半導体上に設けられた化合物半導体素子を備え、
前記化合物半導体素子は複数の端子を有し、
前記複数の端子のうち少なくとも１つの端子は、前記化合物半導体素子が設けられている前記化合物半導体に接する少なくとも１つの前記複数のシード体を介して、前記不純物領域に電気的に結合されている電子デバイス。
【請求項１２】
前記複数の化合物半導体のうちの第１化合物半導体に設けられた第１化合物半導体素子と、
前記複数の化合物半導体のうちの前記第１化合物半導体と異なる第２化合物半導体に設けられた第２化合物半導体素子と
を備え、
前記第１化合物半導体素子の前記複数の端子のうち少なくとも１つの端子と、前記第２化合物半導体素子の前記複数の端子のうち少なくとも１つの端子とが、前記不純物領域を介して電気的に結合されている請求項１１に記載の電子デバイス。
【請求項１３】
前記複数の化合物半導体に設けられた前記化合物半導体素子の少なくとも一つは、ヘテロ接合バイポーラトランジスタであり、
前記ヘテロ接合バイポーラトランジスタのコレクタが前記複数のシード体の少なくとも一つを介して前記不純物領域に電気的に結合されている請求項１１または請求項１２に記載の電子デバイス。
【請求項１４】
前記複数の化合物半導体に設けられた前記化合物半導体素子の少なくとも一つは、ヘテロ接合バイポーラトランジスタであり、
前記ヘテロ接合バイポーラトランジスタのエミッタが前記複数のシード体の少なくとも一つを介して前記不純物領域に電気的に結合されている請求項１１または請求項１２に記載の電子デバイス。
【請求項１５】
前記第１化合物半導体素子または前記第２化合物半導体素子の少なくとも１つは、エミッタ、ベース、またはコレクタの何れか１つをコモン端子とする、ヘテロ接合バイポーラトランジスタであり、
前記ヘテロ接合バイポーラトランジスタ以外の前記第１化合物半導体素子または前記第２化合物半導体素子の少なくとも１つは、コモン端子および出力端子を有するセンサ素子であり、
前記ヘテロ接合バイポーラトランジスタの前記コモン端子と前記センサ素子の前記コモン端子とが、前記不純物領域を介して電気的に結合されている請求項１２に記載の電子デバイス。
【請求項１６】
前記ヘテロ接合バイポーラトランジスタは、前記センサ素子の前記出力端子からの信号を増幅する請求項１５に記載の電子デバイス。
【請求項１７】
前記ベース基板に設けられた第１伝導型の不純物原子を含む第１伝導型不純物領域に設けられ、複数の端子を有し、シリコン原子を主成分とする活性領域を有するシリコン素子をさらに備え、
前記シリコン素子の前記複数の端子のうち少なくとも１つの端子と、前記複数の化合物半導体に設けられた前記化合物半導体素子の前記複数の端子のうち少なくとも１つの端子とが、前記不純物領域を介して電気的に結合されている請求項１１から請求項１６の何れか一項に記載の電子デバイス。
【請求項１８】
シリコンに不純物原子が導入された不純物領域を有するベース基板を準備する段階と、
前記不純物領域に接して、複数のシード体を形成する段階と、
前記複数のシード体を加熱する段階と、
加熱された前記複数のシード体に、前記複数のシード体と格子整合または擬格子整合する化合物半導体を形成する段階と
を備える半導体基板の製造方法。
【請求項１９】
前記ベース基板を準備する段階において、前記ベース基板の表面にマスクパターンを形成し、前記マスクパターンで画定された領域に前記不純物原子を高濃度にドープする請求項１８に記載の半導体基板の製造方法。
【請求項２０】
前記ベース基板を準備する段階において、前記ベース基板の表面に、結晶の成長を阻害する阻害体を形成し、前記阻害体に、前記ベース基板の少なくとも一部を露出する開口を形成し、前記ベース基板における前記開口により露出された領域に前記不純物原子を高濃度にドープする請求項１８または請求項１９に記載の半導体基板の製造方法。
【請求項２１】
前記化合物半導体を核として、前記阻害体上にラテラル成長化合物半導体をラテラル成長させる段階をさらに備える請求項２０に記載の半導体基板の製造方法。
【請求項２２】
請求項１８から請求項２１の何れか一項に記載の半導体基板の製造方法を用いて前記半導体基板を製造する段階と、
前記化合物半導体に、少なくとも１つの端子が前記複数のシード体の少なくとも一つを介して前記不純物領域に電気的に結合される化合物半導体素子を形成する段階と
備える電子デバイスの製造方法。
【請求項１】
シリコンに不純物原子が導入された不純物領域を有するベース基板と、
前記不純物領域に接して設けられている複数のシード体と、
各々対応するシード体に接して設けられ、対応する前記シード体とそれぞれ格子整合または擬格子整合する複数の化合物半導体と
を備える半導体基板。
【請求項２】
前記ベース基板上に設けられ、前記不純物領域の少なくとも一部を露出する複数の開口が設けられた阻害体をさらに備え、
前記複数のシード体の各々は、前記複数の開口の各々の内部に設けられ、
前記阻害体は、前記複数の化合物半導体の結晶成長を阻害する請求項１に記載の半導体基板。
【請求項３】
前記複数の化合物半導体の少なくとも１つの化合物半導体を核として前記阻害体上にラテラル成長したラテラル成長化合物半導体をさらに備える請求項２に記載の半導体基板。
【請求項４】
前記ベース基板は、シリコン原子を主成分とするシリコン領域を有し、
前記不純物領域が、前記ベース基板の内部において前記シリコン領域に接触している請求項１から請求項３の何れか一項に記載の半導体基板。
【請求項５】
前記ベース基板は、第１伝導型の不純物原子を含む第１伝導型不純物領域を有し、
前記不純物領域は、前記第１伝導型不純物領域における前記第１伝導型の不純物原子の濃度よりも高い濃度の、前記第１伝導型と反対の伝導型の第２伝導型の不純物原子を含む第２伝導型高濃度不純物領域を有する請求項１から請求項４の何れか一項に記載の半導体基板。
【請求項６】
前記第１伝導型不純物領域と前記第２伝導型高濃度不純物領域との間に、前記第２伝導型高濃度不純物領域より低い濃度の前記第２伝導型の不純物原子を含む第２伝導型低濃度不純物領域をさらに備える請求項５に記載の半導体基板。
【請求項７】
前記不純物領域が、前記ベース基板が前記複数のシード体に接する表面から前記表面と反対側の面まで形成されている請求項１から請求項６の何れか一項に記載の半導体基板。
【請求項８】
前記複数のシード体の各々が、ＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ−ｚ（０≦ｘ＜１、０≦ｙ≦１、０≦ｚ≦１、かつ０＜ｘ＋ｙ＋ｚ≦１）を含む請求項１から請求項７の何れか一項に記載の半導体基板。
【請求項９】
前記ベース基板がＳｉ基板またはＳＯＩ基板である請求項１から請求項８の何れか一項に記載の半導体基板。
【請求項１０】
前記不純物領域における抵抗率が０．０００１Ω・ｃｍ以上１Ω・ｃｍ以下である請求項１から請求項９の何れか一項に記載の半導体基板。
【請求項１１】
請求項１から請求項１０の何れか一項に記載の半導体基板における前記複数の化合物半導体のうち、少なくとも１つの化合物半導体上に設けられた化合物半導体素子を備え、
前記化合物半導体素子は複数の端子を有し、
前記複数の端子のうち少なくとも１つの端子は、前記化合物半導体素子が設けられている前記化合物半導体に接する少なくとも１つの前記複数のシード体を介して、前記不純物領域に電気的に結合されている電子デバイス。
【請求項１２】
前記複数の化合物半導体のうちの第１化合物半導体に設けられた第１化合物半導体素子と、
前記複数の化合物半導体のうちの前記第１化合物半導体と異なる第２化合物半導体に設けられた第２化合物半導体素子と
を備え、
前記第１化合物半導体素子の前記複数の端子のうち少なくとも１つの端子と、前記第２化合物半導体素子の前記複数の端子のうち少なくとも１つの端子とが、前記不純物領域を介して電気的に結合されている請求項１１に記載の電子デバイス。
【請求項１３】
前記複数の化合物半導体に設けられた前記化合物半導体素子の少なくとも一つは、ヘテロ接合バイポーラトランジスタであり、
前記ヘテロ接合バイポーラトランジスタのコレクタが前記複数のシード体の少なくとも一つを介して前記不純物領域に電気的に結合されている請求項１１または請求項１２に記載の電子デバイス。
【請求項１４】
前記複数の化合物半導体に設けられた前記化合物半導体素子の少なくとも一つは、ヘテロ接合バイポーラトランジスタであり、
前記ヘテロ接合バイポーラトランジスタのエミッタが前記複数のシード体の少なくとも一つを介して前記不純物領域に電気的に結合されている請求項１１または請求項１２に記載の電子デバイス。
【請求項１５】
前記第１化合物半導体素子または前記第２化合物半導体素子の少なくとも１つは、エミッタ、ベース、またはコレクタの何れか１つをコモン端子とする、ヘテロ接合バイポーラトランジスタであり、
前記ヘテロ接合バイポーラトランジスタ以外の前記第１化合物半導体素子または前記第２化合物半導体素子の少なくとも１つは、コモン端子および出力端子を有するセンサ素子であり、
前記ヘテロ接合バイポーラトランジスタの前記コモン端子と前記センサ素子の前記コモン端子とが、前記不純物領域を介して電気的に結合されている請求項１２に記載の電子デバイス。
【請求項１６】
前記ヘテロ接合バイポーラトランジスタは、前記センサ素子の前記出力端子からの信号を増幅する請求項１５に記載の電子デバイス。
【請求項１７】
前記ベース基板に設けられた第１伝導型の不純物原子を含む第１伝導型不純物領域に設けられ、複数の端子を有し、シリコン原子を主成分とする活性領域を有するシリコン素子をさらに備え、
前記シリコン素子の前記複数の端子のうち少なくとも１つの端子と、前記複数の化合物半導体に設けられた前記化合物半導体素子の前記複数の端子のうち少なくとも１つの端子とが、前記不純物領域を介して電気的に結合されている請求項１１から請求項１６の何れか一項に記載の電子デバイス。
【請求項１８】
シリコンに不純物原子が導入された不純物領域を有するベース基板を準備する段階と、
前記不純物領域に接して、複数のシード体を形成する段階と、
前記複数のシード体を加熱する段階と、
加熱された前記複数のシード体に、前記複数のシード体と格子整合または擬格子整合する化合物半導体を形成する段階と
を備える半導体基板の製造方法。
【請求項１９】
前記ベース基板を準備する段階において、前記ベース基板の表面にマスクパターンを形成し、前記マスクパターンで画定された領域に前記不純物原子を高濃度にドープする請求項１８に記載の半導体基板の製造方法。
【請求項２０】
前記ベース基板を準備する段階において、前記ベース基板の表面に、結晶の成長を阻害する阻害体を形成し、前記阻害体に、前記ベース基板の少なくとも一部を露出する開口を形成し、前記ベース基板における前記開口により露出された領域に前記不純物原子を高濃度にドープする請求項１８または請求項１９に記載の半導体基板の製造方法。
【請求項２１】
前記化合物半導体を核として、前記阻害体上にラテラル成長化合物半導体をラテラル成長させる段階をさらに備える請求項２０に記載の半導体基板の製造方法。
【請求項２２】
請求項１８から請求項２１の何れか一項に記載の半導体基板の製造方法を用いて前記半導体基板を製造する段階と、
前記化合物半導体に、少なくとも１つの端子が前記複数のシード体の少なくとも一つを介して前記不純物領域に電気的に結合される化合物半導体素子を形成する段階と
備える電子デバイスの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【公開番号】特開２０１１−９７１８（Ｐ２０１１−９７１８Ａ）
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願番号】特願２０１０−１１６７７８（Ｐ２０１０−１１６７７８）
【出願日】平成２２年５月２０日（２０１０．５．２０）
【出願人】（０００００２０９３）住友化学株式会社 (8,981)
【Ｆターム（参考）】
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願日】平成２２年５月２０日（２０１０．５．２０）
【出願人】（０００００２０９３）住友化学株式会社 (8,981)
【Ｆターム（参考）】
[ Back to top ]