【課題】結晶性の優れた炭化シリコン膜を形成することができる炭化シリコンからなる半導体装置の製造方法を提供する。
【解決手段】基板１上に、絶縁膜２を介してシリコン膜３が形成された半導体基板を用意し、炭化シリコン膜６形成予定領域を選択的に被覆するマスク膜５を形成する。このマスク膜５で被覆されない領域のシリコン膜３を酸化し、酸化シリコン膜４を形成する。マスク膜５を除去し、シリコン膜３を露出させ、露出したシリコン膜３を炭化し、炭化シリコン膜６を形成する。その後、炭化シリコン膜６上に炭化シリコンのエピタキシャル成長膜８を形成する。 （もっと読む）

【課題】素子特性の低下を抑制することが可能な半導体装置を提供する。
【解決手段】シリコン基板１１と、シリコン基板１１の表面に形成された炭化シリコン膜１２と、炭化シリコン膜１２の表面に形成された、開口部１３ｈを有するマスク材１３と、開口部１３ｈにおいて露出した炭化シリコン膜１２を基点としてエピタキシャル成長された、炭化シリコン膜１２及びマスク材１３を覆う単結晶炭化シリコン膜１４と、単結晶炭化シリコン膜１４の表面に形成された半導体素子２０と、を含み、マスク材１３の上には、単結晶炭化シリコン膜１４が会合して形成された会合部１２Ｓｂが存在しており、半導体素子２０はボディコンタクト領域２１を有しており、ボディコンタクト領域２１は、シリコン基板１１の表面と直交する方向から見て会合部１２Ｓｂと重なる位置に配置されている。 （もっと読む）

【課題】結晶欠陥の少ない高品質なエピタキシャル膜を得ることが可能な単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法を提供する。
【解決手段】シリコン基板１１上に単結晶炭化シリコン膜１４を形成する単結晶炭化シリコン膜１４の製造方法であって、シリコン基板１１の表面に炭化シリコン膜１２を形成する第１の工程と、炭化シリコン膜１２の表面にマスク材１３を形成する第２の工程と、マスク材１３に開口部１３ｈを形成し、炭化シリコン膜１２の一部を露出させる第３の工程と、原料ガスを含むガス雰囲気中でシリコン基板１１を加熱し、炭化シリコン膜１２を基点として単結晶炭化シリコンをエピタキシャル成長させ、炭化シリコン膜１２及びマスク材１３を覆う単結晶炭化シリコン膜１４を形成する第４の工程と、を含み、原料ガスを含むガス雰囲気の圧力は、５．０×１０^−４Ｐａ以上かつ０．５Ｐａ以下である。 （もっと読む）

【課題】異種基板上に高品質半導体結晶からなる島状のＧａＮ系半導体層を基板の湾曲を抑えて成長させることができ、しかもＧａＮ系半導体層が極めて厚くてもクラックなどの発生を抑えることができ、大面積の半導体素子を容易に実現することができる半導体素子およびその製造方法を提供する。
【解決手段】半導体素子は、ＧａＮ系半導体と異なる物質からなる基板１１と、基板１１上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口１２ａを有する成長マスク１２と、成長マスク１２を用いて基板１１上に（０００１）面方位に成長された一つまたは複数の島状のＧａＮ系半導体層１３とを有する。成長マスク１２のストライプ状の開口１２ａはＧａＮ系半導体層１３の〈１−１００〉方向に平行な方向に延在している。 （もっと読む）

【課題】転位ループが発生するおそれがあるダミーパターン領域を有しながらも、転位ループによる基板上の他の素子等への悪影響が抑えられた半導体装置を提供する。
【解決手段】一実施の形態による半導体装置は、基板上に形成された素子分離絶縁膜と、前記素子分離絶縁膜により前記基板上に区画された素子領域およびダミーパターン領域と、前記素子領域内の前記基板上に形成された第１のエピタキシャル結晶層と、前記ダミーパターン領域内の前記基板上に形成された第２のエピタキシャル結晶層と、を有する。第１のエピタキシャル結晶層は前記基板を構成する結晶と異なる格子定数を有する結晶からなる。第２のエピタキシャル結晶層は前記第１のエピタキシャル結晶層と同じ結晶からなる。前記第２のエピタキシャル結晶層と前記基板との界面上の任意の点を含む前記基板の（１１１）面は、前記第２のエピタキシャル結晶層よりも深い領域で前記素子分離絶縁膜に囲まれる。 （もっと読む）

【課題】 チャネル領域に応力を印加するよう作用する階段状のソース／ドレイン・エピタキシャル領域を、製造プロセスを有意に複雑あるいは冗長とすることなく形成する。
【解決手段】 ゲート電極をマスクとしてドーパントを注入し、半導体基板内にドーパント注入領域を形成する（Ｓ２）。サイドウォールの形成（Ｓ３）後、ゲート電極及びサイドウォールをマスクとして半導体基板内に第１のリセスを形成する（Ｓ４）。このとき、第１のリセスの内壁の一部からドーパント注入領域が露出される。その後、上記ドーパント注入領域を選択エッチングにより除去し、第１のリセスに連通し且つ第１のリセスより浅い第２のリセスを形成する（Ｓ５）。それにより、階段状のリセスが形成される。そして、第１のリセス及び第２のリセス内に、チャネル領域へのストレッサとして作用する半導体材料を成長させてソース／ドレイン領域を形成する（Ｓ６）。 （もっと読む）

【課題】シリコン薄膜の製造方法、シリコン薄膜太陽電池の製造方法、シリコン薄膜を提供する。
【解決手段】シリコン基板３２上にシリコン結晶１２の原料ガス２８に対して前記シリコン結晶１２の成長が不活性な不活性層３８を選択的に形成することにより前記シリコン基板３２の露出面３４と前記不活性層３８による不活性面３６を形成し、前記原料ガス２８のうち前記シリコン基板３２における表面分解反応が支配的な性質を有する原料ガス２８を前記シリコン基板３２に供給して前記シリコン結晶１２を前記露出面３４から成長させ前記シリコン結晶１２が前記シリコン基板を覆う態様でシリコン薄膜１０を製造する方法であって、前記露出面３４の幅を０．００１μｍから１μｍの範囲で形成することにより、前記シリコン薄膜１０を前記シリコン基板３２から剥離可能な状態で形成することを特徴とする。 （もっと読む）

【課題】逆相境界（ＡＰＢ）の無いＩＩＩ−Ｖ化合物半導体材料およびその製造方法を提供する。
【解決手段】ＩＩＩ−Ｖ化合物半導体材料の製造方法は、ａ）｛００１｝配向を有する第１半導体材料からなる基板と、基板の上に位置し、これと接触する絶縁層と、絶縁層内に、少なくとも部分的に基板を露出させる凹部領域を用意する工程と、ｂ）凹部領域において露出基板の上に位置し、これと接触するバッファ層を形成する工程工程と、ｃ）バッファ層の表面を粗面化するために、熱処理を印加する工程とを含み、バッファ層が、熱処理の印加後に二重ステップ表面を有する丸み形状をなし、ｄ）凹部領域を、バッファ層の二重ステップ表面の上に位置し、これと接触するＩＩＩ−Ｖ化合物半導体材料で少なくとも部分的に充填する工程をさらに含む。 （もっと読む）

【課題】複数の異なる周波数を出力する半導体基板を提供する。
【解決手段】ｐ型半導体またはｎ型半導体を含む第１の不純物半導体と、第１の不純物半導体に接する複数の空乏領域を有する空乏化半導体とを備え、複数の空乏領域のそれぞれは、第１の不純物半導体との第１界面と、第１界面と対向する表面とを有し、複数の空乏領域のそれぞれは、第１界面に垂直な方向における第１界面と表面との平均距離および組成の少なくとも一つが異なる半導体基板を提供する。 （もっと読む）

【課題】解像度限界より小さい寸法のパターンを規則的に形成する半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、構造体としての第１及び第２のパターン１３ａ、１３ｂ間に露出する種結晶としての半導体基板１０からエピタキシャル結晶としての単結晶膜１４を形成し、単結晶膜１４を単結晶膜１４の融点以下の温度で加熱することにより単結晶膜１４を流動させ、流動した単結晶膜１４が凝集することにより複数の凝集体１５を第１及び第２のパターン１３ａ、１３ｂ間に形成することを含む。 （もっと読む）

【課題】中間層としてＧｅ結晶を用いる場合の化合物半導体へのＧｅ原子の混入を抑制する。
【解決手段】ベース基板と、ベース基板上に形成された第１結晶層と、第１結晶層を被覆する第２結晶層と、第２結晶層に接して形成された第３結晶層とを備え、第１結晶層が、ベース基板における第１結晶層と接する面と面方位が等しい第１結晶面、及び、第１結晶面と異なる面方位を有する第２結晶面を有し、第２結晶層が、第１結晶面と面方位が等しい第３結晶面、及び、第２結晶面と面方位が等しい第４結晶面を有し、第３結晶層が、第３結晶面及び第４結晶面のそれぞれの少なくとも一部に接しており、第１結晶面に接する領域における第２結晶層の厚みに対する第２結晶面に接する領域における第２結晶層の厚みの比が、第３結晶面に接する領域における第３結晶層の厚みに対する第４結晶面に接する領域における第３結晶層の厚みの比よりも大きい半導体基板を提供する。 （もっと読む）

【課題】シリコン基板上の一部の領域に形成する３族窒化物半導体の結晶性を高める製造方法を提供する。
【解決手段】表面がシリコン結晶であるベース基板１０２と、シリコン結晶上の一部の領域に形成されたＳｉ_ｘＧｅ_１−ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４と、Ｓｉ_ｘＧｅ_１−ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４上に形成された３族窒化物半導体結晶１０６とを含む半導体基板１００を提供する。一例として、当該半導体基板１００は、シリコン結晶上に形成され、かつ、シリコン結晶を露出する開口１１０を有し、結晶の成長を阻害する阻害体１０８をさらに含み、Ｓｉ_ｘＧｅ_１−ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４は、開口１１０の内部に形成されている。 （もっと読む）

【課題】単一のシリコン基板上に種類の異なる半導体結晶層をエピタキシャル成長させる場合に、表面の平坦性を向上し、半導体デバイスの信頼性を高める。
【解決手段】第１窪みおよび第２窪みが形成されたシリコン結晶を表面に有するベース基板と、第１窪みの内部に形成され、露出されている第１のＩＶＢ族半導体結晶と、第２窪みの内部に形成された第２のＩＶＢ族半導体結晶と、第２窪みの内部の第２のＩＶＢ族半導体結晶上に形成され、露出されているＩＩＩ−Ｖ族化合物半導体結晶とを備える半導体基板を提供する。 （もっと読む）

【課題】半導体基板のアライメントマークを繰り返し使用する。
【解決手段】ベース基板にアライメントマークを形成する段階と、アライメントマークを形成する段階の後に、ベース基板上のアライメントマークを含む領域に、結晶成長を阻害する阻害層を形成する段階と、アライメントマークの位置を基準とする開口を形成すべき位置を示す情報に基づいて、阻害層におけるアライメントマークが設けられていない領域に、ベース基板を露出する開口を形成する段階と、開口内に半導体結晶を成長させる段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】シリコン基板を用いてＧａＮ系の良質な半導体結晶層を形成する。
【解決手段】第１領域と第２領域とを表面に有する基板と、前記第１領域の上方に形成された第１半導体と、を含み、前記基板は、表面がＳｉ_ｘＧｅ_１−ｘ（０≦ｘ≦１）であり、前記第１領域は、前記第２領域により囲まれ、前記第１半導体は、窒素原子を含有する３−５族化合物半導体であり、単結晶であり、且つ前記Ｓｉ_ｘＧｅ_１−ｘと格子整合または擬格子整合し、前記第２領域は、前記第１領域とは性状が異なる半導体基板を提供する。 （もっと読む）

【課題】基板上に、面内と周縁部の膜厚の均一な塗布膜を形成することを目的とする。
【解決手段】単結晶ウエハ１と半導体層４と、その間の結晶格子の不整合を緩和するバッファ層３を備えた半導体基板の製造方法であって、前記単結晶ウエハの外周端部１ａを被覆材２で被覆した後、前記バッファ層３を前記単結晶ウエハ１の一面側に形成する工程と、前記被覆材２を取り除いた後、前記半導体層４を前記バッファ層３上の一面側に形成すると共に、前記単結晶ウエハ１の外周端部１ａから前記半導体層４の外周部４ｂにかけて前記半導体層４の構成材料からなる堆積物４ａを堆積させる工程と、前記半導体層４上に塗布液をスピンコート法により塗布する工程と、を具備してなることを特徴とする半導体基板の製造方法を提供する。 （もっと読む）

【課題】シリコン基板を用いてＧａＡｓ系の良質な半導体結晶膜を形成する。
【解決手段】第１領域と第２領域とを表面に有する基板と、前記第１領域の上方に形成された第１半導体と、を含み、前記基板は、表面がＳｉ_ｘＧｅ_１−ｘ（０≦ｘ≦１）であり、前記第１領域は、前記第２領域により囲まれ、前記第１半導体は、砒素を含有する３−５族化合物半導体であり、単結晶であり、且つ前記Ｓｉ_ｘＧｅ_１−ｘと格子整合または擬格子整合し、前記第２領域は、前記第１領域とは性状が異なる半導体基板を提供する。 （もっと読む）

【課題】 微細化したＭＯＳＦＥＴにおいて、ボイドやシームの発生無しに素子分離領域
に絶縁膜を埋め込むことができ、キャリアの移動度向上が可能な半導体装置及び半導体装
置の製造方法を提供する。
【解決手段】 本発明では、シリコンを主成分とする半導体基板１０１と、半導体基板の
素子形成領域上にゲート絶縁膜１０５を介して形成されたゲート電極平行方向に伸びるゲ
ート電極１０６と、素子形成領域に前記ゲート電極下のチャネル領域を挟むように前記半
導体基板中に形成された拡散層と、素子形成領域を囲むように設けられ、ゲート電極平行
方向に対して垂直なゲート電極垂直方向に伸びる第１の素子分離絶縁膜１１２と、ゲート
電極平行方向に伸び、第１の素子分離絶縁膜と幅または深さが異なる第２の素子分離絶縁
膜１１３とからなる素子分離絶縁膜とを有する半導体装置が得られる。 （もっと読む）

【課題】 半導体結晶材料の作製またはこの半導体結晶材料を含む構造を提供する。
【解決手段】 第１の半導体結晶材料の表面の粗さは、低減されている。半導体デバイスは、第１の結晶材料の表面上に低欠陥の歪んだ第２の半導体結晶材料を含む。歪んだ第２の半導体結晶材料の表面の粗さは、低減されている。一実施例は、第１および第２の半導体結晶材料間の界面境界の不純物を減少させるプロセスパラメータを作成することによって、粗さが低減された表面を得ることを含む。一実施の形態では、第１の半導体結晶材料は、アスペクト比トラッピング技術を用いて欠陥をトラップするのに十分なアスペクト比を有する絶縁体の開口によって限定されることができる。 （もっと読む）

【課題】ハニカムヘテロエピタキシーを含む半導体装置を提供する。
【解決手段】ハニカムヘテロエピタキシーを含む半導体装置とその製造方法が開示される。一実施例は、貫通する複数のナノサイズの開口を有するマスクをシリコン基板上に定義するステップと、定義ステップ後、マスク開口を介して露出したシリコン基板表面の一部に、本質的に無欠陥の非シリコン半導体ナノアイランドを作成するステップと、作成ステップ後、ナノアイランド上に、高ｋゲート誘電体を蒸着するステップと、蒸着ステップ後、ナノアイランド上に、トランジスタを構成するステップとを備える方法である。 （もっと読む）