半導体発光素子の製造方法
【課題】基板上に、面内と周縁部の膜厚の均一な塗布膜を形成することを目的とする。
【解決手段】単結晶ウエハ１と半導体層４と、その間の結晶格子の不整合を緩和するバッファ層３を備えた半導体基板の製造方法であって、前記単結晶ウエハの外周端部１ａを被覆材２で被覆した後、前記バッファ層３を前記単結晶ウエハ１の一面側に形成する工程と、前記被覆材２を取り除いた後、前記半導体層４を前記バッファ層３上の一面側に形成すると共に、前記単結晶ウエハ１の外周端部１ａから前記半導体層４の外周部４ｂにかけて前記半導体層４の構成材料からなる堆積物４ａを堆積させる工程と、前記半導体層４上に塗布液をスピンコート法により塗布する工程と、を具備してなることを特徴とする半導体基板の製造方法を提供する。
【解決手段】単結晶ウエハ１と半導体層４と、その間の結晶格子の不整合を緩和するバッファ層３を備えた半導体基板の製造方法であって、前記単結晶ウエハの外周端部１ａを被覆材２で被覆した後、前記バッファ層３を前記単結晶ウエハ１の一面側に形成する工程と、前記被覆材２を取り除いた後、前記半導体層４を前記バッファ層３上の一面側に形成すると共に、前記単結晶ウエハ１の外周端部１ａから前記半導体層４の外周部４ｂにかけて前記半導体層４の構成材料からなる堆積物４ａを堆積させる工程と、前記半導体層４上に塗布液をスピンコート法により塗布する工程と、を具備してなることを特徴とする半導体基板の製造方法を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
近年、半導体発光素子の製造工程の一つとして、単結晶ウエハからなる基板上にレジストなどの絶縁膜を形成するための方法が各種開発されている。このような方法としては、たとえば、レジストの前駆物質を溶剤に溶かして塗布液を作成し、その塗布液を半導体ウエハなどの基板の表面に塗布する手法が広く知られている。
【０００３】
このように、基板の表面にたとえばレジストなどの塗布液を塗布する手法としては、基板の中央に塗布液を滴下方式で供給し、基板を回転させるスピンコート法が代表的なものとして知られている。この方法によれば、基板の回転に伴う遠心力により、少ない塗布液を基板の表面全体に展伸することができる。
【０００４】
しかし、この方法においては、塗布液が基板（単結晶ウエハ）の外周端部に溜まりやすいという問題が知られている。この問題について図１を用いて以下に説明する。
まず、この方法においては図１（ａ）に示すように、遠心力により塗布液１０５（レジスト）が基板１０１（単結晶ウエハ）の外周端部１０１ａに溜まりやすいという問題があった。外周端部１０１ａに展伸した塗布液１０５は表面張力により基板１０１の中心側方向に引っ張られ、外周端部１０１ａ上に溜まった状態となる。そのため、外周端部１０１ａに溜まった塗布液１０５が上方向に盛り上がった状態となり、その部分だけ膜厚が厚くなってしまう。
【０００５】
このため、塗布液１０５が均一に塗布された面内と、塗布液１０５が盛り上がっている外周端部１０１ａとで、膜厚の異なる塗布膜が形成されてしまう。そのため、基板１０１の中心部と外周端部１０１ａとで露光条件が異なり、パターニングの精度に差が生じてしまいやすい。また、特にその差が酷い場合には、現像によって塗布膜を溶出させる工程の際、基板の外周端部１０１ａと面内との露光条件の差により、塗布膜が残ってしまうこともある。
【０００６】
この問題を防ぐ方法としては、図１（ｂ）に示すように、基板１０１の外周端部１０１ａの角を研磨して落とす方法が知られている（特許文献１）。この方法によれば、外周端部１０１ａに溜まった塗布液１０５の盛り上がりは、外周端部１０１ａの研磨された分と相殺されるため、見かけ上の盛り上がりを防ぐことができる。
また、その他の方法としては、基板１０１の外周端部１０１にエッチングガスを供給することにより、外周端部１０１ａ上の塗布膜をエッチングし、盛り上がりを防ぐ方法が知られている（特許文献２）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平04-137721号公報
【特許文献２】特開平06-244109号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、前者の方法においては、基板の外周端部の角を研磨して落とす工程および研磨した部分を洗浄する工程が増加するために生産性が低下するという問題があった。また、後者のエッチングガスを供給する方法においては、塗布膜の形成工程においてエッチングガスが別途必要となるうえに、塗布膜のエッチング量の制御が困難であるという問題があった。
【０００９】
本発明は、上記事情に鑑みてなされたものであって、薬液吐出ノズルから被処理基板に塗布液を滴下させて形成された塗布膜の膜厚均一性の改善を図り得る塗布膜形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明は以下の手段を提供する。
〔１〕 単結晶ウエハと半導体層と、その間の結晶格子の不整合を緩和するバッファ層を備えた半導体基板の製造方法であって、
前記単結晶ウエハの外周端部を被覆材で被覆した後、前記バッファ層を前記単結晶ウエハの一面側に形成する工程と、
前記被覆材を取り除いた後、前記半導体層を前記バッファ層上の一面側に形成すると共に、前記単結晶ウエハの外周端部から前記半導体層の外周部にかけて前記半導体層の構成材料からなる堆積物を堆積させる工程と、
前記半導体層上に塗布液をスピンコート法により塗布する工程と、を具備してなることを特徴とする半導体基板の製造方法。
〔２〕 前記被覆材で被覆する範囲が、前記単結晶ウエハの端部から０．１ｍｍ〜３ｍｍの範囲であることを特徴とする請求項１に記載の半導体基板の製造方法。
〔３〕 前記バッファ層を０．０１μｍ〜０．５μｍの厚さで形成することを特徴とする請求項１又は２に記載の半導体基板の製造方法。
〔４〕 前記半導体層を３μｍ〜１５μｍの厚さで形成することを特徴とする請求項１乃至３の何れか一項に記載の半導体基板の製造方法。
〔５〕 前記被覆材がアルミニウム膜で被覆されたステンレス板であることを特徴とする請求項１乃至４の何れか一項に記載の半導体基板の製造方法。
〔６〕 半導体層が、少なくともｎ型半導体層、発光層及びｐ型半導体層をこの順で積層されてなる半導体層であることを特徴とする請求項１乃至５の何れか一項に記載の半導体基板の製造方法。
〔７〕 単結晶ウエハと半導体層と、その間の結晶格子の不整合を緩和するバッファ層とを備えた半導体発光素子基板であって、
前記単結晶ウエハの外周端部を除き、前記バッファ層が前記単結晶ウエハの一面側に形成され、
前記バッファ層上の一面側に前記半導体層が形成されていると共に、前記単結晶ウエハの外周端部から前記半導体層の外周部にかけて前記半導体層の構成材料からなる堆積物が形成されていることを特徴とする半導体発光素子基板。
〔８〕 前記堆積物が、前記単結晶ウエハの端部から０．１ｍｍ〜３ｍｍの範囲の外周端部に形成されていることを特徴とする請求項７に記載の半導体発光素子基板。
【発明の効果】
【００１１】
本発明によれば、基板（単結晶ウエハ）の外周端部に被覆材を設けたままバッファ層を形成することにより、その後の半導体層を形成する工程において、基板の外周端部に凹凸形状（又は階段状）の堆積物を形成することができる。そのため、その後の塗布膜（レジスト）形成工程において、基板の周縁部に塗布液が溜まることを防ぐことが可能となる。
【００１２】
また、この方法によれば、塗布膜厚が基板の面内と比べて厚い範囲を特定することができる。そのため、基板の外周端部の廃棄範囲を狭め、かつ特定することが可能となる。これにより、少ない工程で均一な膜厚の塗布膜（レジスト）を効率的に形成することができるとともに、製品歩留まりと信頼性を高くすることが可能となる。
特にこれは、近年の大型基板やオリフラを有する基板など、その面内と周縁部とで塗布膜厚の差が出やすい基板において効果的である。
このような効果は、半導体層が、少なくともｎ型半導体層、発光層及びｐ型半導体層をこの順で積層されてなる半導体発光素子基板の製造方法において顕著に見られる。
【図面の簡単な説明】
【００１３】
【図１】図１は、従来の実施形態である塗布膜の製造工程を説明するための工程断面図である。
【図２】図２は、本発明の実施形態である塗布膜の製造工程を説明するための工程断面図の一例である。
【図３】図３は、本発明の実施形態で形成した堆積物の断面図の一例である。
【図４】図４は、本発明の半導体発光素子の製造方法を用いて製造された半導体発光素子の一例を示した断面模式図である。
【発明を実施するための形態】
【００１４】
次に、本実施形態の半導体基板の製造方法を、図２を用いて詳細に説明する。
本実施形態の半導体基板の製造工程は、基板（単結晶ウエハ）１の外周端部１ａを被覆材２で覆った状態のままバッファ層３を形成する工程と、被覆材を取り除いた後、バッファ層３上に半導体層４を形成するとともに基板１上に堆積物４ａを形成する工程と、スピンコート法により半導体層４上に塗布液（レジスト５）を塗布する工程と、から概略構成されている。ここで、半導体層には、少なくともｎ型半導体層、発光層及びｐ型半導体層をこの順で積層されてなる半導体発光素子用半導体層が挙げられる。
なお、以下の説明で用いる図面は、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００１５】
＜バッファ層３を形成する工程＞
バッファ層３を形成する工程はさらに、基板１準備工程と、被覆材２設置工程と、バッファ層３形成工程と、から構成されている。以下、それぞれについてその詳細を説明する。
【００１６】
（基板１（単結晶ウエハ）準備工程）
まず始めに基板１（単結晶ウエハ）を準備する。基板１としては、例えば、後述するサファイア等からなる基板を用いることができる。また、上記基板の中では特に、ｃ面を主面とするサファイア基板を用いることが好ましい。
【００１７】
（被覆材２設置工程）
次いで、図２（ａ）に示すように、基板１の一面側の外周端部１ａ全体を被覆するように被覆材２を設置する。例えば、この被覆材２は、図示しないスパッタ装置の成長室内のスパッタターゲットに基板１を対向させて下向きに取り付けるための取り付け手段である。また、その構造は、基板１の外周全体を覆うことにより、基板１を下向きに保持することが可能なものとなっている。
また、被覆材２の構成はこれに限定されず、成長室が基板１を上向きに設置する構成となっている場合は、基板１を保持する必要はなく、基板１の外周全体を被覆する構成であればよい。
【００１８】
また、このとき、被覆材２で被覆する範囲は基板１の端部から０．１ｍｍ〜３ｍｍの範囲内とすることが好ましく、さらに０．１ｍｍ〜２ｍｍの範囲内とすることが好ましい。被覆材２で被覆する範囲が０．１ｍｍよりも狭いと、被覆材２が基板１から外れやすく、また、後述する工程において堆積物４ａが均一に形成されない部位が生じやすくなる。また、被覆材２で被覆する範囲が２ｍｍを超えると、廃棄面積が増えるために製品歩留まりが低下する。
【００１９】
この被覆材２はたとえばアルミニウム膜で被覆されたステンレス板などを用いることができるが、被覆材２の構成としてはこれに限定されない。外周端部１ａを被覆することができ、かつ、バッファ層形成において悪影響がないものであればその構成は特に限定されず、他のものを被覆材２として用いることができる。
【００２０】
（バッファ層３形成工程）
次いで、基板１に被覆材２を設置した状態のまま、ＭＯＣＶＤ（有機金属化学気相成長）装置又はスパッタ装置の成長室内に設置する。次いで、このようなＭＯＣＶＤ法またはスパッタ法によって、基板１の一面側にバッファ層３を形成する。
【００２１】
また、このようなバッファ層３を基板１上に形成することにより、バッファ層３のバッファ機能を有効に作用させることができる。これにより、基板１と半導体層と、後述する半導体層４との間の結晶格子の不整合を緩和することができる。
【００２２】
次いで、図２（ｂ）に示すように、基板１から被覆材２を取り除く。これにより、基板１の外周端部１ａは露出し、バッファ層３と、基板１の外周端部１ａとの間で、バッファ層３の厚みの分だけ段差が構成される。
【００２３】
＜半導体層４および堆積物４ａを形成する工程＞
次いで、図２（ｃ）に示すように、バッファ層３上に、たとえば、図示しない下地層とｎ型半導体層と発光層およびｐ型半導体層からなる半導体層４を形成するとともに基板１の外周端部１ａに堆積物４ａを形成する。
まず、はじめに、基板１をＭＯＣＶＤ（有機金属化学気相成長）装置の成長室内に設置する。次いで、ＭＯＣＶＤ法によって製膜処理を行い、バッファ層３上にたとえば図示しない下地層とｎ型半導体層と発光層およびｐ型半導体層を順次積層し、半導体層４を形成する。この工程は既存の方法を用いるため、その詳細については省略する。
【００２４】
このとき、下地層の材料としてはＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を用いることが特に好ましいが、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いても構わない。下地層の材料としてＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を用いることにより、下地層の結晶性は特に良好となる。
また、下地層の結晶性を良くするためには、下地層には不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合には、下地層にアクセプター不純物あるいはドナー不純物を添加することができる。
【００２５】
また、ｎ型半導体層は例えば、ＧａＮ系化合物半導体からなるｎ型コンタクト層とｎ型クラッド層とを積層することにより形成する。これにより、ｎ型半導体層はｎ型の電気伝導を示すドーパントを含む構成となる。
【００２６】
発光層は、障壁層と井戸層とを交互に繰り返して積層することにより形成する。このとき、発光層の成長温度は６００〜９００℃とし、キャリアガスとしては窒素ガスを用い、ｎ型半導体層側及びｐ型半導体層側に障壁層が配されるように積層する。
【００２７】
ｐ型半導体層は、ｐクラッド層と、ｐコンタクト層とを順次積層することにより形成する。これにより、ｐ型の電気伝導を示すドーパントを含有したＧａＮ系化合物半導体層からなるｐ型半導体層が形成される。
【００２８】
以上により、バッファ層３上に半導体層４が形成される。
このとき、半導体層４と同時に、半導体層４の構成材料からなる堆積物４ａが、基板１の外周端部１ａ上から半導体層４の外周部４ｂにかけて堆積する。この堆積物４ａは、外周端部１ａから立設し、バッファ層３の外周部の側壁および半導体層４の外周部４ｂ全体を覆う構成となる。また、堆積物４ａはバッファ層３上ではなく基板1上に形成されるためにその結晶性は低く、表面には微小な凹凸が生じる。
【００２９】
この堆積物４ａの、半導体層４の外周部４ｂから基板１の外周端部１ａ表面にかけての断面図を図３に示す。図３に示すように、堆積物４ａは外周部４ｂを最頂部とし、その外側に向かって傾斜する構造となっている。これにより、外周部４ｂから外周端部１ａにかけては、堆積物４ａにより角度がついて傾斜した構成となる。
図３では、縦軸は外周部４ｂの最頂部からの傾斜深さ（単位μｍ）を表し、横軸は外周部４ｂの最頂部から外側に向かって傾斜する距離（単位μｍ）を表す。
【００３０】
このとき、半導体層４は３μｍ〜１５μｍの膜厚で形成することが好ましい。半導体層４の膜厚が３μｍ未満であると、半導体層４の外周部４ｂから基板１の外周端部１ａにかけての堆積物４ａの傾斜が不十分となる。また、厚みが１５μｍを超えると、堆積物４ａの傾斜が大きくなりすぎる。
【００３１】
＜塗布液（レジスト５）を塗布する工程＞
次いで、図２（ｄ）に示すように、スピンコート法により、半導体層４上にたとえば塗布液（レジスト５）を塗布する。まず始めに、基板１を図示しない基板保持装置に保持する。次いで、その状態で基板１を回転させて、半導体層４の中央に図示しないノズルから、たとえばレジスト５などの塗布液を滴下方式で供給する。これによりレジスト５は半導体層４上で、基板１の回転に伴う遠心力によって半導体層４の表面全体に展伸し、レジスト５の塗膜が形成される。
【００３２】
このとき、レジスト５は遠心力により半導体層４の外周部４ｂ側に流動する。しかし、外周部４ｂから外周端部１ａにかけては、堆積物４ａにより傾斜した構成となっており、また、堆積物４ａの表面には微小な凹凸が生じているため、半導体層４の外周部４ｂ側に溜まったレジスト５は堆積物４ａ上を伝って外周端部１ａ上に流れる。
【００３３】
これにより、レジスト５は半導体層４表面全体（面内と外周部４ｂ）を均一な厚さで覆う構成となり、また、余剰のレジスト５は堆積物４ａ上と基板１の外周端部１ａ上を覆う構成となる。
少なくともｎ型半導体層、発光層及びｐ型半導体層をこの順で積層されてなる半導体発光素子用半導体層を備えた半導体基板の場合には、その後、半導体層４のメサ加工を行い、図示しないｎ型電極とｐ型電極を形成する。次いで、前記ｎ型電極以外の部分および前記ｐ型電極以外の部分を覆うように図示しない絶縁保護膜を形成する。その後、ダイシングラインに沿って基板１を分割する。
以上により、本実施形態の１つである半導体発光素子が形成される。
【００３４】
また、本発明では、別の実施態様として、単結晶ウエハ（基板１）と半導体層４と、その間の結晶格子の不整合を緩和するバッファ層３とを備えた半導体発光素子基板であって、単結晶ウエハの外周端部を除き、バッファ層が単結晶ウエハの一面側に形成され、バッファ層上の一面側に半導体層が形成されていると共に、単結晶ウエハの外周端部から半導体層の外周部にかけて半導体層の構成材料からなる堆積物が形成されている半導体発光素子ウエハ基板を提供することができる。
【００３５】
ここで、堆積物は、単結晶ウエハの端部から０．１ｍｍ〜３ｍｍの範囲の外周端部に形成されていることが好ましく、さらに０．１ｍｍ〜２ｍｍの範囲内に形成されていることが好ましい。堆積物が０．１ｍｍよりも狭いとその後の塗布膜（レジスト）形成工程において、基板の周縁部に塗布液が溜まることを防ぐことが十分できなくなる。
一方、堆積物が３ｍｍを超えると、１枚の単結晶ウエハ（基板１）当たりに利用できる半導体層の有効面積が小さくなり、例えば、半導体発光素子基板では、得られる半導体発光素子チップ等の製品歩留まりが低下してしまう。
【００３６】
以下、本実施形態で形成される半導体発光素子１００の構成について、図４を用いてその概要を説明する。なお、以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子の寸法関係とは異なっている。
【００３７】
図４は、本発明の半導体発光素子１００の一例を示した断面模式図である。
図４に示す本実施形態の半導体発光素子１００は、基板１と、基板１上に積層された積層半導体層（半導体層４）と、積層半導体層の上面に積層された透光性電極１５と、透光性電極１５上に積層されたｐ型ボンディングパッド電極１６と、積層半導体層の露出面４ａ上に積層されたｎ型電極１７と、から概略構成されている。
【００３８】
積層半導体層は、基板１側から、例えば、バッファ層３、必要に応じて下地層２２、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４がこの順に積層されて構成されている。また、積層半導体層を、下地層２２〜ｐ型半導体層１４をまとめて称してもよい。図４に示すように、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４は、その一部がエッチング等の手段によって除去されており、除去された部分からｎ型半導体層１２の一部が露出されている。そして、ｎ型半導体層１２の露出面４ａには、ｎ型電極１７が積層されている。
また、ｐ型半導体層１４の上面には、透光性電極１５およびｐ型ボンディングパッド電極１６が積層されている。これら、透光性電極１５およびｐ型ボンディングパッド電極１６によって、ｐ型電極１８が構成されている。
【００３９】
ｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する半導体としては、ＩＩＩ族窒化物半導体を用いることが好ましく、窒化ガリウム系化合物半導体を用いることがより好ましい。本発明におけるｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する窒化ガリウム系化合物半導体としては、一般式ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体を何ら制限なく用いることができる。
【００４０】
本実施形態の半導体発光素子１００は、ｐ型電極１８とｎ型電極１７との間に電流を通じることで、積層半導体層を構成する発光層１３から発光を発せられるようになっており、発光層１３からの光を、ｐ型ボンディングパッド電極１６の形成された側から取り出すフェイスアップマウント型の発光素子である。なお、本発明の半導体発光素子は、フリップチップ型の発光素子であってもよい。
以下、それぞれの構成について説明する。
【００４１】
＜基板１＞
基板１としては、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。
【００４２】
（バッファ層３）
バッファ層３は、基板１と下地層２２との格子定数の違いを緩和して、基板１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。バッファ層３の上に単結晶の下地層２２を積層すると、より一層結晶性の良い下地層２２が積層できる。
【００４３】
バッファ層３は、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものがより好ましい。
バッファ層３は、例えば、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのものとすることができる。バッファ層３の厚みが０．０１μｍ未満であると、バッファ層３により基板１と下地層２２との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層３の厚みが０．５μｍを超えると、バッファ層３としての機能には変化が無いのにも関わらず、バッファ層３の成膜処理時間が長くなり、生産性が低下する問題がある。なお、ここではたとえば０．０３μｍの厚さで形成する。
【００４４】
バッファ層３は、多結晶構造又は単結晶構造を有するものとすることができる。このような多結晶構造又は単結晶構造を有するバッファ層３を基板１上にＭＯＣＶＤ法またはスパッタ法にて成膜した場合、バッファ層３のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
【００４５】
（下地層２２）
下地層２２としては、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）が挙げられるが、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を用いると結晶性の良い下地層２２を形成できるため好ましい。下地層２２の膜厚は０．１μｍ以上であることが好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすい。また、下地層２２の膜厚は１０μｍ以下が好ましい。
【００４６】
＜積層半導体層＞
積層半導体層はさらに、下地層の上に、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４がこの順に積層されて構成されている。以下、それぞれについて説明する。
【００４７】
（ｎ型半導体層１２）
ｎ型半導体層１２はさらに、ｎコンタクト層１２ａと、ｎクラッド層１２ｂとから構成されている。
【００４８】
（発光層１３）
発光層１３は、障壁層１３ａと井戸層１３ｂとが交互に複数積層された多重量子井戸構造からなる。多重量子井戸構造における積層数は３層から１０層であることが好ましく、４層から７層であることがさらに好ましい。
【００４９】
（ｐ型半導体層１４）
ｐ型半導体層１４は、通常、ｐクラッド層１４ａおよびｐコンタクト層１４ｂから構成される。また、ｐコンタクト層１４ｂがｐクラッド層１４ａを兼ねることも可能である。
【００５０】
＜ｎ型電極１７＞
ｎ型電極１７は、ボンディングパットを兼ねており、積層半導体層のｎ型半導体層１２に接するように形成されている。このため、ｎ型電極１７を形成する際には、少なくともｐ半導体層１４および発光層１３の一部を除去してｎ型半導体層１２を露出させ、ｎ型半導体層１２の露出面４ａ上にボンディングパッドを兼ねるｎ型電極１７を形成する。ｎ型電極１７としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
【００５１】
＜透光性電極１５＞
透光性電極１５は、ｐ型半導体層１４の上に積層されるものであり、ｐ型半導体層１４との接触抵抗が小さいものであることが好ましい。また、透光性電極１５は、発光層１３からの光を効率良く半導体発光素子１００の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極１５は、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
【００５２】
＜ｐ型ボンディングパッド電極１６＞
ｐ型ボンディングパッド電極１６はボンディングパットを兼ねており、透光性電極１５の上に積層されている。ｐ型ボンディングパッド電極１６としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
【００５３】
＜絶縁保護膜＞
図示しない絶縁保護膜は、必要に応じて透光性電極１５の上面および側面と、ｎ型半導体層１２の露出面４ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うよう形成される。保護膜層を形成することにより、半導体発光素子１００の内部への水分等の浸入を防止でき、半導体発光素子１００の劣化を抑制することができる。
【００５４】
本実施形態によれば、従来と同じ工程で半導体層４を形成する際に同時に堆積物４ａを形成することができる。そのため、従来の製造方法のように基板１の周縁部１ａを予め研磨して落とす工程を増やすことなく、同様の形状を構成することができる。また、従来の製造方法のように、レジスト５形成後に外周部４ｂ上のレジスト５の盛り上がりをエッチングする必要がないため、その膜厚の制御も不要となる。これらにより、工程を増やすことなく半導体層４の外周部４ｂ上のレジスト５の盛り上がりを防ぐことが可能となる。
【００５５】
また、基板１が大型になるほど、その分必要な塗布液（レジスト５）が多くなり、かつ、半導体層４の外周部４ｂでの遠心力も大きくなるため、外周部４ｂに多くのレジスト５が溜まりやすくなる。しかし、本実施形態においては堆積物４ａを形成することにより、余剰のレジスト５は堆積物４ａ上を伝って外周端部１ａへ流される。そのため、大型の基板１であっても容易に膜厚を制御することができる。
また、特に塗布液（レジスト５）が溜まりやすいオリエンテーションフラット（Orientation Flat））の部分であっても、同様に余剰のレジスト５を外周端部１ａへ流すことができる。そのため、半導体層４の面内と同じ厚さでオリエンテーションフラット上にレジスト５を形成することができる。
【００５６】
また、本実施形態によれば、被覆材２を設置した箇所に堆積物４ａが形成されるため、レジスト５の膜厚が均一となる範囲を特定することができる。これにより、製品出荷時に廃棄する箇所を特定することが可能となり、歩留まりを高くすることができる。そのため、製品出荷時に、不均一な膜厚のレジスト５による不良品の混入を確実に防ぐことが可能となる。また、製品出荷時の、塗布液（レジスト５）の部分的残留による不良品混入を確実に防ぐことができる。そのため、製品の信頼性を高めることが可能となる。
【符号の説明】
【００５７】
１…基板、１ａ…外周端部、２…被覆材、３…バッファ層、４…半導体層、４ａ…堆積物、４ｂ…外周部、５…レジスト
【技術分野】
【０００１】
本発明は半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
近年、半導体発光素子の製造工程の一つとして、単結晶ウエハからなる基板上にレジストなどの絶縁膜を形成するための方法が各種開発されている。このような方法としては、たとえば、レジストの前駆物質を溶剤に溶かして塗布液を作成し、その塗布液を半導体ウエハなどの基板の表面に塗布する手法が広く知られている。
【０００３】
このように、基板の表面にたとえばレジストなどの塗布液を塗布する手法としては、基板の中央に塗布液を滴下方式で供給し、基板を回転させるスピンコート法が代表的なものとして知られている。この方法によれば、基板の回転に伴う遠心力により、少ない塗布液を基板の表面全体に展伸することができる。
【０００４】
しかし、この方法においては、塗布液が基板（単結晶ウエハ）の外周端部に溜まりやすいという問題が知られている。この問題について図１を用いて以下に説明する。
まず、この方法においては図１（ａ）に示すように、遠心力により塗布液１０５（レジスト）が基板１０１（単結晶ウエハ）の外周端部１０１ａに溜まりやすいという問題があった。外周端部１０１ａに展伸した塗布液１０５は表面張力により基板１０１の中心側方向に引っ張られ、外周端部１０１ａ上に溜まった状態となる。そのため、外周端部１０１ａに溜まった塗布液１０５が上方向に盛り上がった状態となり、その部分だけ膜厚が厚くなってしまう。
【０００５】
このため、塗布液１０５が均一に塗布された面内と、塗布液１０５が盛り上がっている外周端部１０１ａとで、膜厚の異なる塗布膜が形成されてしまう。そのため、基板１０１の中心部と外周端部１０１ａとで露光条件が異なり、パターニングの精度に差が生じてしまいやすい。また、特にその差が酷い場合には、現像によって塗布膜を溶出させる工程の際、基板の外周端部１０１ａと面内との露光条件の差により、塗布膜が残ってしまうこともある。
【０００６】
この問題を防ぐ方法としては、図１（ｂ）に示すように、基板１０１の外周端部１０１ａの角を研磨して落とす方法が知られている（特許文献１）。この方法によれば、外周端部１０１ａに溜まった塗布液１０５の盛り上がりは、外周端部１０１ａの研磨された分と相殺されるため、見かけ上の盛り上がりを防ぐことができる。
また、その他の方法としては、基板１０１の外周端部１０１にエッチングガスを供給することにより、外周端部１０１ａ上の塗布膜をエッチングし、盛り上がりを防ぐ方法が知られている（特許文献２）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平04-137721号公報
【特許文献２】特開平06-244109号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、前者の方法においては、基板の外周端部の角を研磨して落とす工程および研磨した部分を洗浄する工程が増加するために生産性が低下するという問題があった。また、後者のエッチングガスを供給する方法においては、塗布膜の形成工程においてエッチングガスが別途必要となるうえに、塗布膜のエッチング量の制御が困難であるという問題があった。
【０００９】
本発明は、上記事情に鑑みてなされたものであって、薬液吐出ノズルから被処理基板に塗布液を滴下させて形成された塗布膜の膜厚均一性の改善を図り得る塗布膜形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明は以下の手段を提供する。
〔１〕 単結晶ウエハと半導体層と、その間の結晶格子の不整合を緩和するバッファ層を備えた半導体基板の製造方法であって、
前記単結晶ウエハの外周端部を被覆材で被覆した後、前記バッファ層を前記単結晶ウエハの一面側に形成する工程と、
前記被覆材を取り除いた後、前記半導体層を前記バッファ層上の一面側に形成すると共に、前記単結晶ウエハの外周端部から前記半導体層の外周部にかけて前記半導体層の構成材料からなる堆積物を堆積させる工程と、
前記半導体層上に塗布液をスピンコート法により塗布する工程と、を具備してなることを特徴とする半導体基板の製造方法。
〔２〕 前記被覆材で被覆する範囲が、前記単結晶ウエハの端部から０．１ｍｍ〜３ｍｍの範囲であることを特徴とする請求項１に記載の半導体基板の製造方法。
〔３〕 前記バッファ層を０．０１μｍ〜０．５μｍの厚さで形成することを特徴とする請求項１又は２に記載の半導体基板の製造方法。
〔４〕 前記半導体層を３μｍ〜１５μｍの厚さで形成することを特徴とする請求項１乃至３の何れか一項に記載の半導体基板の製造方法。
〔５〕 前記被覆材がアルミニウム膜で被覆されたステンレス板であることを特徴とする請求項１乃至４の何れか一項に記載の半導体基板の製造方法。
〔６〕 半導体層が、少なくともｎ型半導体層、発光層及びｐ型半導体層をこの順で積層されてなる半導体層であることを特徴とする請求項１乃至５の何れか一項に記載の半導体基板の製造方法。
〔７〕 単結晶ウエハと半導体層と、その間の結晶格子の不整合を緩和するバッファ層とを備えた半導体発光素子基板であって、
前記単結晶ウエハの外周端部を除き、前記バッファ層が前記単結晶ウエハの一面側に形成され、
前記バッファ層上の一面側に前記半導体層が形成されていると共に、前記単結晶ウエハの外周端部から前記半導体層の外周部にかけて前記半導体層の構成材料からなる堆積物が形成されていることを特徴とする半導体発光素子基板。
〔８〕 前記堆積物が、前記単結晶ウエハの端部から０．１ｍｍ〜３ｍｍの範囲の外周端部に形成されていることを特徴とする請求項７に記載の半導体発光素子基板。
【発明の効果】
【００１１】
本発明によれば、基板（単結晶ウエハ）の外周端部に被覆材を設けたままバッファ層を形成することにより、その後の半導体層を形成する工程において、基板の外周端部に凹凸形状（又は階段状）の堆積物を形成することができる。そのため、その後の塗布膜（レジスト）形成工程において、基板の周縁部に塗布液が溜まることを防ぐことが可能となる。
【００１２】
また、この方法によれば、塗布膜厚が基板の面内と比べて厚い範囲を特定することができる。そのため、基板の外周端部の廃棄範囲を狭め、かつ特定することが可能となる。これにより、少ない工程で均一な膜厚の塗布膜（レジスト）を効率的に形成することができるとともに、製品歩留まりと信頼性を高くすることが可能となる。
特にこれは、近年の大型基板やオリフラを有する基板など、その面内と周縁部とで塗布膜厚の差が出やすい基板において効果的である。
このような効果は、半導体層が、少なくともｎ型半導体層、発光層及びｐ型半導体層をこの順で積層されてなる半導体発光素子基板の製造方法において顕著に見られる。
【図面の簡単な説明】
【００１３】
【図１】図１は、従来の実施形態である塗布膜の製造工程を説明するための工程断面図である。
【図２】図２は、本発明の実施形態である塗布膜の製造工程を説明するための工程断面図の一例である。
【図３】図３は、本発明の実施形態で形成した堆積物の断面図の一例である。
【図４】図４は、本発明の半導体発光素子の製造方法を用いて製造された半導体発光素子の一例を示した断面模式図である。
【発明を実施するための形態】
【００１４】
次に、本実施形態の半導体基板の製造方法を、図２を用いて詳細に説明する。
本実施形態の半導体基板の製造工程は、基板（単結晶ウエハ）１の外周端部１ａを被覆材２で覆った状態のままバッファ層３を形成する工程と、被覆材を取り除いた後、バッファ層３上に半導体層４を形成するとともに基板１上に堆積物４ａを形成する工程と、スピンコート法により半導体層４上に塗布液（レジスト５）を塗布する工程と、から概略構成されている。ここで、半導体層には、少なくともｎ型半導体層、発光層及びｐ型半導体層をこの順で積層されてなる半導体発光素子用半導体層が挙げられる。
なお、以下の説明で用いる図面は、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００１５】
＜バッファ層３を形成する工程＞
バッファ層３を形成する工程はさらに、基板１準備工程と、被覆材２設置工程と、バッファ層３形成工程と、から構成されている。以下、それぞれについてその詳細を説明する。
【００１６】
（基板１（単結晶ウエハ）準備工程）
まず始めに基板１（単結晶ウエハ）を準備する。基板１としては、例えば、後述するサファイア等からなる基板を用いることができる。また、上記基板の中では特に、ｃ面を主面とするサファイア基板を用いることが好ましい。
【００１７】
（被覆材２設置工程）
次いで、図２（ａ）に示すように、基板１の一面側の外周端部１ａ全体を被覆するように被覆材２を設置する。例えば、この被覆材２は、図示しないスパッタ装置の成長室内のスパッタターゲットに基板１を対向させて下向きに取り付けるための取り付け手段である。また、その構造は、基板１の外周全体を覆うことにより、基板１を下向きに保持することが可能なものとなっている。
また、被覆材２の構成はこれに限定されず、成長室が基板１を上向きに設置する構成となっている場合は、基板１を保持する必要はなく、基板１の外周全体を被覆する構成であればよい。
【００１８】
また、このとき、被覆材２で被覆する範囲は基板１の端部から０．１ｍｍ〜３ｍｍの範囲内とすることが好ましく、さらに０．１ｍｍ〜２ｍｍの範囲内とすることが好ましい。被覆材２で被覆する範囲が０．１ｍｍよりも狭いと、被覆材２が基板１から外れやすく、また、後述する工程において堆積物４ａが均一に形成されない部位が生じやすくなる。また、被覆材２で被覆する範囲が２ｍｍを超えると、廃棄面積が増えるために製品歩留まりが低下する。
【００１９】
この被覆材２はたとえばアルミニウム膜で被覆されたステンレス板などを用いることができるが、被覆材２の構成としてはこれに限定されない。外周端部１ａを被覆することができ、かつ、バッファ層形成において悪影響がないものであればその構成は特に限定されず、他のものを被覆材２として用いることができる。
【００２０】
（バッファ層３形成工程）
次いで、基板１に被覆材２を設置した状態のまま、ＭＯＣＶＤ（有機金属化学気相成長）装置又はスパッタ装置の成長室内に設置する。次いで、このようなＭＯＣＶＤ法またはスパッタ法によって、基板１の一面側にバッファ層３を形成する。
【００２１】
また、このようなバッファ層３を基板１上に形成することにより、バッファ層３のバッファ機能を有効に作用させることができる。これにより、基板１と半導体層と、後述する半導体層４との間の結晶格子の不整合を緩和することができる。
【００２２】
次いで、図２（ｂ）に示すように、基板１から被覆材２を取り除く。これにより、基板１の外周端部１ａは露出し、バッファ層３と、基板１の外周端部１ａとの間で、バッファ層３の厚みの分だけ段差が構成される。
【００２３】
＜半導体層４および堆積物４ａを形成する工程＞
次いで、図２（ｃ）に示すように、バッファ層３上に、たとえば、図示しない下地層とｎ型半導体層と発光層およびｐ型半導体層からなる半導体層４を形成するとともに基板１の外周端部１ａに堆積物４ａを形成する。
まず、はじめに、基板１をＭＯＣＶＤ（有機金属化学気相成長）装置の成長室内に設置する。次いで、ＭＯＣＶＤ法によって製膜処理を行い、バッファ層３上にたとえば図示しない下地層とｎ型半導体層と発光層およびｐ型半導体層を順次積層し、半導体層４を形成する。この工程は既存の方法を用いるため、その詳細については省略する。
【００２４】
このとき、下地層の材料としてはＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を用いることが特に好ましいが、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いても構わない。下地層の材料としてＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を用いることにより、下地層の結晶性は特に良好となる。
また、下地層の結晶性を良くするためには、下地層には不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合には、下地層にアクセプター不純物あるいはドナー不純物を添加することができる。
【００２５】
また、ｎ型半導体層は例えば、ＧａＮ系化合物半導体からなるｎ型コンタクト層とｎ型クラッド層とを積層することにより形成する。これにより、ｎ型半導体層はｎ型の電気伝導を示すドーパントを含む構成となる。
【００２６】
発光層は、障壁層と井戸層とを交互に繰り返して積層することにより形成する。このとき、発光層の成長温度は６００〜９００℃とし、キャリアガスとしては窒素ガスを用い、ｎ型半導体層側及びｐ型半導体層側に障壁層が配されるように積層する。
【００２７】
ｐ型半導体層は、ｐクラッド層と、ｐコンタクト層とを順次積層することにより形成する。これにより、ｐ型の電気伝導を示すドーパントを含有したＧａＮ系化合物半導体層からなるｐ型半導体層が形成される。
【００２８】
以上により、バッファ層３上に半導体層４が形成される。
このとき、半導体層４と同時に、半導体層４の構成材料からなる堆積物４ａが、基板１の外周端部１ａ上から半導体層４の外周部４ｂにかけて堆積する。この堆積物４ａは、外周端部１ａから立設し、バッファ層３の外周部の側壁および半導体層４の外周部４ｂ全体を覆う構成となる。また、堆積物４ａはバッファ層３上ではなく基板1上に形成されるためにその結晶性は低く、表面には微小な凹凸が生じる。
【００２９】
この堆積物４ａの、半導体層４の外周部４ｂから基板１の外周端部１ａ表面にかけての断面図を図３に示す。図３に示すように、堆積物４ａは外周部４ｂを最頂部とし、その外側に向かって傾斜する構造となっている。これにより、外周部４ｂから外周端部１ａにかけては、堆積物４ａにより角度がついて傾斜した構成となる。
図３では、縦軸は外周部４ｂの最頂部からの傾斜深さ（単位μｍ）を表し、横軸は外周部４ｂの最頂部から外側に向かって傾斜する距離（単位μｍ）を表す。
【００３０】
このとき、半導体層４は３μｍ〜１５μｍの膜厚で形成することが好ましい。半導体層４の膜厚が３μｍ未満であると、半導体層４の外周部４ｂから基板１の外周端部１ａにかけての堆積物４ａの傾斜が不十分となる。また、厚みが１５μｍを超えると、堆積物４ａの傾斜が大きくなりすぎる。
【００３１】
＜塗布液（レジスト５）を塗布する工程＞
次いで、図２（ｄ）に示すように、スピンコート法により、半導体層４上にたとえば塗布液（レジスト５）を塗布する。まず始めに、基板１を図示しない基板保持装置に保持する。次いで、その状態で基板１を回転させて、半導体層４の中央に図示しないノズルから、たとえばレジスト５などの塗布液を滴下方式で供給する。これによりレジスト５は半導体層４上で、基板１の回転に伴う遠心力によって半導体層４の表面全体に展伸し、レジスト５の塗膜が形成される。
【００３２】
このとき、レジスト５は遠心力により半導体層４の外周部４ｂ側に流動する。しかし、外周部４ｂから外周端部１ａにかけては、堆積物４ａにより傾斜した構成となっており、また、堆積物４ａの表面には微小な凹凸が生じているため、半導体層４の外周部４ｂ側に溜まったレジスト５は堆積物４ａ上を伝って外周端部１ａ上に流れる。
【００３３】
これにより、レジスト５は半導体層４表面全体（面内と外周部４ｂ）を均一な厚さで覆う構成となり、また、余剰のレジスト５は堆積物４ａ上と基板１の外周端部１ａ上を覆う構成となる。
少なくともｎ型半導体層、発光層及びｐ型半導体層をこの順で積層されてなる半導体発光素子用半導体層を備えた半導体基板の場合には、その後、半導体層４のメサ加工を行い、図示しないｎ型電極とｐ型電極を形成する。次いで、前記ｎ型電極以外の部分および前記ｐ型電極以外の部分を覆うように図示しない絶縁保護膜を形成する。その後、ダイシングラインに沿って基板１を分割する。
以上により、本実施形態の１つである半導体発光素子が形成される。
【００３４】
また、本発明では、別の実施態様として、単結晶ウエハ（基板１）と半導体層４と、その間の結晶格子の不整合を緩和するバッファ層３とを備えた半導体発光素子基板であって、単結晶ウエハの外周端部を除き、バッファ層が単結晶ウエハの一面側に形成され、バッファ層上の一面側に半導体層が形成されていると共に、単結晶ウエハの外周端部から半導体層の外周部にかけて半導体層の構成材料からなる堆積物が形成されている半導体発光素子ウエハ基板を提供することができる。
【００３５】
ここで、堆積物は、単結晶ウエハの端部から０．１ｍｍ〜３ｍｍの範囲の外周端部に形成されていることが好ましく、さらに０．１ｍｍ〜２ｍｍの範囲内に形成されていることが好ましい。堆積物が０．１ｍｍよりも狭いとその後の塗布膜（レジスト）形成工程において、基板の周縁部に塗布液が溜まることを防ぐことが十分できなくなる。
一方、堆積物が３ｍｍを超えると、１枚の単結晶ウエハ（基板１）当たりに利用できる半導体層の有効面積が小さくなり、例えば、半導体発光素子基板では、得られる半導体発光素子チップ等の製品歩留まりが低下してしまう。
【００３６】
以下、本実施形態で形成される半導体発光素子１００の構成について、図４を用いてその概要を説明する。なお、以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子の寸法関係とは異なっている。
【００３７】
図４は、本発明の半導体発光素子１００の一例を示した断面模式図である。
図４に示す本実施形態の半導体発光素子１００は、基板１と、基板１上に積層された積層半導体層（半導体層４）と、積層半導体層の上面に積層された透光性電極１５と、透光性電極１５上に積層されたｐ型ボンディングパッド電極１６と、積層半導体層の露出面４ａ上に積層されたｎ型電極１７と、から概略構成されている。
【００３８】
積層半導体層は、基板１側から、例えば、バッファ層３、必要に応じて下地層２２、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４がこの順に積層されて構成されている。また、積層半導体層を、下地層２２〜ｐ型半導体層１４をまとめて称してもよい。図４に示すように、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４は、その一部がエッチング等の手段によって除去されており、除去された部分からｎ型半導体層１２の一部が露出されている。そして、ｎ型半導体層１２の露出面４ａには、ｎ型電極１７が積層されている。
また、ｐ型半導体層１４の上面には、透光性電極１５およびｐ型ボンディングパッド電極１６が積層されている。これら、透光性電極１５およびｐ型ボンディングパッド電極１６によって、ｐ型電極１８が構成されている。
【００３９】
ｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する半導体としては、ＩＩＩ族窒化物半導体を用いることが好ましく、窒化ガリウム系化合物半導体を用いることがより好ましい。本発明におけるｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する窒化ガリウム系化合物半導体としては、一般式ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体を何ら制限なく用いることができる。
【００４０】
本実施形態の半導体発光素子１００は、ｐ型電極１８とｎ型電極１７との間に電流を通じることで、積層半導体層を構成する発光層１３から発光を発せられるようになっており、発光層１３からの光を、ｐ型ボンディングパッド電極１６の形成された側から取り出すフェイスアップマウント型の発光素子である。なお、本発明の半導体発光素子は、フリップチップ型の発光素子であってもよい。
以下、それぞれの構成について説明する。
【００４１】
＜基板１＞
基板１としては、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。
【００４２】
（バッファ層３）
バッファ層３は、基板１と下地層２２との格子定数の違いを緩和して、基板１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。バッファ層３の上に単結晶の下地層２２を積層すると、より一層結晶性の良い下地層２２が積層できる。
【００４３】
バッファ層３は、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものがより好ましい。
バッファ層３は、例えば、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのものとすることができる。バッファ層３の厚みが０．０１μｍ未満であると、バッファ層３により基板１と下地層２２との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層３の厚みが０．５μｍを超えると、バッファ層３としての機能には変化が無いのにも関わらず、バッファ層３の成膜処理時間が長くなり、生産性が低下する問題がある。なお、ここではたとえば０．０３μｍの厚さで形成する。
【００４４】
バッファ層３は、多結晶構造又は単結晶構造を有するものとすることができる。このような多結晶構造又は単結晶構造を有するバッファ層３を基板１上にＭＯＣＶＤ法またはスパッタ法にて成膜した場合、バッファ層３のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
【００４５】
（下地層２２）
下地層２２としては、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）が挙げられるが、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を用いると結晶性の良い下地層２２を形成できるため好ましい。下地層２２の膜厚は０．１μｍ以上であることが好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすい。また、下地層２２の膜厚は１０μｍ以下が好ましい。
【００４６】
＜積層半導体層＞
積層半導体層はさらに、下地層の上に、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４がこの順に積層されて構成されている。以下、それぞれについて説明する。
【００４７】
（ｎ型半導体層１２）
ｎ型半導体層１２はさらに、ｎコンタクト層１２ａと、ｎクラッド層１２ｂとから構成されている。
【００４８】
（発光層１３）
発光層１３は、障壁層１３ａと井戸層１３ｂとが交互に複数積層された多重量子井戸構造からなる。多重量子井戸構造における積層数は３層から１０層であることが好ましく、４層から７層であることがさらに好ましい。
【００４９】
（ｐ型半導体層１４）
ｐ型半導体層１４は、通常、ｐクラッド層１４ａおよびｐコンタクト層１４ｂから構成される。また、ｐコンタクト層１４ｂがｐクラッド層１４ａを兼ねることも可能である。
【００５０】
＜ｎ型電極１７＞
ｎ型電極１７は、ボンディングパットを兼ねており、積層半導体層のｎ型半導体層１２に接するように形成されている。このため、ｎ型電極１７を形成する際には、少なくともｐ半導体層１４および発光層１３の一部を除去してｎ型半導体層１２を露出させ、ｎ型半導体層１２の露出面４ａ上にボンディングパッドを兼ねるｎ型電極１７を形成する。ｎ型電極１７としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
【００５１】
＜透光性電極１５＞
透光性電極１５は、ｐ型半導体層１４の上に積層されるものであり、ｐ型半導体層１４との接触抵抗が小さいものであることが好ましい。また、透光性電極１５は、発光層１３からの光を効率良く半導体発光素子１００の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極１５は、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
【００５２】
＜ｐ型ボンディングパッド電極１６＞
ｐ型ボンディングパッド電極１６はボンディングパットを兼ねており、透光性電極１５の上に積層されている。ｐ型ボンディングパッド電極１６としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
【００５３】
＜絶縁保護膜＞
図示しない絶縁保護膜は、必要に応じて透光性電極１５の上面および側面と、ｎ型半導体層１２の露出面４ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うよう形成される。保護膜層を形成することにより、半導体発光素子１００の内部への水分等の浸入を防止でき、半導体発光素子１００の劣化を抑制することができる。
【００５４】
本実施形態によれば、従来と同じ工程で半導体層４を形成する際に同時に堆積物４ａを形成することができる。そのため、従来の製造方法のように基板１の周縁部１ａを予め研磨して落とす工程を増やすことなく、同様の形状を構成することができる。また、従来の製造方法のように、レジスト５形成後に外周部４ｂ上のレジスト５の盛り上がりをエッチングする必要がないため、その膜厚の制御も不要となる。これらにより、工程を増やすことなく半導体層４の外周部４ｂ上のレジスト５の盛り上がりを防ぐことが可能となる。
【００５５】
また、基板１が大型になるほど、その分必要な塗布液（レジスト５）が多くなり、かつ、半導体層４の外周部４ｂでの遠心力も大きくなるため、外周部４ｂに多くのレジスト５が溜まりやすくなる。しかし、本実施形態においては堆積物４ａを形成することにより、余剰のレジスト５は堆積物４ａ上を伝って外周端部１ａへ流される。そのため、大型の基板１であっても容易に膜厚を制御することができる。
また、特に塗布液（レジスト５）が溜まりやすいオリエンテーションフラット（Orientation Flat））の部分であっても、同様に余剰のレジスト５を外周端部１ａへ流すことができる。そのため、半導体層４の面内と同じ厚さでオリエンテーションフラット上にレジスト５を形成することができる。
【００５６】
また、本実施形態によれば、被覆材２を設置した箇所に堆積物４ａが形成されるため、レジスト５の膜厚が均一となる範囲を特定することができる。これにより、製品出荷時に廃棄する箇所を特定することが可能となり、歩留まりを高くすることができる。そのため、製品出荷時に、不均一な膜厚のレジスト５による不良品の混入を確実に防ぐことが可能となる。また、製品出荷時の、塗布液（レジスト５）の部分的残留による不良品混入を確実に防ぐことができる。そのため、製品の信頼性を高めることが可能となる。
【符号の説明】
【００５７】
１…基板、１ａ…外周端部、２…被覆材、３…バッファ層、４…半導体層、４ａ…堆積物、４ｂ…外周部、５…レジスト
【特許請求の範囲】
【請求項１】
単結晶ウエハと半導体層と、その間の結晶格子の不整合を緩和するバッファ層を備えた半導体基板の製造方法であって、
前記単結晶ウエハの外周端部を被覆材で被覆した後、前記バッファ層を前記単結晶ウエハの一面側に形成する工程と、
前記被覆材を取り除いた後、前記半導体層を前記バッファ層上の一面側に形成すると共に、前記単結晶ウエハの外周端部から前記半導体層の外周部にかけて前記半導体層の構成材料からなる堆積物を堆積させる工程と、
前記半導体層上に塗布液をスピンコート法により塗布する工程と、を具備してなることを特徴とする半導体基板の製造方法。
【請求項２】
前記被覆材で被覆する範囲が、前記単結晶ウエハの端部から０．１ｍｍ〜３ｍｍの範囲であることを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記バッファ層を０．０１μｍ〜０．５μｍの厚さで形成することを特徴とする請求項１又は２に記載の半導体基板の製造方法。
【請求項４】
前記半導体層を３μｍ〜１５μｍの厚さで形成することを特徴とする請求項１乃至３の何れか一項に記載の半導体基板の製造方法。
【請求項５】
前記被覆材がアルミニウム膜で被覆されたステンレス板であることを特徴とする請求項１乃至４の何れか一項に記載の半導体基板の製造方法。
【請求項６】
半導体層が、少なくともｎ型半導体層、発光層及びｐ型半導体層をこの順で積層されてなる半導体層であることを特徴とする請求項１乃至５の何れか一項に記載の半導体基板の製造方法。
【請求項７】
単結晶ウエハと半導体層と、その間の結晶格子の不整合を緩和するバッファ層とを備えた半導体発光素子基板であって、
前記単結晶ウエハの外周端部を除き、前記バッファ層が前記単結晶ウエハの一面側に形成され、
前記バッファ層上の一面側に前記半導体層が形成されていると共に、前記単結晶ウエハの外周端部から前記半導体層の外周部にかけて前記半導体層の構成材料からなる堆積物が形成されていることを特徴とする半導体発光素子基板。
【請求項８】
前記堆積物が、前記単結晶ウエハの端部から０．１ｍｍ〜３ｍｍの範囲の外周端部に形成されていることを特徴とする請求項７に記載の半導体発光素子基板。
【請求項１】
単結晶ウエハと半導体層と、その間の結晶格子の不整合を緩和するバッファ層を備えた半導体基板の製造方法であって、
前記単結晶ウエハの外周端部を被覆材で被覆した後、前記バッファ層を前記単結晶ウエハの一面側に形成する工程と、
前記被覆材を取り除いた後、前記半導体層を前記バッファ層上の一面側に形成すると共に、前記単結晶ウエハの外周端部から前記半導体層の外周部にかけて前記半導体層の構成材料からなる堆積物を堆積させる工程と、
前記半導体層上に塗布液をスピンコート法により塗布する工程と、を具備してなることを特徴とする半導体基板の製造方法。
【請求項２】
前記被覆材で被覆する範囲が、前記単結晶ウエハの端部から０．１ｍｍ〜３ｍｍの範囲であることを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記バッファ層を０．０１μｍ〜０．５μｍの厚さで形成することを特徴とする請求項１又は２に記載の半導体基板の製造方法。
【請求項４】
前記半導体層を３μｍ〜１５μｍの厚さで形成することを特徴とする請求項１乃至３の何れか一項に記載の半導体基板の製造方法。
【請求項５】
前記被覆材がアルミニウム膜で被覆されたステンレス板であることを特徴とする請求項１乃至４の何れか一項に記載の半導体基板の製造方法。
【請求項６】
半導体層が、少なくともｎ型半導体層、発光層及びｐ型半導体層をこの順で積層されてなる半導体層であることを特徴とする請求項１乃至５の何れか一項に記載の半導体基板の製造方法。
【請求項７】
単結晶ウエハと半導体層と、その間の結晶格子の不整合を緩和するバッファ層とを備えた半導体発光素子基板であって、
前記単結晶ウエハの外周端部を除き、前記バッファ層が前記単結晶ウエハの一面側に形成され、
前記バッファ層上の一面側に前記半導体層が形成されていると共に、前記単結晶ウエハの外周端部から前記半導体層の外周部にかけて前記半導体層の構成材料からなる堆積物が形成されていることを特徴とする半導体発光素子基板。
【請求項８】
前記堆積物が、前記単結晶ウエハの端部から０．１ｍｍ〜３ｍｍの範囲の外周端部に形成されていることを特徴とする請求項７に記載の半導体発光素子基板。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−１２４５０４（Ｐ２０１１−１２４５０４Ａ）
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願番号】特願２００９−２８３１１０（Ｐ２００９−２８３１１０）
【出願日】平成２１年１２月１４日（２００９．１２．１４）
【出願人】（０００００２００４）昭和電工株式会社 (3,251)
【Ｆターム（参考）】
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願日】平成２１年１２月１４日（２００９．１２．１４）
【出願人】（０００００２００４）昭和電工株式会社 (3,251)
【Ｆターム（参考）】
[ Back to top ]