【課題】支持基板とＩＩＩ族窒化物層との接合が良好なＩＩＩ族窒化物複合基板の製造方法を提供する。
【解決手段】本ＩＩＩ族窒化物複合基板の製造方法は、目標とする基板径より大きい径の主面１０ｍを有する支持基板１０と、目標とする基板径より大きい径の主面３０ｎを有しその主面３０ｎから所定の深さの位置にイオン注入領域３０ｉが形成されたＩＩＩ族窒化物基板３０とを、中間層２０を介在させて貼り合わせ、ＩＩＩ族窒化物基板３０をイオン注入領域３０ｉにおいてＩＩＩ族窒化物層３０ａと残りのＩＩＩ族窒化物基板３０ｂとに分離することにより、支持基板１０上に中間層２０を介在させてＩＩＩ族窒化物層３０ａが接合された第１のＩＩＩ族窒化物複合基板１を形成し、第１のＩＩＩ族窒化物複合基板１の外周部を除去することにより目標とする基板径に等しい径の主面を有する第２のＩＩＩ族窒化物複合基板２を得る。 （もっと読む）

【課題】薄層化された自立性のシリコン単結晶膜を提供し、また、剥離時の熱処理温度を格段に低減することができる新たなシリコン単結晶膜の形成方法を提供する。
【解決手段】シリコン単結晶膜６は、Ｓｉの含有率が、９０原子％以上であり、厚みが、５０μｍ以下であり、自立性がある。 （もっと読む）

【課題】ＩＩ族酸化物半導体を用いた半導体素子における新規な絶縁層形成技術を提供する。
【解決手段】半導体素子の製造方法は、（ａ）基板上方に、ＩＩ族酸化物半導体層を成長させる工程と、（ｂ）ＩＩ族酸化物半導体層上に、窒素をドープしつつＯリッチ条件での成長を行い抵抗率が１０^５Ωｃｍ以上のＩＩ族酸化物絶縁層を成長させる工程とを有する。 （もっと読む）

【課題】シリコン基板上に形成した、転位及びクラックの少ない窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法を提供する。
【解決手段】実施形態によれば、シリコン基板と、その上に順次設けられた、下側歪緩和層、中間層、上側歪緩和層及び機能層と、を有する窒化物半導体ウェーハが提供される。中間層は、第１下側層と、第１ドープ層と、第１上側層と、を含む。第１下側層は、下側歪緩和層の上に設けられ下側歪緩和層の格子定数よりも大きい格子定数を有する。第１ドープ層は、第１下側層の上に設けられ第１下側層の格子定数以上の格子定数を有し１×１０^１８ｃｍ^−３以上１×１０^２１ｃｍ^−３未満の濃度であり第１下側層よりも高い濃度で不純物を含有する。第１上側層は、第１ドープ層の上に設けられ第１ドープ層の格子定数以上で第１下側層の格子定数よりも大きい格子定数を有する。 （もっと読む）

【課題】支持基板と酸化物膜との接合強度および酸化物膜とＩＩＩ族窒化物層との接合強度が高いＩＩＩ族窒化物複合基板を提供する。
【解決手段】本ＩＩＩ族窒化物複合基板１は、支持基板１０と酸化物膜２０とＩＩＩ族窒化物層３０ａとを含み、支持基板１０は多結晶で形成され、ＩＩＩ族窒化物層３０ａは少なくともｃ軸方向に配向しているＩＩＩ族窒化物結晶で形成され、酸化物膜２０は不純物が添加され、不純物の濃度は、酸化物膜２０において支持基板１０側の第１主面２０ｓからＩＩＩ族窒化物層３０ａ側の第２主面２０ｔにかけて膜厚方向で変化し、第１主面２０ｓにおける不純物の濃度は第２主面２０ｔにおける不純物の濃度よりも高い。 （もっと読む）

【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める。
【解決手段】半導体結晶層形成基板の上に犠牲層および半導体結晶層を順に形成し、転写先基板に接することとなる前記半導体結晶層形成基板の第１表面と、前記第１表面に接することとなる前記転写先基板の第２表面と、が向かい合うように、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせ、前記半導体結晶層形成基板および前記転写先基板の全部または一部をエッチング液に浸漬して前記犠牲層をエッチングし、前記半導体結晶層を前記転写先基板側に残した状態で、前記転写先基板と前記半導体結晶層形成基板とを分離する。ここで、前記転写先基板が、非可撓性基板と有機物層とを有し、前記有機物層の表面が、前記第２表面であるものとする。 （もっと読む）

【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める。
【解決手段】半導体結晶層形成基板の上に犠牲層および半導体結晶層を順に形成するステップと、犠牲層の一部が露出するように半導体結晶層をエッチングし、半導体結晶層を複数の分割体に分割するステップと、転写先基板に接することとなる半導体結晶層形成基板側の第１表面と、第１表面に接することとなる転写先基板側の第２表面と、が向かい合うように、半導体結晶層形成基板と転写先基板とを貼り合わせるステップと、半導体結晶層形成基板および転写先基板をエッチング液に浸漬して犠牲層をエッチングし、半導体結晶層を転写先基板側に残した状態で、転写先基板と半導体結晶層形成基板とを分離するステップと、を有し、前記半導体結晶層が、Ｇｅ_ｘＳｉ_１−ｘ（０＜ｘ≦１）からなる、複合基板の製造方法を提供する。 （もっと読む）

【課題】電流コラプスを抑制しながらノーマリオフ動作を実現することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１上方に形成された化合物半導体積層構造７と、化合物半導体積層構造上方に形成されたゲート電極１１ｇ、ソース電極１１ｓ及びドレイン電極１１ｄと、が設けられている。化合物半導体積層構造７には、電子走行層３と、電子走行層３上方に形成された電子供給層５を含む窒化物半導体層と、が設けられている。窒化物半導体層の表面のＩｎ組成は、平面視でゲート電極１１ｇとソース電極１１ｓとの間に位置する領域及びゲート電極１１ｇとドレイン電極１１ｄとの間に位置する領域において、ゲート電極１１ｇの下方よりも低くなっている。 （もっと読む）

【課題】半導体層と電極との間に絶縁膜を介するＭＩＳ構造を採用するも、オン抵抗の上昇及び閾値の変動を抑止し、信頼性の高い半導体装置を得る。
【解決手段】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、化合物半導体積層構造２と、化合物半導体積層構造２の表面と接触する挿入金属層４と、挿入金属層４上に形成されたゲート絶縁膜７と、挿入金属層４の上方でゲート絶縁膜７を介して形成されたゲート電極８とを含み構成される。 （もっと読む）

【課題】逆ピエゾ効果が効果的に抑制され、オフ時の高電界状態であっても、ゲート電極近傍でクラックの発生が抑止されたスイッチング素子を提供する。
【解決手段】スイッチング素子１は、電子走行層１３と、電子走行層１３の上面に形成され、バンドギャップが電子走行層１３より大きく電子走行層１３とヘテロ接合する電子供給層１４と、ソース電極１５とドレイン電極１６と、ソース電極１５とドレイン電極１６の間に配置されたゲート電極１７とを備え、ゲート電極の下方に、電子供給層１４に替えて、逆ピエゾ抑制層２０を配置してなる。逆ピエゾ抑制層２０は、ヘテロ接合よりも格子不整合が緩和された状態で電子走行層１３と接合するように、その組成等が調整されており、ゲート電極１７との接触領域Ａ２のドレイン電極１６側境界Ｂ４を跨ぐように配置される。 （もっと読む）

【課題】多様な構造を実現することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１の上方に形成された化合物半導体層２と、が設けられている。化合物半導体層２には、第１の不純物の活性化により発生した第１導電型のキャリアを含む第１の領域２ａと、第１の不純物と同一種類の第２の不純物の活性化により発生したキャリアを、第１の領域２ａよりも低濃度で含有する第２の領域２ｂと、が設けられている。 （もっと読む）

【課題】ホモエピタキシャル成長法を用いて伝導特性に優れたβ−Ｇａ_２Ｏ_３単結晶膜を形成することができるβ−Ｇａ_２Ｏ_３単結晶膜の製造方法を提供する。
【解決手段】分子線エピタキシー法により、Ｓｎを添加しながらβ−Ｇａ_２Ｏ_３結晶をβ−Ｇａ_２Ｏ_３基板２上、又は前記β−Ｇａ_２Ｏ_３基板上に形成されたβ−Ｇａ_２Ｏ_３系結晶層上にホモエピタキシャル成長させ、Ｓｎ添加β−Ｇａ_２Ｏ_３結晶膜を形成する工程と、第１の不活性雰囲気中で前記Ｓｎ添加β−Ｇａ_２Ｏ_３結晶膜に第１のアニール処理を施す工程とを含む方法により、Ｓｎ添加β−Ｇａ_２Ｏ_３単結晶膜を製造する。 （もっと読む）

【課題】ＩＩＩ族窒化物とは化学組成の異なる異組成基板とＩＩＩ族窒化物層とが貼り合わされた複合基板であっても、反りおよびクラックを発生させることなくその複合基板上にＩＩＩ族窒化物エピタキシャル層を形成することができる複合基板およびその製造方法を提供する。
【解決手段】本複合基板２Ｄは、ＩＩＩ族窒化物以外の化学組成を有する異組成基板１０と、異組成基板１０に貼り合わされたＩＩＩ族窒化物層２１と、含み、ＩＩＩ族窒化物層２１は、平面充填が可能な少なくとも１種類の平面形状を有する複数のＩＩＩ族窒化物タイル２１ｐに分離している。 （もっと読む）

【課題】デバイス化の工程で割れが発生することを抑制することが可能なIII族窒化物エピタキシャル基板およびその製造方法を提供する。
【解決手段】本発明のIII族窒化物エピタキシャル基板１０は、Ｓｉ基板１１と、該Ｓｉ基板１１と接する初期層１４と、該初期層１４上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層１５Ａ１（１５Ｂ１）およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層１５Ａ２（１５Ｂ２）を順次有する積層体を複数組有する超格子積層体１５と、を有し、前記第２層のＡｌ組成比が、前記基板から離れるほど漸減することを特徴とする。 （もっと読む）

【課題】より良質な窒化物半導体結晶層を製造する方法及び窒化物半導体結晶層を提供する。
【解決手段】実施形態によれば、表面にシリコン酸化膜が形成された基体の上に設けられた２０μｍ以下の厚さのシリコン結晶層の上に、１μｍ以上の厚さの窒化物半導体結晶層を形成する。シリコン結晶層の上に、窒化物半導体結晶層のうちの第１の部分を形成した後、第１の部分よりも高い温度で第２の部分を形成する。シリコン結晶層は、シリコン結晶層の層面に対して平行な面内において、０．５ｍｍ以上、１０ｍｍ以下の特性長さを持つ島状に区分されている。区分されたシリコン結晶層のそれぞれの上に選択的に互いに離間した複数の窒化物半導体結晶層を形成する。シリコン結晶層の少なくとも一部を窒化物半導体結晶層に取り込ませ、シリコン結晶層の厚さを減少させる。 （もっと読む）

【課題】新規な多層膜構造体及びその形成方法を提供すること。
【解決手段】半導体素子用の多層膜構造体の形成方法であって、シリコンを含む基板上に、ゲルマニウム錫混晶からなる半導体層を形成する半導体層形成工程と、前記半導体層上に表面保護層を形成する表面保護層形成工程と、前記半導体層に熱処理を施すことにより、前記ゲルマニウム錫混晶と前記シリコンを含む基板との固相反応を進め、シリコンゲルマニウム錫混晶からなる半導体歪印加層を形成する半導体歪印加層形成工程と、前記表面保護層を除去する除去工程と、前記半導体歪印加層の上方に、前記除去工程後に、歪半導体層を積層する積層工程とを含むことを特徴とする多層膜構造体の形成方法。 （もっと読む）

【課題】半導体デバイスを効率よく製造するために、基体の種類の如何を問わずに効率よく半導体ウエハを製造することができる半導体ウエハの製造方法、ならびにかかる製造方法に好適に用いられる複合基体および複合基板を提供する。
【解決手段】本半導体ウエハの製造方法は、基体１０上に、表面のＲＭＳ粗さが１０ｎｍ以下の基体表面平坦化層１２を形成して複合基体１を得る工程と、複合基体１の基体表面平坦化層１２側に半導体結晶層２０ａを貼り合わせて複合基板３Ａ，３Ｂ，３Ｃを得る工程と、複合基板３Ａ，３Ｂ，３Ｃの半導体結晶層２０ａ上に少なくとも１層の半導体層３０を成長させる工程と、基体表面平坦化層１２をウェットエッチングで除去することにより、基体１０から半導体結晶層２０ａを分離して、半導体結晶層２０ａおよび半導体層３０を含む半導体ウエハ５を得る工程と、を含む。 （もっと読む）

【課題】シリコンなどの基板上に形成した高品質な結晶を有する半導体装置を提供する。
【解決手段】実施形態によれば、ＧａＮを含む下地層と、窒化物半導体を含む機能部と、前記下地層と前記機能部との間に設けられ、ＡｌＮを含む層を含む中間層と、を備えた半導体装置が提供される。前記下地層のうちの前記中間層とは反対側の第１領域におけるシリコン原子の濃度は、前記下地層のうちの前記中間層の側の第２領域におけるシリコン原子の濃度よりも高く、前記下地層の前記中間層とは反対側の第１面は、複数の凹部を有する。 （もっと読む）