【課題】ＧａＮを用いた窒化物半導体装置において、電流が流れる経路に、再結晶成長などによる界面が存在することがない状態で、十分な耐圧が得られるようにする。
【解決手段】ＧａＮからなるチャネル層（第２半導体層）１０１と、チャネル層１０１の一方の面であるＮ極性面に形成された第１障壁層（第１半導体層）１０２と、チャネル層１０１の他方の面であるＩＩＩ族極性面に形成された第２障壁層（第３半導体層）１０３とを備える。第１障壁層１０２および第２障壁層１０３は、例えば、ＡｌＧａＮから構成されている。また、ドレイン電極（第１電極）１０４が、第１障壁層１０２の上に形成され、ゲート電極１０５が、ドレイン電極１０４に対向して第２障壁層１０３の上に形成されている。ソース電極（第２電極）１０６は、ゲート電極１０５と離間して第２障壁層１０３の上に形成されている。 （もっと読む）

【課題】剥離前の形状及び特性を保った良好な状態で転置工程を行えるような、剥離工程
を用いて半導体装置及び表示装置を作製できる技術を提供する。よって、より高信頼性の
半導体装置及び表示装置を装置や工程を複雑化することなく、歩留まりよく作製できる技
術を提供することも目的とする。
【解決手段】透光性を有する第１の基板上に光触媒物質を有する有機化合物層を形成し、
光触媒物質を有する有機化合物層上に素子層を形成し、光を第１の基板を通過させて、光
触媒物質を有する有機化合物層に照射し、素子層を前記第１の基板より剥離する。 （もっと読む）

【課題】一般的な結晶成長方法による窒化物半導体層の積層で、分極効果が制御できるようにする。
【解決手段】ｃ軸方向に結晶成長された窒化物半導体から構成されて主表面がＩＩＩ族極性面１０４ａとされた第２半導体層１０４の主表面に、第１半導体層１０３のＩＩＩ族極性面１０３ａを貼り合わせた後、第１半導体層１０３と基板１０１とを、分離層１０２で分離する。 （もっと読む）

【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める。
【解決手段】半導体結晶層形成基板の上に犠牲層および半導体結晶層を順に形成するステップと、犠牲層の一部が露出するように半導体結晶層をエッチングし、半導体結晶層を複数の分割体に分割するステップと、転写先基板に接することとなる半導体結晶層形成基板側の第１表面と、第１表面に接することとなる転写先基板側の第２表面と、が向かい合うように、半導体結晶層形成基板と転写先基板とを貼り合わせるステップと、半導体結晶層形成基板および転写先基板をエッチング液に浸漬して犠牲層をエッチングし、半導体結晶層を転写先基板側に残した状態で、転写先基板と半導体結晶層形成基板とを分離するステップと、を有し、前記半導体結晶層が、Ｇｅ_ｘＳｉ_１−ｘ（０＜ｘ≦１）からなる、複合基板の製造方法を提供する。 （もっと読む）

【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める。
【解決手段】半導体結晶層形成基板の上に犠牲層および半導体結晶層を順に形成し、転写先基板に接することとなる前記半導体結晶層形成基板の第１表面と、前記第１表面に接することとなる前記転写先基板の第２表面と、が向かい合うように、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせ、前記半導体結晶層形成基板および前記転写先基板の全部または一部をエッチング液に浸漬して前記犠牲層をエッチングし、前記半導体結晶層を前記転写先基板側に残した状態で、前記転写先基板と前記半導体結晶層形成基板とを分離する。ここで、前記転写先基板が、非可撓性基板と有機物層とを有し、前記有機物層の表面が、前記第２表面であるものとする。 （もっと読む）

【課題】複数のトランジスタが高集積化された素子の少なくとも一のトランジスタに、作製工程数を増加させることなくバックゲートを設ける半導体装置を提供する。
【解決手段】複数のトランジスタが上下に積層されて設けられた素子において、少なくとも上部のトランジスタ１０２は、半導体特性を示す金属酸化物により設けられ、下部のトランジスタ１００が有するゲート電極層を上部のトランジスタのチャネル形成領域と重畳するように配して、ゲート電極層と同一の層の一部を上部のトランジスタ１０２のバックゲートＢＧとして機能させる。下部のトランジスタ１００は、絶縁層で覆われた状態で平坦化処理が施され、ゲート電極が露出され、上部のトランジスタ１０２のソース電極及びドレイン電極となる層に接続されている。 （もっと読む）

【課題】高品質な半導体薄膜を製造する薄膜製造方法を提供する。
【解決手段】薄膜製造方法は、ａ−Ｓｉ膜等の半導体薄膜を第１の基板上に堆積する工程Ｓ１と、第１の基板をエッチングして第１の基板と半導体薄膜との間に中空部を形成する工程Ｓ２と、半導体薄膜に第２の基板を接触させる工程Ｓ３と、半導体薄膜に第２の基板を押し付け、または半導体薄膜が溶融する強度を有するレーザ光を半導体薄膜に照射する工程Ｓ４と、第１の基板を半導体薄膜から引き離す工程Ｓ５とを備える。 （もっと読む）

【課題】半導体基板の再生に適した方法を提供する。
【解決手段】損傷半導体領域と絶縁層とを含む凸部が周縁部に存在する半導体基板に対し、絶縁層を除去するエッチング処理と、硝酸、硝酸によって酸化された半導体基板を構成する半導体材料を溶解する物質、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質、及び亜硝酸を含み、亜硝酸の濃度が１０ｍｇ／ｌ以上１０００ｍｇ／ｌ以下である混合液を用いて、未損傷の半導体領域に対して損傷半導体領域を選択的に除去するエッチング処理と、を行うことで半導体基板を再生する。 （もっと読む）

【課題】プラスチック支持体を用いた半導体装置を提供する。
【解決手段】プラスチック支持体上に形成されたカラーフィルタと、前記カラーフィルタ
上に形成された接着層と、前記接着層上に形成された絶縁膜と、前記絶縁膜上に形成され
た薄膜トランジスタと、前記薄膜トランジスタ上に形成された発光素子とを有する。また
は、プラスチック支持体と、前記プラスチック支持体に対向する対向基板と、前記プラス
チック支持体と前記対向基板との間に保持された液晶とを有し、前記プラスチック支持体
上に形成されたカラーフィルタと、前記カラーフィルタ上に形成された接着層と、前記接
着層上に形成された絶縁膜と、前記絶縁膜上に形成された薄膜トランジスタとを有する。 （もっと読む）

【課題】単一基板上にソース・ドレインを同一工程で同時形成したＩＩＩ−Ｖ族半導体のｎＭＩＳＦＥＴおよびＩＶ族半導体のｐＭＩＳＦＥＴのソース・ドレイン領域抵抗または接触抵抗を小さくする。
【解決手段】第１半導体結晶層に形成された第１チャネル型の第１ＭＩＳＦＥＴの第１ソースおよび第１ドレインと、第２半導体結晶層に形成された第２チャネル型の第２ＭＩＳＦＥＴの第２ソースおよび第２ドレインが、同一の導電性物質からなり、当該導電性物質の仕事関数Φ_Ｍが、数１および数２の少なくとも一方の関係を満たす。
（数１） φ_１＜Φ_Ｍ＜φ_２＋Ｅ_ｇ２
（数２） ｜Φ_Ｍ−φ_１｜≦０．１ｅＶ、かつ、｜（φ_２＋Ｅ_ｇ２）−Φ_Ｍ｜≦０．１ｅＶ
ただし、φ_１は、Ｎ型半導体結晶層の電子親和力、φ_２およびＥ_ｇ２は、Ｐ型半導体結晶層の電子親和力および禁制帯幅。 （もっと読む）

【課題】複数の半導体を破損することなく効率的に基板上に実装する方法の提供。
【解決手段】第１基板の上に犠牲層を介して形成された半導体層を第２基板に移設して半導体装置を製造する方法であって、第１の粘着面に移設用基板が接合された両面粘着材の第２の粘着面を前記半導体層の上に接合する工程と、エッチングを行って前記犠牲層を除去することにより、前記第１基板から前記両面粘着材に接合された前記半導体層を分離し、前記分離された前記半導体層を第２基板に接着剤を介して接合する工程と、前記両面粘着材から前記移設用基板を分離し、その後、前記半導体層から前記両面粘着材を剥離する工程とを含み、前記第１の粘着面における粘着力は、前記第２の粘着面における粘着力よりも小さい。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。
【解決手段】ワイドギャップ半導体、例えば酸化物半導体を含むメモリセルを用いて構成された半導体装置であって、メモリセルからの読み出しのために基準電位より低い電位を出力する機能を有する電位切り替え回路を備えた半導体装置とする。ワイドギャップ半導体を用いることで、メモリセルを構成するトランジスタのオフ電流を十分に小さくすることができ、長期間にわたって情報を保持することが可能な半導体装置を提供することができる。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。
【解決手段】酸化物半導体を用いた書き込み用トランジスタ１６２、トランジスタ１６２と異なる半導体材料を用いた読み出し用トランジスタ１６０及び容量素子１６４を含む不揮発性のメモリセルにおいて、メモリセルへの書き込みは、書き込み用トランジスタ１６２をオン状態とすることにより、書き込み用トランジスタ１６２のソース電極（またはドレイン電極）と、容量素子１６４の電極の一方と、読み出し用トランジスタ１６０のゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタ１６２をオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。また、読み出し用トランジスタ１６０として、ｐチャネル型トランジスタを用いて、読み出し電位を正の電位とする。 （もっと読む）

【課題】より安定した電気的特性の酸化インジウム亜鉛でなる酸化物半導体膜を提供する。また、当該酸化物半導体膜を用いることにより、半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供する。
【解決手段】酸化インジウム亜鉛でなる酸化物半導体膜において、当該酸化物半導体膜は、ａ−ｂ面が酸化物半導体膜表面に概略平行である六方晶の結晶構造と、ａ−ｂ面が該酸化物半導体膜表面に概略平行である菱面体晶の結晶構造と、を有する酸化物半導体膜である。 （もっと読む）

【課題】ｐｎ接合のＩ−Ｖ特性を向上させる半導体材料を提供すること。
【解決手段】本発明に係る半導体材料は、酸化亜鉛の結晶を含有する粒子を備え、酸化亜鉛の結晶子の大きさが５〜５０ｎｍであり、酸化亜鉛の結晶における窒素の含有率が５００〜１００００質量ｐｐｍである。 （もっと読む）

【課題】単結晶シリコン膜などの半導体膜が、支持基板から剥がれることを防止するＳＯＩ基板の作製方法を提供する。また、当該方法を用いることで、ＳＯＩ基板作製における歩留まりを向上させ、生産コストを削減する。
【解決手段】半導体基板に絶縁膜を形成し、加速されたイオンを半導体基板に照射することにより、半導体基板中に脆化領域を形成し、半導体基板と支持基板とを、絶縁膜を介して貼り合わせ、脆化領域において、半導体基板を分離して、支持基板上に絶縁膜を介して半導体膜を形成し、半導体膜上にマスクを形成し、半導体膜の一部及び絶縁膜の一部をエッチングすることにより、半導体膜の周端部が、絶縁膜の周端部の内側に位置するように、半導体膜及び絶縁膜を形成する、ＳＯＩ基板の作製方法である。 （もっと読む）

【課題】欠陥の少ない半導体層を得ること、及び信頼性の高い半導体装置を得る。
【解決手段】半導体基板中に、Ｈ_２Ｏ^＋が水素イオン（Ｈ_３^＋）に対して３％以下、好ましくは０．３％以下であるイオンビームを照射することにより、前記半導体基板中に脆化領域を形成し、前記半導体基板の表面及びベース基板の表面を対向させ、接触させることにより、前記半導体基板及び前記ベース基板を貼り合わせ、貼り合わせた前記半導体基板及び前記ベース基板を加熱し、前記脆化領域において分離させることにより、前記ベース基板上に半導体層を形成するＳＯＩ基板の作製に関する。 （もっと読む）

【課題】照射された水素イオンの単結晶半導体基板からの脱離を抑制する。
【解決手段】半導体基板中に炭素イオンを照射し、当該炭素イオンが照射された半導体基板中に、水素イオンを照射することにより、当該半導体基板中に脆化領域を形成し、当該半導体基板の表面及びベース基板の表面を対向させ、接触させることにより、当該半導体基板及び当該ベース基板を貼り合わせ、貼り合わせた当該半導体基板及び当該ベース基板を加熱し、当該脆化領域において分離させることにより、当該ベース基板上に半導体層を形成するＳＯＩ基板の作製に関する。 （もっと読む）

【課題】膜厚の均一な半導体層を有するＳＯＩ基板を得る。
【解決手段】半導体基板の第１の面を研磨して、当該第１の面を平坦化し、当該半導体基板の当該第１の面と反対側の面である第２の面にイオンを照射することにより、当該半導体基板中に脆化領域を形成し、当該半導体基板の第２の面及びベース基板の表面を対向させ、接触させることにより、当該半導体基板及び当該ベース基板を貼り合わせ、貼り合わせた当該半導体基板及び当該ベース基板を加熱し、当該脆化領域において分離させることにより、当該ベース基板上に半導体層を形成するＳＯＩ基板の作製に関する。当該ＳＯＩ基板の作製においては、当該半導体層の膜厚の標準偏差をσとし、３σが１．５ｎｍ以下である。 （もっと読む）

【課題】本発明は、曲面を有する基材に被剥離層を貼りつけた半導体装置およびその作製
方法を提供することを課題とする。特に、曲面を有するディスプレイ、具体的には曲面を
有する基材に貼りつけられたＯＬＥＤを有する発光装置、曲面を有する基材に貼りつけら
れた液晶表示装置の提供を課題とする。
【解決手段】本発明は、基板上に素子を含む被剥離層を形成する際、素子のチャネルとし
て機能する領域のチャネル長方向を全て同一方向に配置し、該チャネル長方向と同一方向
に走査するレーザー光の照射を行い、素子を完成させた後、さらに、前記チャネル長方向
と異なっている方向、即ちチャネル幅方向に湾曲した曲面を有する基材に貼り付けて曲面
を有するディスプレイを実現するものである。 （もっと読む）