【課題】半導体デバイスにおいて耐圧を高めること。
【解決手段】n型のシリコン基板１と、シリコン基板１の表層に形成されたp型のベース領域２と、ベース領域２の上方に形成され、シリコンよりもバンドギャップが広い半導体材料を含むn型のコレクタ層７ａとを有する半導体デバイスによる。 （もっと読む）

【課題】複数の半導体デバイスを有する電子的な基板を得るための方法および装置。
【解決手段】ナノワイヤ薄膜が、基板上に形成される。ナノワイヤ薄膜は、動作電流レベルを達成するのに十分なナノワイヤの密度を有するように形成される。複数の半導体領域が、ナノワイヤ薄膜に画定される。コンタクトが、半導体デバイス領域において形成され、それによって、電気的な接続を複数の半導体デバイスに提供する。さらに、ナノワイヤを製造するための様々な材料、ｐ型ドーピングナノワイヤおよびｎ型ドーピングナノワイヤを含む薄膜、ナノワイヤヘテロ構造、発光ナノワイヤヘテロ構造、ナノワイヤを基板上に配置するためのフローマスク、ナノワイヤを成膜するためのナノワイヤ噴霧技術、ナノワイヤにおける電子のフォノン散乱を減少または除去するための技術、および、ナノワイヤにおける表面準位を減少させるための技術が、説明される。 （もっと読む）

【課題】半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法を提供する。
【解決手段】シリコンに不純物原子が導入された不純物領域１０４を有するベース基板１０２と、不純物領域１０４に接して設けられている複数のシード体１１２と、複数のシード体１１２の各々に接して設けられ、複数のシード体１１２の各々とそれぞれ格子整合または擬格子整合する複数の化合物半導体１１４とを備える半導体基板１００。当該半導体基板１００は、ベース基板１０２上に設けられ、不純物領域１０４の少なくとも一部を露出する複数の開口が設けられた阻害体をさらに備えてもよい。 （もっと読む）

【課題】
ベース電極とコレクタ半導体の電荷注入障壁の制御が可能である、高性能な縦型薄膜のトランジスタ素子および製造方法を提供する。
【解決手段】
基板１０上に、第一電極２０と、コレクタ半導体層３０と、ベース電極４０と、エミッタ半導体層３１と、第二電極２１とを順次積層するトランジスタ素子において、コレクタ半導体層とエミッタ半導体層の間にベース電極が存在するようにするとともに、コレクタ半導体層が金属酸化物よりなることを特徴とする。 （もっと読む）

（例えばシリコン）バイポーラデバイス（４０、１００、１００’）の高周波性能は、外部ベースコンタクト（４６）とコレクタ（４４、４４’、４４”）との間の容量結合（Ｃｂｃ）の低減により向上される。外部ベースコンタクト（４６）をコレクタ（４４、４４’、４４”）の外周部（４４１）から隔てるように、製造中に誘電体突出部（４５３、４５３’）が作製される。誘電体突出部（４５３、４５３’）は、外部ベースコンタクト（４６）を真性ベース（４７２）に結合するトランジション領域（４６１）の下に位置する。デバイス製造中に、多層誘電体スタック（４５）が真性ベース（４７２）に隣接して形成され、真性ベース（４７２）から外部ベースコンタクト（４６）へのトランジション領域（４６１）を形成可能なアンダーカット領域（４５７、４５７’）の同時作製が可能にされる。キャビティ（４５７、４５７’）内に形成されたトランジション領域（４６１）が、それをコレクタ（４４、４４’、４４”）の外周部（４４１）から隔てる誘電体突出部（４５３、４５３’）の上に位置することで、ベース−コレクタ接合容量（Ｃｂｃ）が低減される。デバイスのｆ_ＭＡＸが有意に上昇される。
（もっと読む）

【課題】高耐圧電子デバイスおよび耐環境電子デバイスを提供する。
【解決手段】本発明においては、ダイオードやトランジスタ等の電子デバイス中で電子が走行する領域に、高純度の酸化モリブデンであって、その禁制帯幅が３．４５ｅＶ以上であるような酸化モリブデンが用いられる。本発明によれば、高耐圧特性および高耐環境特性を有する電子デバイスが実現できる。 （もっと読む）

【課題】
ナノテクノロジー、特にナノスケールでのエレクトロニクス用途に適したナノスケールワイヤ及び関連デバイスをを提供することを目的とする。
【解決手段】
少なくとも10¹²バイト/cm²の密度をもつメモリ素子のアレイを含み、
少なくともひとつのメモリ素子は、自立型バルクドープ半導体を含む物品を含み、該自立型バルクドープ半導体は、500ナノメートル未満の最小幅をもつ少なくとも一つの部分
を含む、
デバイスを使用する。 （もっと読む）

【課題】 縦型の薄膜電流注入型トランジスタにおいて、通常の空気雰囲気で高い電流増倍率と高い電流密度を安定して制御できるトランジスタ素子を提供することを目的とする。
【解決手段】 本発明は、第１電極と第２電極の間に第１半導体層、第３電極、第２半導体層を配し、前記第３電極から注入される電流によって前記第１電極から前記第２電極に流れる電流を制御するトランジスタ素子であって、前記第３電極が金属微粒子を構成要素として含む。また、前記第１半導体層が酸化亜鉛、前記第２半導体層が、酸化インジウム、酸化錫、酸化カドミミウムの少なくともいずれか１つを主成分とし、前記第１電極から前記第２電極に流れる電流が主として電子によるものである。 （もっと読む）

【課題】 本願発明は、高利得で高速動作に適したバイポーラトランジスタを提供するものである。より具体的な技術的な側面では、本願発明はトランジスタを微細化した際に、高利得と高速性を実現できるバイポーラトランジスタを提供することにある。
【解決手段】 本願発明は、ベース領域の側面に、ベース領域よりバンドギャップが広い外部ベース領域を設けた構造を有する。ベース領域はシリコン・ゲルマニウムが代表例である。 （もっと読む）

本発明は、基板（１００）上にアクティブ層（１０１）を形成する段階および少なくとも基板（１００）が出現するまで、トレンチ（１０２）をアクティブ層（１０１）内に形成することでコンポーネントを個別化する段階を含む、電子コンポーネント（１１１）のマトリクスを製造する方法に関する。この方法は、アクティブ層（１０１）上に機能材料の層（１０２）を蒸着する段階と、前記トレンチ（１０２）を充填し、電子コンポーネント（１１１）の上側面に薄膜（１１５）を形成するように、材料の層（１０３）上に感光性樹脂（１０４）を蒸着する段階と、トレンチの樹脂の部分の露光を少なくしつつ樹脂（１０４）を放射線に少なくとも部分的に曝露する段階と、適切に露光された部分を除去するように樹脂（１０４）を現像する段階と、現像段階の後、外面に現われる機能材料の層（１０３）の部分を除去する段階と、樹脂の残り部分を除去する段階とを含む。
（もっと読む）

【課題】より低い電圧の印加によって溶断可能であって、しかも溶断に要する熱量を低減可能なヒューズ素子、及びヒューズ素子を備えた半導体装置、並びに半導体装置の製造方法を提供する。
【解決手段】ヒューズ素子は、半導体基板上に少なくともシリコンと、このシリコンよりも融点が低い元素とで形成した導電層と、この導電層の上面に形成した金属シリサイド層とで形成する。シリコンよりも融点が低い元素はゲルマニウムとする。特に、半導体基板には、上面に金属シリサイド層を設けたシリコン−ゲルマニウム層からなるベース引き出し電極を備えたバイポーラトランジスタが形成されており、導電層はバイポーラトランジスタにおけるシリコン−ゲルマニウム層の形成にともなってヒューズ素子部分に形成されたシリコン−ゲルマニウム層で形成する。 （もっと読む）

【課題】バイポーラ接合トランジスタ（ＢＪＴ）を提供すること。
【解決手段】各ＢＪＴのコレクタ領域は、半導体基板表面内に配置され、第１のシャロー・トレンチ・アイソレーション（ＳＴＩ）領域に隣接している。第２のＳＴＩ領域が形成され、この第２のＳＴＩ領域は、第１のＳＴＩ領域とコレクタ領域との間に延在し、約９０°以下のアンダーカット角度で活性ベース領域の一部をアンダーカットする。例えば、第２のＳＴＩ領域は、約９０°未満のアンダーカット角度のほぼ三角形の断面を有していても、約９０°のアンダーカット角度のほぼ長方形の断面を有していてもよい。このような第２のＳＴＩ領域は、コレクタ領域の上側表面内に形成される多孔質表面部を使用して製作することができる。 （もっと読む）