【課題】フィン構造の半導体素子を備えた半導体装置に適用可能なフィン構造のＥＳＤ保護素子を備えた半導体装置を提供することである。
【解決手段】本発明の一態様による半導体装置は、第１導電型の第１の電極と、第２導電型の第２の電極と、前記第１の電極と前記第２の電極とを接続するフィン状の複数の第１の導電体及びこれら複数の第１の導電体を接続するフィン状の複数の第２の導電体から形成された領域であって、該領域中の前記第１の電極に接して設けられた第２導電型の第１の領域と、該領域中の前記第２の電極及び該第１の領域に接して設けられた第１導電型の第２の領域と、前記第１の領域に接続された第２導電型の第３の電極と、前記第２の領域に接続された第１導電型の第４の電極とを具備する。 （もっと読む）

【課題】セル面積を縮小化するとともに、サリサイドプロセスによるサイリスタを構成する領域間の短絡を防ぐことを可能とする。
【解決手段】第１伝導型の第１領域２１と、第２伝導型の第２領域２２と、第１伝導型の第３領域２３と、第２伝導型の第４領域２４とが順に接合されたもので、第３領域２３が半導体領域（半導体基板１１）に形成されたサイリスタ２０、および第３領域２３上に形成されたゲート（ゲート電極３２）を有する半導体装置１であって、第２領域２２は第３領域２３上に形成された絶縁膜４０の第３領域２３に達する開口部４７内部に形成され、第１領域２１は開口部４７内の第２領域２２上から絶縁膜４０上の一部にかけて形成され、第１領域２１上、ゲート電極３２上、第４領域２４上に金属シリサイド膜２５、２６，２７が形成されていることを特徴とする。 （もっと読む）

【課題】高温アニーリングにより、キャリア捕獲中心を効果的に減少または除去するＳｉＣ層の質を向上させる方法、および該方法により作製されたＳｉＣ半導体素子を提供する。
【解決手段】（ａ）最初のＳｉＣ結晶層（Ｅ）における浅い表面層（Ａ）に炭素原子(Ｃ)、珪素原子、水素原子、またはヘリウム原子をイオン注入して、注入表面層に余剰な格子間炭素原子を導入する工程と、（ｂ）当該層を加熱することにより、注入表面層（Ａ）からバルク層（Ｅ）へ格子間炭素原子（Ｃ）を拡散させるとともにバルク層における電気的に活性な点欠陥を不活性化する工程と、を含む、幾つかのキャリア捕獲中心を除去または減少することによりＳｉＣ層の質を向上させる方法および該方法により作製された半導体素子。上記工程の後、表面層（Ａ）を、エッチングするかまたは機械的に除去してもよい。 （もっと読む）

【課題】本発明は、圧接型半導体装置に組み込む際に付着していた異物を発見しやすくし、より容易に取り除くことができる半導体素子およびその製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体素子は、第１の導電型の第１の半導体層と、前記第１の半導体層の所定の領域上に積層された第２の導電型の第２の半導体層と、前記第１の半導体層上に形成された第１の電極層と、前記第２の半導体層上に形成された第２の電極層と、前記第１の電極層上に形成された絶縁層と、前記絶縁層および前記第２の電極層の上に貼り合わされた導電性シートとを備えたことを特徴とする。 （もっと読む）

【課題】 電子写真プロセスの露光ヘッドなどの構成に用い得る発光素子アレイの小型化を図る。
【解決手段】 動作制御のため外部から印加される制御信号を受けるための制御電極を有する複数の３端子スイッチ素子、例えば発光サイリスタ（３０６）が半導体薄膜で形成されており、複数の発光サイリスタで構成されるアレイが半導体薄膜で形成され、半導体基板上に形成された、或いは別の半導体薄膜に形成されたシフトレジスタ（３０１）により駆動される。シフトレジスタと発光サイリスタと薄膜からなる配線層（３０３，３０４，３３２）で接続される。 （もっと読む）

【課題】スイッチング速度、とくにオン状態からオフ状態への高速でのスイッチングが可能なサイリスタ構成の半導体装置、さらにはこのような半導体装置の駆動方法および製造方法を提供する。
【解決手段】ｐ型領域ｐ１、ｎ型領域ｎ１、ｐ型領域ｐ２、およびｎ型領域ｎ２がこの順に接して設けられた半導体層１０１と、両端部に配置されたｐ型領域ｐ１に接続されたアノード電極Ａと、ｎ型領域ｎ１に接続されたカソード電極Ｋ電極と、中央に配置されたｐ型領域ｐ２に接続されたゲート電極Ｇ１，Ｇ２とを備えた半導体装置１において、ゲート電極は、ｐ型領域ｐ２を構成する半導体層１０１部分を挟んで対向配置されている。 （もっと読む）

【課題】 トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を、一種類の遮光部材を用いて製造する。
【解決手段】 先の露光工程と後の露光工程において、オーバー露光及び／又はアンダー露光等の現象を生じさせることによって、一種類の遮光部材で複数の露光パターンを実現する。この現象を利用することによって、先の露光工程のときに形成されたトレンチを画定する側壁に対して、イオン注入領域を選択的に形成することができる。 （もっと読む）

【課題】 ＬＯＣＯＳ酸化膜のバーズビークが短く、かつ半導体素子の抵抗値が低い半導体装置を提供する。
【解決手段】 ＬＯＣＯＳ酸化膜により素子分離された半導体装置が、絶縁層と絶縁層上に設けられたシリコン層とを含むＳＯＩ基板と、シリコン層に形成された複数の半導体素子と、シリコン層の表面から絶縁層に達するように形成され、半導体素子の間を電気的に分離する素子分離領域とを含む。素子分離領域は、ＬＯＣＯＳ酸化膜の積層構造よりなる。 （もっと読む）

【課題】半導体層のシリコン層を薄くしたＳＯＩ構造の半導体装置においても、有効に機能するＥＳＤ保護素子を形成する手段を提供する。
【解決手段】半導体装置が、下から順にバルク層と絶縁層と半導体層とを積層して、これらの各層に第１の領域と、第１の領域に隣接する第２の領域と、第２の領域に隣接する第３の領域とを設定すると共に各領域を重ね合わせた積層基板と、この積層基板の第１の領域の半導体層と絶縁層およびバルク層の上部を除去した除去部と、除去部に隣接する第２の領域のバルク層の上部を除去した空洞部と、除去部のバルク層に形成されたＥＳＤ保護素子と、半導体層の第２の領域に少なくとも一部が形成されるようにした半導体素子とを有する。 （もっと読む）

【課題】ゲート制御回路を簡略化できるとともに、良好なオン特性および定常損失を低減するという特徴を持った電力用半導体装置を提供する。
【解決手段】ｐｎｐｎダイオードを有する半導体装置であって、ｐ⁺ コレクタ領域１と、ｎ型バッファ領域３と、ｎ^- 領域５と、ｐ型ベース領域４１と、ｎ⁺ カソード領域７とが順次積層して形成されている。ｎ⁺カソード領域７側の表面から、ｎ⁺ カソード領域７とｐ型ベース領域４１とを貫通してｎ^- 領域５に達するように、かつ互いに並走する部分を有するように溝９が形成され、この溝９に挟まれる表面にはｎ⁺カソード領域７が形成されている。溝９の内部にはゲート電極層１３が形成されている。 （もっと読む）

【課題】下方に配置された基板とは異なる極性を有する不連続な非平面状サブコレクタを含む半導体構造を形成する方法を提供する。
【解決手段】この構造は、サブコレクタの上方の活性領域（コレクタ）、活性領域の上方のベース、およびベースの上方のエミッタを含む。不連続なサブコレクタの不連続部分間の距離は、半導体構造の動作特性を調整する。調整可能な動作特性は、絶縁破壊電圧、電流利得遮断周波数、電力利得遮断周波数、通過周波数、電流密度、静電容量範囲、ノイズ注入、少数キャリヤ注入、ならびにトリガ電圧および保持電圧を含む。 （もっと読む）