【課題】導体材料がキャパシタ電極材料に到達するのを抑制可能な半導体装置及びその製造方法を提供すること。
【解決手段】本発明の第１の態様に係る半導体装置は、半導体基板と；前記半導体基板上に形成される下部電極と、前記下部電極上に形成される容量絶縁膜と、前記容量絶縁膜上に形成される上部電極より構成されるキャパシタと；前記上部電極及び下部電極上に形成されるコンタクトホールと；前記コンタクトホール内に形成される、酸素を含有したバリア層と；内面に前記バリア層が形成された前記コンタクトホールに充填される導体層とを備える。 （もっと読む）

【課題】 半導体デバイスと後工程の相互接続体との間の誘電体材料層内にコンタクト構造体を製造する方法を提供すること。
【解決手段】 本発明の実施形態は、半導体デバイスと後工程の相互接続体との間の誘電体材料層内にコンタクト構造体を製造する方法を提供する。この方法は、誘電体材料層内に少なくとも１つのコンタクト開口部を作成するステップと、化学気相堆積プロセスによって第１のＴｉＮ膜を形成するステップであって、第１のＴｉＮ膜はコンタクト開口部をライニングする（内側を覆う）ステップと、物理的気相堆積プロセスによって第２のＴｉＮ膜を形成するステップであって、第２のＴｉＮ膜は第１のＴｉＮ膜をライニングするステップとを含む。本発明の実施形態によって製造されるコンタクト構造体も提供される。 （もっと読む）

【課題】プラグを介した導電接続構造を具備した半導体装置におけるデバイス構成層の結晶配向性を向上させた半導体装置を提供する。
【解決手段】本発明の半導体装置１００は、基板１０上の層間絶縁膜２６に形成された貫通孔２４内に設けられてなるプラグ２０を介した導電接続構造を具備した半導体装置であり、前記プラグ２０は、前記貫通孔２４内に第１導電膜を埋め込んでなるプラグ導電層２２を有しており、少なくとも前記プラグ導電層２２上には、シリコンを含む導電材料からなる第２導電膜２１が形成されており、前記第２導電膜２１上には、自己配向性を有する導電材料からなる窒化チタン層１２（第３導電膜）が形成されている。 （もっと読む）

【課題】下地に対する選択比が大きく、テーパー形状の配線を形成するドライエッチング方法を提供する。
【解決手段】基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下の配線を形成する。また、基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下のゲート配線を形成し、前記ゲート配線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に活性層を形成する。 （もっと読む）

【課題】 プラグ上にキャパシタを形成する際、プラグの破壊を防止できる半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、（ア）半導体素子を形成し、ポリシリコンプラグ１５表面が露出した下地構造半導体基板上に層間絶縁膜を形成する工程と、（イ）層間絶縁膜中にポリシリコンプラグ１５表面に達する接続孔を形成する工程と、（ウ）接続孔に埋め込まれて、ポリシリコンプラグ１５に積層するＷプラグ１７を形成する工程と、（エ）窒化性雰囲気中で半導体基板を加熱し、前記Ｗプラグの表面のみを窒化する工程と、を含む。 （もっと読む）

【課題】高度に微細化が進んでもコンタクト抵抗、バリア性及び金属埋め込み特性の三者を同様に満足のいくものとする高信頼性のコンタクトプラグ構造を有した半導体装置の製造方法を提供する。
【解決手段】下層と上層の電気的接続をするため絶縁膜４１にコンタクトホール４２を形成し、コンタクトホール４２内に第１の高融点金属膜４３を堆積し、第１の高融点金属膜４３の表面を窒化し、第１の高融点金属膜の窒化表面４４上に第２の高融点金属膜４５を堆積し、第２の高融点金属膜４５を熱処理により窒化物４６に変化させる。 （もっと読む）

【課題】 制御電極と電荷蓄積層との間に優れた絶縁膜を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】 半導体基板１１上に形成された第１の絶縁膜１２と、第１の絶縁膜上に形成された電荷蓄積層１３と、電荷蓄積層上に形成された第２の絶縁膜２０と、第２の絶縁膜上に形成された制御電極とを備えた半導体装置の製造方法であって、第２の絶縁膜を形成する工程は、酸素及び金属元素を含有した下層絶縁膜２０１を形成する工程と、下層絶縁膜に対して酸化性ガスを含む雰囲気下で熱処理を施す工程と、熱処理が施された下層絶縁膜上に水素及び塩素の少なくとも一方を含んだ成膜ガスを用いて上層絶縁膜２０２を形成する工程とを備える。 （もっと読む）

【課題】強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供する。
【解決手段】
本発明にかかる強誘電体メモリ１００の製造方法は、絶縁層２６を形成する工程と、前記絶縁層を貫通するコンタクトホール２２を設ける工程と、コンタクトホールの側面および底面と、絶縁層の上方に配向制御層１２を形成する工程と、配向制御層の上方に導電層２０ａを成膜する工程と、絶縁層の上方において配向制御層が露出するように、導電層を研磨する工程と、配向制御層の上方に第１電極３２を形成する工程と、第１電極の上方に強誘電体層３４を形成する工程と、強誘電体層の上方に第２電極３６を形成する工程と、を含む。 （もっと読む）

【課題】キャパシタ等のデバイスを構成する各層の結晶配向に優れた半導体装置を提供する。
【解決手段】本発明の半導体装置は、基板１０上の層間絶縁膜２６に形成された貫通孔２４内に設けられてなるプラグ２０を介した導電接続構造を具備した半導体装置であり、前記プラグ２０が前記貫通孔２４内に第１導電膜を埋め込んでなるプラグ導電層２２を有しており、少なくとも前記プラグ導電層２２上には、シリコンからなる第２導電膜２１と、自己配向性を有する導電材料からなる窒化チタン層１２とが積層されている。 （もっと読む）

【課題】 別個の拡散層及びシード層を利用する必要性を排除した、導電性材料、好ましくはＣｕの、向上した拡散特性を有するメッキシード層を含む相互接続構造体を提供すること。
【解決手段】 特に、本発明は、相互接続金属の拡散特性向上のためにメッキシード層内に酸素／窒素遷移領域を設ける。メッキシード層はＲｕ、Ｉｒ又はそれらの合金を含むことができ、相互接続導電性材料は、Ｃｕ，Ａｌ、ＡｌＣｕ、Ｗ、Ａｇ、Ａｕなどを含むことができる。好ましくは、相互接続導電性材料はＣｕ又はＡｌＣｕである。より詳細に言えば、本発明は、上部及び底部シード領域間に挟持された酸素／窒素遷移領域を含む単一のシード層を提供する。メッキシード層内に酸素／窒素遷移領域が存在することで、メッキシードの拡散バリア抵抗が顕著に向上する。 （もっと読む）

【課題】コンタクト抵抗の低いトランジスタを提供する。
【解決手段】Ｐ型又はＮ型を付与する不純物元素を含む半導体膜と、その上に形成された絶縁膜と、少なくとも前記絶縁膜に形成されたコンタクトホールを介して前記半導体膜と電気的に接続された電極又は配線とを有し、前記半導体膜は、所定の深さよりも深い領域に含まれる前記不純物元素の濃度が第１の範囲（１×１０^２０／ｃｍ^３以下）であり、且つ前記所定の深さより浅い領域に含まれる前記不純物元素の濃度が第２の範囲（１×１０^２０／ｃｍ^３を超える）であり、前記半導体膜の、前記電極又は配線と接する部分よりも深い領域は、前記不純物元素の濃度が前記第１の範囲である。 （もっと読む）

【課題】 低温領域で成膜しても、その膜ストレスを向上させることが可能な成膜方法を提供する。
【解決手段】 被処理体Ｗの表面に所定の特性を有するシリコン窒化膜を形成する成膜方法において、シラン系ガスと窒化ガスとを用いて第１の温度で前記被処理体の表面にシリコン窒化膜を形成するシリコン窒化膜形成工程と、前記被処理体を前記第１の温度よりも高い第２の温度で窒化ガスの雰囲気下にてアニールして前記シリコン窒化膜を改質する改質工程とを行う。これにより、低温領域で成膜しても、その膜ストレスを向上させることが可能となる。 （もっと読む）

【課題】 層間絶縁膜に与えるダメージが抑制された、半導体装置の製造方法を提供する。
【解決手段】 第１の絶縁層に埋設される、導電材料よりなる配線構造を形成する配線構造形成工程と、前記第１の絶縁層を除去して前記配線構造を露出させる絶縁層除去工程と、
前記配線構造を埋めるように第２の絶縁層を形成する絶縁層埋設工程と、を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】 混載デバイスに対しても、前処理によって接合部位の自然酸化膜を確実に除去し、抵抗上昇を生じさせない成膜方法を提供する。
【解決手段】 被処理体に露出したＳｉ含有部表面に金属含有膜を成膜する成膜方法は、Ｓｉ含有部分の表面を、高周波を用いたプラズマにより物理的に処理する物理的表面処理工程と、プラズマによる処理が施されたＳｉ含有部分の表面を反応性ガスにより化学的に処理する化学的表面処理工程と、化学的表面処理が施されたＳｉ含有部分上に金属含有膜を成膜する成膜工程と、を具備する。 （もっと読む）

【課題】 水分の侵入に伴う劣化を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】 強誘電体キャパシタを形成した後、この強誘電体キャパシタに接続されたＡｌ配線３０（導電パッド）を形成する。次に、Ａｌ配線３０の周囲にシリコン酸化膜３２及びシリコン窒化膜３３を形成する。そして、シリコン酸化膜３２への水分の侵入を抑制する侵入抑制膜としてＡｌ₂Ｏ₃膜３５を形成する。 （もっと読む）

【課題】 強誘電体キャパシタのダメージを防止しながら、安定した特性を得ることができる半導体装置及びその製造方法を提供する。
【解決手段】 配線より厚いＡｌ₂Ｏ₃膜４１を保護膜として形成した後、ＣＭＰにより、導電性バリア膜１８が露出するまでＡｌ₂Ｏ₃膜４１を研磨する。つまり、Ａｌ₂Ｏ₃膜４１に対して、導電性バリア膜１８をストッパ膜としてＣＭＰを行う。次に、例えば高密度プラズマ法によりシリコン酸化膜１９を全面に形成し、その表面を平坦化する。次いで、シリコン酸化膜１９上に、水素及び水分の侵入を防止する保護膜としてＡｌ₂Ｏ₃膜２０を形成する。更に、Ａｌ₂Ｏ₃膜２０上に、例えば高密度プラズマ法によりシリコン酸化膜２３を形成する。その後、シリコン酸化膜２３、Ａｌ₂Ｏ₃膜２０及びシリコン酸化膜１９に、導電性バリア膜１８まで到達するビアホールを形成し、その内部にＷプラグ２４を埋め込む。 （もっと読む）

【課題】良好なコンタクトを得ることが可能なコンタクトホールを備えた半導体装置を提供する。
【解決手段】単結晶シリコン基板５１の表面上にＮ型またはＰ型の不純物拡散層５２を形成する際に、不純物拡散層５２中の不純物濃度を適宜設定する。すると、図２（Ａ）に示すＲＴＮ法を用いた熱処理時に、チタンシリサイド層５７の成長を適度に抑制して最適化することができる。その結果、不純物拡散層５２の接合深さが浅い場合でも、工程４におけるＲＴＮ法を用いた熱処理時に、コンタクトホール５５の底面部に形成されたチタンシリサイド層５７が成長し過ぎて不純物拡散層５２を突き抜けるのを防止可能になり、チタンシリサイド層５７と単結晶シリコン基板５１とが直接接続されてショートするコンタクトリークが生じなくなる。 （もっと読む）

【課題】 ナノチューブ配線を備えた電子デバイス及びその製造方法に関し、製造工程を複雑化することなく、カーボンナノチューブ配線を任意の成長方向に成長させる。
【解決手段】 底面を除く全面が触媒４で覆われた導電体ブロック２のナノチューブ配線が延在しない方向において触媒４と導電体ブロック２との間に成長抑制マスク３を設ける。 （もっと読む）

【課題】開口径が微細化され、高アスペクト比化されたコンタクトホールに対して、Ｔｉ膜及びＴｉＮ膜の機能を保持したまま、Ｗ膜の埋め込み特性を向上させる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０１の上面にＮｉＳｉ層１０２を形成し、半導体基板１０１の上に層間絶縁膜１０３を堆積した後、層間絶縁膜１０３にコンタクトホール１０４を形成する。次に、層間絶縁膜１０３上に、コンタクトホールを覆うようにＴｉ膜１０５を形成し、プラズマ窒化の処理を行う。これにより、Ｔｉ膜１０５における層間絶縁膜１０３の上面とコンタクトホールの底面にＴｉＮ膜１０６が形成される。次に、Ｔｉ膜１０５の上にコンタクトホールを埋め込むようＷ膜１０７を形成する。 （もっと読む）

【課題】アクティブマトリクス型の半導体装置のゲート電極とゲート配線の配置を工夫することにより、画面の大面積化を可能とする。
【解決手段】表示領域に設けられた画素ＴＦＴが含むゲート電極は、第１の導電層により形成されている。また、表示領域に設けられたゲート配線は、第２の導電層で形成されている。ゲート電極はゲート配線と接続部で電気的に接触している。接続部は、画素ＴＦＴが含む半導体層の外側に設けられている。 （もっと読む）