【課題】高融点バリアメタル層を形成すること無く、Ｓｉ膜又はＳｉを主成分とする膜と良好なコンタクト特性を実現するＡｌ合金膜を提供する。
【解決手段】半導体デバイス（ＴＦＴ）は、チャネル部１１を形成する様にＳｉ半導体膜７上に配設された被酸化のオーミック低抵抗Ｓｉ膜８と、オーミック低抵抗Ｓｉ膜８と直接に接続し、且つ、接続界面近傍に、少なくともＮｉ原子、Ｎ原子及びＯ原子を含むアルミニウム合金膜から成る、ソース電極９及びドレイン電極１０とを有する。 （もっと読む）

【課題】無線通信機能を有する半導体装置に振幅の大きい信号が供給された場合においても正常に動作し、且つ信頼性の高い半導体装置を提供する。
【解決手段】半導体装置は、交流電圧を生成するアンテナ１０１と、交流電圧を整流し、内部電圧Ｖｉｎを生成する整流回路１０２と、第１の保護回路１０７と、第２の保護回路１０８と、を有する。第１の保護回路１０７は、第１のダイオード２０１と、第２のダイオード２０２と、を有し、第２の保護回路は、容量素子２０３と、トランジスタ２０４と、を有する。第１の保護回路は、アンテナ１０１で生成される交流電圧の絶対値がある値よりも大きい場合に、その余剰分をカットし、第２の保護回路１０８は、整流回路１０２で生成された内部電圧Ｖｉｎが大きい場合に機能し、共振周波数をずらすことにより、半導体装置に入力される信号を減少させることができる。 （もっと読む）

【課題】金属配線部から、金属が層間絶縁膜に拡散することを抑制するためのシリコン窒化膜等から窒素や水素が拡散することによる影響を軽減した信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体基板２上に形成された半導体素子部１００と、半導体素子部１００の上部に形成された銅配線２２５と、半導体素子部１００と銅配線２２５とを電気的に接続するプラグ電極２１６と、このプラグ電極２１６が酸化しないようにするシリコン酸化膜２２３と、半導体素子部１００の上部に形成されたアモルファスシリコン膜２１７と、アモルファスシリコン膜２１７の上部に形成されたＣｕ拡散防止膜２１８と、を有した半導体装置１とする。 （もっと読む）

【課題】信頼性の高い半導体装置を効率良く製造できるようにする。
【解決手段】シリコン基板１上に強誘電体キャパシタ３７を形成する際、下部電極膜２５の上に、アモルファス又は微結晶の酸化導電膜２６を形成する。酸化導電膜２６を熱処理により結晶化した後、強誘電体膜２７の初期層２７Ａの形成時に酸化導電膜２６を還元することにより、結晶粒が小さく且つ配向が整った第２の導電膜２６Ａを形成する。強誘電体膜２７は、ＭＯＣＶＤ法により形成し、その初期層２７Ａは第２の導電膜２６Ａの結晶配向に倣って成長する。これにより、強誘電体膜２７の表面モフォロジが良好になる。 （もっと読む）

【課題】コンタクトプラグ上に直接形成される下地層の結晶配向性を良好にし、さらにこの下地層の平坦性をも良好にすることで、下部電極や強誘電体膜の結晶配向性の改善を図った強誘電体メモリ装置の製造方法を提供する。
【解決手段】基板の上方に導電性の下地層を形成する工程と、下地層の上方に第１電極と強誘電体膜と第２電極とを積層する工程と、を含む強誘電体メモリ装置の製造方法である。下地層の形成工程は、プラグ２０を含む層間絶縁膜２６上に、自己配向性を有する導電材料からなる導電層４１１を形成する工程と、導電層４１１を窒素雰囲気中で熱処理し、窒化導電層４１２とする工程と、窒化導電層４１２を、シリコン酸化膜研磨用のスラリーを用いたＣＭＰ法によって低研磨速度で平坦化処理し、プラグ２０を含む層間絶縁膜２６上を覆った状態の平坦化窒化チタン層４１とする工程と、を含む。 （もっと読む）

【課題】コンタクトホールの開口が容易であり、歩留まりが改善され、キャパシタ特性が向上した強誘電体メモリ等の半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に層間絶縁膜６を形成する工程と、層間絶縁膜６を貫通し半導体基板表面を露出する第１のホール及び第２のホールを形成する工程と、第１のホール及び第２のホールにそれぞれ導電膜を埋め込んで第１のプラグ１０及び第２のプラグ１０を形成する工程と、層間絶縁膜６上に第１のプラグ１０と接続し、順に積層された導電性バリア膜、下部電極、誘電体膜、及び上部電極を有するキャパシタＣを形成する工程と、キャパシタＣ、層間絶縁膜６、及び第２のプラグ１０を覆うように少なくとも１つのＡｌＯＮ層を有する水素バリア膜２０を形成する工程と、を備える。 （もっと読む）

【目的】コンタクトプラグ材料の基板への拡散を抑制する半導体装置及び半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、半導体基板２００と導通するコンタクトプラグとなるＣｕ膜２６０と、Ｃｕ膜２６０の少なくとも底面側に、半導体基板２００と接触して配置された柱状結晶構造をもつＴｉＮ膜２４２と、Ｃｕ膜２６０の少なくとも底面側に、ＴｉＮ膜２４２と接触して配置された、ＴｉＮのアモルファス膜２４４と、Ｃｕ膜２６０の底面側と側面側に、少なくとも一部がアモルファス膜２４４とＣｕ膜２６０とに接触して配置された、ＴｉＮ膜２４２材と同じ材料で柱状結晶構造をもつＴｉＮ膜２４６と、Ｃｕ膜２６０の側面側に配置されたＳｉＯ_２膜２２０と、を備えたことを特徴とする。 （もっと読む）

【課題】絶縁膜に開口された接続孔の内部に導電性材料を埋め込む接続部において、接続孔の底部に存在するシリサイド層の表面の自然酸化膜を除去することのできる技術を提供する。
【解決手段】層間絶縁膜（第１及び第２絶縁膜１９ａ，１９ｂ）に接続孔２０を開口して、接続孔２０の底部にニッケルシリサイド層１８の表面を露出させた後、半導体ウエハの主面上にＨＦガス及びＮＨ_３ガスを含む還元ガスを供給し、還元反応により生成物を形成してニッケルシリサイド層１８の表面の自然酸化膜を除去する。このときのＨＦガスとＮＨ_３ガスとの流量比（ＨＦガス流量／ＮＨ_３ガス流量）は１より大きく５以下とする。また半導体ウエハの温度を３０℃以下とすることが好ましい。その後、半導体ウエハに１５０から４００℃の加熱処理を施すことにより、半導体ウエハの主面上に残留する生成物を除去し、続いてバリアメタル膜２１を形成する。 （もっと読む）

【課題】内部に貫通電極を容易に形成することができ、製造歩留を向上させることのできる半導体装置を提供する。
【解決手段】半導体シリコン層上に、導電性ポリシリコンから構成される第１コンタクトパッドを有する第１絶縁層、第２コンタクトパッドを有する第２絶縁層を形成する。この後、貫通電極用のビアホールを、少なくとも半導体シリコン層および第１コンタクトパッドを貫通して第２コンタクトパッドに到達するまで形成する。 （もっと読む）

【課題】強誘電体キャパシタを備えた半導体装置の歩留まりを改善することが可能な半導体装置の製造方法を提供すること。
【解決手段】シリコン基板２０の上方に第１層間絶縁膜３１を形成する工程と、第１層間絶縁膜３１の上に、下部電極４１ａ、強誘電体材料よりなるキャパシタ誘電体膜４２ａ、及び導電性酸化物よりなる上部電極４３ａをこの順に積層してなるキャパシタQを形成する工程と、キャパシタQを覆う第２層間絶縁膜５４を形成する工程と、上部電極４３ａの上の第２層間絶縁膜５４に、該上部電極４３ａが露出するホール５４ａを形成する工程と、ホール５４ａ内に、上部電極４３ａと接続された導電性窒化物よりなる単層のグルー膜５８をスパッタ法で形成する工程と、グルー膜５８をアニールする工程と、ホール５４ａ内のグルー膜５８上に導電性プラグ５９ａを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】単一のチャンバーで多様な工程を行うことができる半導体製造装置を提供する。
【解決手段】１つ以上のパターンを有する半導体基板に対して、互いに異なる多数の工程が行われる工程チャンバー６００、各工程を行うための工程ガスを工程チャンバーの内部に独立して提供されるガス供給部７１０、ガス供給部と連結され工程チャンバーの上部に配置される多数の上部電極７２０及び上部電極と一対一で対応するように工程チャンバーの下部に配置され上面に前記基板が搭載される多数の下部電極７３０及び上部電極に電源を供給する第１電源及び下部電極に電源を供給する第２電源を具備する電源供給部７４０を含む。このような構成を採用したことにより、真空断絶なしに互いに異なる工程を行うことにより工程欠陥を防止することができる。 （もっと読む）

【課題】ビア抵抗の上昇を抑制できる構造を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１００上のビアホール１０５ｂを有する絶縁膜１０５と、ビアホール１０５ｂの底部及び壁部に沿うように形成されたIVa族、Ｖa族又はVIa族元素の金属窒化膜１０６と、金属窒化膜１０６の上に、ビアホール１０５ｂの底部及び壁部に沿うように形成されたＴａ膜１０７と、Ｔａ膜１０７の上に、ビアホール１０５ｂを充填するように形成された導電膜よりなるビア１０９ｂとを備える。ビアホール１０５ｂの底部における金属窒化膜１０６の膜厚は、４ｎｍ以上であって且つ８ｎｍ未満である。 （もっと読む）

【課題】反射防止膜としてＴｉＮ膜を用いる場合において、アッシング工程にてＴｉＮ膜がＡｌ合金配線から剥離するのを抑制できるようにする。
【解決手段】シリコン基板上に形成されるＡｌ合金配線層の反射防止膜としてのＴｉＮ膜１３ｆ、１６ｆの結晶粒界に充填物質１３ｇ、１６ｇを充填する。このようにすれば、Ａｌ−Ｃｕ膜１３ｃ、１６ｃへの酸素（Ｏ₂）ラジカルの進入を防ぐことが可能となる。従って、酸素（Ｏ₂）ラジカルとＡｌ−Ｃｕ膜１３ｃとが反応してＡｌｘＯｙが形成されることが防止され、ポリマー除去時にＡｌｘＯｙがフッ素ラジカルによって還元され、反射防止膜１３ｆ、１６ｆがＡｌ−Ｃｕ膜１３ｃから剥離することもない。 （もっと読む）

【課題】集積回路部上にアンテナを作り込んで設ける場合であっても、接続不良やコンタクト抵抗の増加を抑制することを課題とする。
【解決手段】基板上に第１の導電膜を有する集積回路部を形成し、集積回路部上に絶縁膜を形成し、絶縁膜上にアンテナとして機能する第２の導電膜を選択的に形成し、絶縁膜及び第２の導電膜に開口部を形成して第１の導電膜を露出させ、メッキ処理により開口部及び第２の導電膜の上面に第３の導電膜を形成することにより、第１の導電膜及び第２の導電膜とを電気的に接続する。 （もっと読む）

【課題】歩留まりを向上させることが可能な半導体装置とその製造方法を提供すること。
【解決手段】第１ホールの２１ａ内面と、該第１ホール２１ａに露出する金属シリサイドパターン（導電パターン）１７ａの上面に、高融点金属よりなる第１バリアメタル膜２２ａを形成する工程と、第１バリアメタル膜２２ａの上に、高融点金属の窒化物よりなる第２バリアメタル膜２２ｂを形成する工程と、第２バリアメタル膜２２ｂをアニールする工程と、アニールの後に、第２バリアメタル膜２２ｂの上にプラグ用導電膜２３を形成する工程と、プラグ用導電膜２３、及び第１、第２バリアメタル膜２２ａ、２２ｂを第１ホール２１ａ内に第１導電性プラグ２４として残す工程とを有する半導体装置の製造方法による。 （もっと読む）

自己制限プロセスシーケンスによって窒化アルミニウム層（１０６）を形成することにより、銅系メタライゼーション層の界面特性を大幅に改善できる一方で、層スタックの全体的な誘電率を低いレベルに保つことができる。
（もっと読む）

【課題】バリアメタル層を省略しても優れたＴＦＴ特性を発揮し得、ソース−ドレイン配線をＴＦＴの半導体層に直接かつ確実に接続することができる技術を提供する。
【解決手段】薄膜トランジスタの半導体層３３と、ソース−ドレイン電極２８，２９とを有する薄膜トランジスタ基板において、ソース−ドレイン電極２８，２９は、窒素を含有する窒素含有層、または窒素及び酸素を含有する酸素窒素含有層２８ａ、２９ａと、純Ｃｕ又はＣｕ合金の薄膜２８ｂ、２９ｂとからなっている。窒素含有層を構成する窒素の一部若しくは全部、または、酸素窒素含有層を構成する窒素または酸素の一部若しくは全部は、薄膜トランジスタの半導体層３３のＳｉと結合している。また、純ＣｕまたはＣｕ合金の薄膜２８ｂ、２９ｂは、窒素含有層または酸素窒素含有層２８ａ、２９ａを介して薄膜トランジスタの半導体層３３と接続している。 （もっと読む）

【課題】機能液の液滴で基板の表面に所望の配線パターンを形成できる配線パターンの形成方法を提供する。
【解決手段】基板の表面の第１方向に延びる第１ラインパターンと、基板の表面において第１方向と異なる第２方向に延び、第１ラインパターンの一端と接続される一端を有し、第１ラインパターンよりも短い第２ラインパターンとを含む配線パターンの形成方法は、基板の表面に、配線パターンの設計データに応じた配線パターン形成領域を設定するとともに、配線パターン形成領域を、液滴の大きさに応じた複数のピクセルでマトリクス状に区画する工程と、複数のピクセルのうち、所定のピクセルに液滴を吐出して、基板の表面に配線パターンを形成する工程と、を含む。配線パターン形成領域を区画する複数のピクセルのうち、第２ラインパターンに対応するピクセルの少なくとも１つは、液滴が吐出されないピクセルに設定される。 （もっと読む）

【課題】Ｗ層で形成されたビット線等の配線の上に、シリコン酸化膜による層間絶縁膜を生成する際、Ｗ層の配線の上に酸化防止膜として窒化シリコン膜を形成する場合、配線抵抗の増加の原因となるＷＮ層の形成を抑制することにより、従来例に比較して歩留まりを向上させる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する絶縁膜形成工程と、第１の絶縁膜の上にタングステン膜を有する配線パターンを形成する配線パターン形成工程と、ジクロルシランとプラズマにてラジカル化されたアンモニアとを用いたＡＬＤ法にて堆積される窒化シリコン膜により、前記配線パターンの露出部を被覆する配線パターン被覆工程と、層間絶縁膜を形成する層間絶縁膜形成工程とを有する。 （もっと読む）

【課題】良好な特性を確保しながら、高い信頼性を得ることができる半導体装置及びその製造方法を提供する。
【解決手段】ＰＺＴ膜２４上にスパッタ法により厚さが５０ｎｍのＩｒＯ_X膜２５を形成する。ｘの値は、２未満とする。即ち、不飽和のイリジウム酸化膜を形成する。次に、ＲＴＡを行うことにより、ＰＺＴ膜２４を完全に結晶化させる。その後、ＩｒＯ_X膜２５上にスパッタ法により厚さが５０ｎｍ〜１００ｎｍのＩｒＯ_Y膜２６を形成する。ＩｒＯ_Yの組成はＩｒＯ_Xの組成よりもＩｒＯ₂の化学量論組成に近い組成（Ｘ＜Ｙ≦２）とする。これは、このような組成とすることにより、水素に対する触媒作用が抑えられ、ＰＺＴ膜２４が水素ラジカルにより還元されるという問題が抑制され、強誘電体キャパシタの水素耐性が向上するからである。次に、ＩｒＯ_Y膜２６上にスパッタ法により厚さが２０ｎｍ程度でアモルファス状態のＳｒ_XＲｕ_YＯ₃膜２７を形成する。 （もっと読む）