【課題】光近接効果に起因するトランジスタのゲート長ばらつきを抑制しうる半導体装置を提供する。
【解決手段】半導体装置は、Ｐ型拡散領域，Ｎ型拡散領域及び素子分離領域に跨って形成され、拡散領域上に位置するゲート電極部Ｇ２１ａ〜Ｇ２１ｃと、素子分離領域上に位置するゲート配線部Ｇ２２ａ〜Ｇ２２ｃとを有する複数のゲートポリシリコン膜Ｇ２０ａ〜Ｇ２０ｃを備えている。そして、層間絶縁膜を貫通して、ゲート配線部Ｇ２２ａ〜Ｇ２２ｃに接続されるゲートコンタクトＣ２３ａ〜Ｃ２３ｃと、各ゲートコンタクトＣ２３ａ〜Ｃ２３ｃに接続される配線Ｍ２１とが設けられている。ゲートコンタクトＣ２３ａ〜Ｃ１３ｃの径Ｒは、ゲートポリシリコン膜Ｇ２０のゲート長Ｌよりも大きい。 （もっと読む）

【課題】コンタクト間のショートが効果的に防止され、微細化に対応可能な半導体装置およびその製造方法を得る。
【解決手段】半導体基板上に絶縁膜を介して複数の積層ゲート電極を形成するゲート電極形成工程と、前記積層ゲート電極の伸長方向の側面にサイドウォールを形成するサイドウォール形成工程と、前記半導体基板上に前記積層ゲート電極およびサイドウォールを覆う絶縁層を形成する絶縁層形成工程と、前記複数の積層ゲート電極間の前記絶縁層を選択的にエッチング除去してライン状のコンタクト用溝を形成するコンタクト用溝形成工程と、 前記コンタクト用溝に導電性材料を埋め込むことによりライン状のコンタクトプラグを形成するコンタクトプラグ形成工程と、前記コンタクトプラグをその長手方向で分断して、互いに電気的に分離されたコンタクトを形成するコンタクト形成工程と、を含む。 （もっと読む）

【課題】面積当たりに占めるゲート数の割合が大きい密パターンの領域と面積当たりに占めるゲート数の割合が小さい疎パターンの領域とが混在する場合において、１つのマスクを用いて低消費電力に優れた半導体集積回路装置と高速動作に優れた半導体集積回路装置とを作り分けること。
【解決手段】図１（イ）：写真製版に使用するマスクの作成時に、高速動作や低消費に効く周辺回路部領域（１）を意図的にパターンが疎（２Ａ＜Ｂ）となるように形成し、パターンを密（２Ａ≧Ｂ）にするメモリ部領域（２）と区別する。図１（ロ）：絶縁膜５のマスクエッチにおいて、Ｏ₂（酸素）などのエッチング条件を変更する。これによって、パターンが密（２Ａ≧Ｂ）になっているメモリ部領域（２）とパターンが疎（２Ａ＜Ｂ）になっている周辺回路部領域（１）とでＣＤシフト量が別々に変更される。 （もっと読む）

【課題】少ない工程数で大面積基板に微細な形状を有する配線を形成する方法、及びそれにより形成された配線基板を提供する。また、少ない工程数及び原料の削減により、コスト削減及びスループットの向上が可能であり、かつ微細構造の半導体素子を有する半導体装置、及びその作製方法を提供する。
【解決手段】金属粒子と有機樹脂とで形成される組成物１０２をインクジェット法で基板１０１上に描画し、それにレーザ光１０３を照射し、金属粒子の一部を焼成して、配線、電極等に代表される導電層１０５を基板上に形成することを特徴とする。また、上記焼成された導電層を配線又は電極として有する半導体装置を形成することを特徴とする。 （もっと読む）

【課題】 写真製版処理で解像可能な寸法より小さな寸法の積層物を半導体基板上に形成できる半導体装置の製造方法を提供する。
【解決手段】 この半導体装置の製造方法は、半導体基板３上に写真製版処理により所定の横幅Ｗ２の積層物１１ａを形成する工程と、積層物１１ａ上に第１のマスク層１３を形成し、この第１のマスク層１３に、エッチングにより、積層物１１ａの前記横幅方向に直交する方向に渡って、前記積層物１１ａの前記横幅方向のその開口幅Ｗ４が第１のマスク層１３の上面から下面に向かってテーパ状に狭まった開口部１３ｄを形成する工程と、第１のマスク層１３をマスクとして積層物１１ａを開口部１３ｄの下面開口に沿って部分的にエッチング除去することにより、積層物１１ａを開口部１３ｄの下面開口に沿って分割積層物１１に分割する工程とを含む。 （もっと読む）

【課題】 酸化膜と窒化膜の多層膜よりなるサイドウォールを有する半導体装置において、サイドウォールを構成する酸化膜がコンタクトエッチングの際にエッチングされてゲート電極の側面が露出するのを防ぐことができる半導体装置を得る。
【解決手段】 半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極上に形成された第１の窒化膜と、ゲート電極及び第１の窒化膜の側面に順番に形成された第１の酸化膜、第２の窒化膜、第２の酸化膜及び第３の窒化膜からなるサイドウォールとを有し、第１の窒化膜は、上部の外径が下部の外径よりも小さく、第１の酸化膜のゲート電極の側面にある部分は、上面から見て第２の窒化膜で覆われ、第２の酸化膜のゲート電極の側面にある部分は、上面から見て第３の窒化膜で覆われている。 （もっと読む）

【課題】水素の触媒作用によるコンタクトプラグ不良を防止する。
【解決手段】ソース領域、ドレイン領域およびゲートからなるトランジスタが集積化された半導体基板上に、前記ソース領域またはドレイン領域に接続されたコンタクトプラグと、前記コンタクトプラグに接続された下部電極と、前記下部電極の間に埋め込まれた酸素バリアを有する絶縁膜と、前記容量絶縁膜に形成された上部電極からなる強誘電体キャパシタにおいて、前記下部電極が酸素に対する導電性バリアを含み、さらに前記下部電極と絶縁膜との間に前記下部電極との反応を防止するための絶縁性反応防止膜を備えた構造になっている。 （もっと読む）

【課題】ランディングプラグコンタクトとストレージノードコンタクトとの間の不整合を防止し、接触抵抗を改善することができる半導体素子のストレージノードコンタクトの形成方法を提供すること。
【解決手段】複数のゲート２３とソース／ドレーン領域２５が形成された半導体基板２１のゲート間に酸化膜２６とランディングプラグコンタクトを形成するステップと、ランディングプラグコンタクト及びゲートを含んだ半導体基板の全面上に層間絶縁膜２９を形成するステップと、層間絶縁膜をエッチングしてランディングプラグコンタクトを露出させる第１ストレージノードコンタクトホールを形成するステップと、露出されたランディングプラグコンタクトと酸化膜を除去し、第２ストレージノードコンタクトホールを形成するステップと、第２ストレージノードコンタクトホール内にポリシリコンを埋め込んでストレージノードコンタクト３０を形成するステップとを含む。 （もっと読む）

【課題】 特開２００３−８６５６８号公報のような従来の方法では、マスクにおいて重要な、垂直性に乏しく、更に疎密部の寸法差も大きくなるという課題があった。
【解決手段】 本発明は上記課題を克服したもので、ＳｉＮ膜１０３のエッチングにおいてマスク選択性を有し、垂直形状を得ることが可能であり、かつ疎密部での寸法差を抑えた新規なプロセスを提供するものである。 （もっと読む）

【課題】 本発明は半導体装置の製造工程において、レジストなどのマスクパターンを用いる際に発生する反応生成物等のレジスト等への不均一な付着によるパターン形状等の不良を生じさせず、また、寸法精度が良好な微細パターンの形成方法を提供することを目的とする。
【解決手段】 パターン形成方法を含む半導体装置の製造方法として、第１の薄膜の側壁に第２の薄膜を形成し、その側壁に形成された第２の薄膜の先端部が不均一にならないように、平坦化法により、精度良くエッチバックして揃える。 （もっと読む）

【課題】 従来の電子デバイスはデバイス構造を立体構造で形成、または、新規材料を導入した場合に於いても、微細化に限界があり、大規模集積回路の形成が困難になるという課題があった。
【解決手段】 ゲート電極４、ソース・ドレイン５を設けた単位素子９は、配線８の中心部に中空状態で支持されている。ここで注意したいことは、単位素子９と配線８、また、配線８と配線８は空隙１０（真空状態の空隙が好ましい）で電気的に絶縁される。ＣＮＴ用いたメリットの一つとして、電気的な伝導方向の異方性があり、円筒状形状に対して水平方向には高い導電性があるものの、円筒状形状の垂直方向には導電性がほとんどない。このような性質を利用して電気的絶縁を可能にし、３次元ネットワーク構造を構築している。 （もっと読む）

【課題】 発光装置、特に発光装置が有する画素部の高精細化、高開口率化が進むにつれて、より幅の小さい配線を形成することが要求されている。しかしインクジェット法を用いて配線を形成する場合、配線形成表面でドットが広がってしまい、配線の幅を小さくすることが難しかった。
【解決手段】 本発明は、配線形成表面に光触媒物質を形成し、該光触媒物質の光触媒活性を利用して配線を形成することを特徴とする発光装置の作製方法である。インクジェット法により、光触媒物質上に、溶媒に導電体が混入された組成物を吐出することにより、ドットの径より狭い、つまり幅の小さい配線を有する発光装置を提供することができる。 （もっと読む）

【課題】 大量生産上、大型の基板に適している液滴吐出法を用いたパターン形成装置を備えた半導体装置の製造装置を提供する。
【解決手段】本発明では、液滴吐出法を用いたパターン形成装置と、加熱処理室をそれぞれ複数設置し、それぞれを一つの搬送室と連結させたマルチチャンバー方式とし、吐出と焼成とを効率よく行って生産性を向上させる。パターン形成装置にブロー手段を設け、着弾直後にガスの吹きつけを基板の走査方向（或いは吐出ヘッドの走査方向）と同じ方向に行い、ガス流路中に加熱ヒータを設けて局所的に焼成を行う。 （もっと読む）

【課題】 安定した低抵抗のシリサイド膜を形成する技術を提供する。
【解決手段】 半導体基板１上にゲート絶縁膜５を形成する工程、ゲート絶縁膜５上にシリコン膜７を形成する工程、シリコン膜７と半導体基板１との表面にＢＦ₂イオンおよびＢイオンを注入し、ｐチャネル型ＭＩＳトランジスタＱｐのゲート電極１１ｐと高濃度ｎ型半導体領域１５からなるソース／ドレインとを形成する工程、ゲート電極１１ｐの上部に第１コバルトシリサイド膜を形成し、ソース／ドレインの上部に第２コバルトシリサイド膜を形成する工程を有する。 （もっと読む）

【課題】 比較的低い温度で、配線層の良好な埋め込みが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板上に、配線層を略平行に形成する工程と、少なくとも配線層の側壁にシリコン層を形成する工程と、配線層を覆うように絶縁膜を形成し、配線層に挟まれた領域にボイドを残す工程と、シリコン層を酸化して体積膨張させ、絶縁膜の間のボイドを押しつぶす工程とを含む。更に、絶縁層上に、絶縁層の酸化を促進する触媒層を形成する工程を含んでも良い。 （もっと読む）

【課題】半導体装置の更なる微細化に対応可能な、微細化されたコンタクトが確実に形成された素子特性に優れ、歩留まりの良い半導体装置、およびその製造方法を得る。
【解決手段】半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極を覆うエッチング保護膜を形成する工程と、前記エッチング保護膜を覆うように前記半導体基板上にバリアメタル層を形成する工程と、前記バリアメタル層上に導電性材料を堆積して導電性膜を形成する工程と、前記導電性膜上にレジストマスクを形成する工程と、前記レジストマスクをエッチングマスクとして前記導電性膜を選択的にエッチング除去してコンタクトを形成する工程と、前記レジストマスクを除去する工程と、前記半導体基板上における前記導電性膜がエッチング除去された領域に絶縁性材料を堆積して層間絶縁膜を形成する工程と、を含む。 （もっと読む）

【課題】 液滴吐出法を用いてゲート配線あるいはゲート配線と同一工程で形成される配線を形成しかつ絶縁膜を薄膜化した場合における絶縁不良を防止する。
【解決手段】 薄膜トランジスタ３０の少なくともゲート電極４１を兼ねるゲート配線４０の形成方法であって、上記ゲート配線４０の構成材料を含む液体材料を液滴として吐出する液滴吐出法を用いることによって、上記ゲート配線４０の一部４１を他の上記ゲート配線４０の部分よりも薄く形成する。 （もっと読む）

【課題】
酸化シリコン層、窒化シリコン層の積層ライナを備えたＳＴＩを有し、帯電を低減できる半導体装置およびその製造方法を提供する。
【解決手段】
半導体装置は、シリコン基板と、前記シリコン基板の表面から下方に向かって形成され、前記シリコン基板の表面に活性領域を画定するトレンチと、前記トレンチの内壁を覆う酸化シリコン層の第１ライナ層と、前記第１ライナ層の上に形成された窒化シリコン層の第２ライナ層と、前記第２ライナ層の上に形成され、前記トレンチを埋める絶縁物の素子分離領域と、前記活性領域に形成されたｐチャネルＭＯＳトランジスタと、前記ｐチャネルＭＯＳトランジスタを覆って，前記シリコン基板上方に形成され，紫外光遮蔽能を有さない窒化シリコン層のコンタクトエッチストッパ層と、前記コンタクトエッチストッパ層の上方に形成され、紫外光遮蔽能を有する窒化シリコン層の遮光膜と、を有する。 （もっと読む）

【課題】 寄生容量の増加を抑制しつつ、所望のゲート耐圧を有するパワーＭＩＳＦＥＴを製造できる技術を提供する。
【解決手段】 基板上に多結晶シリコン膜を堆積し、その多結晶シリコン膜で溝部７、８を埋め込んだ後、その多結晶シリコン膜をパターニングすることにより、活性セル領域においては溝部７内にてゲート電極１１を形成し、ゲート配線領域においては溝部８内を埋め込み、一部が溝部８内から連続して溝部８の外部に延在し、ゲート電極１１と電気的に接続するゲート引き出し電極１２を形成し、溝部８外のゲート引き出し電極１２には、ゲート引き出し電極１２の端部から延在するスリット１４を形成する。その後、基板上に酸化シリコン膜１９およびＢＰＳＧ膜２０を堆積する。 （もっと読む）

【課題】 第１層配線と、拡散層あるいはゲート電極との層間容量を抑えつつ、拡散層あるいはゲート電極に確実に接続するコンタクトプラグを形成する。
【解決手段】 基板上方に形成されたゲート電極と、ゲート電極の両側に形成された拡散層とを有する半導体装置において、一端において、ゲート電極の上面に接し、かつ、他端が、ゲート電極上面よりも、基板に近い位置に伸びる導電体膜を形成する。そして、基板上に、ゲート電極と、導電体膜とを埋め込む層間絶縁膜を形成し、この層間絶縁膜を貫通し、導電体膜の、ゲート電極上面よりも基板に近い位置において、導電体膜に接続する第プラグを形成する。 （もっと読む）