半導体装置の製造方法

【課題】写真製版処理で解像可能な寸法より小さな寸法の積層物を半導体基板上に形成できる半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、半導体基板３上に写真製版処理により所定の横幅Ｗ２の積層物１１ａを形成する工程と、積層物１１ａ上に第１のマスク層１３を形成し、この第１のマスク層１３に、エッチングにより、積層物１１ａの前記横幅方向に直交する方向に渡って、前記積層物１１ａの前記横幅方向のその開口幅Ｗ４が第１のマスク層１３の上面から下面に向かってテーパ状に狭まった開口部１３ｄを形成する工程と、第１のマスク層１３をマスクとして積層物１１ａを開口部１３ｄの下面開口に沿って部分的にエッチング除去することにより、積層物１１ａを開口部１３ｄの下面開口に沿って分割積層物１１に分割する工程とを含む。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法では、半導体基板上に例えばゲート絶縁膜、ゲート電極層および絶縁膜を順に積層されて形成された所定の横幅の積層物を形成する場合、まず半導体基板上にゲート絶縁層、ゲート電極層および絶縁層を順に積層し、その絶縁層上に写真製版処理により前記所定の横幅のレジストパターンを形成する。そして、そのレジストパターンをマスクとして前記各層（前記ゲート絶縁層、前記ゲート電極層および前記絶縁層）をエッチングした後、そのレジストパターンを除去することにより上記の所定の横幅の積層物を形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来の半導体装置の製造方法では、上記の通り、積層物の横幅（即ち前記ゲート電極層の横幅）は、写真製版処理で解像可能な寸法でほぼ決定するので、写真製版処理で解像可能な寸法より小さな横幅の積層物（即ち前記ゲート電極層）を形成することができないという欠点があった。
【０００４】
そこで、この発明の課題は、写真製版処理で解像可能な寸法より小さな寸法（横幅）の積層物を半導体基板上に形成できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決する為に、請求項１に記載の発明は、（ａ）半導体基板上に写真製版処理により所定の横幅の積層物を形成する工程と、（ｂ）前記積層物上に第１のマスク層を形成し、この第１のマスク層に、エッチングにより、前記積層物の前記横幅方向に直交する方向に渡って、前記積層物の前記横幅方向のその開口幅が前記第１のマスク層の上面から下面に向かってテーパ状に狭まった開口部を形成する工程と、（ｃ）前記第１のマスク層をマスクとして前記積層物を前記開口部の下面開口に沿って部分的にエッチング除去することにより、前記積層物を前記開口部の下面開口に沿って分割積層物に分割する工程と、を含むものである。
【発明の効果】
【０００６】
請求項１に記載の発明によれば、半導体基板上に写真製版処理により形成された所定の横幅の積層物上に第１のマスク層を形成し、この第１のマスク層に、エッチングにより、前記積層物の横幅方向に直交する方向に渡って、前記積層物の横幅方向のその開口幅が第１のマスク層の上面から下面に向かってテーパ状に狭まった開口部を形成し、その第１のマスク層をマスクとして前記積層物を前記開口部の下面開口に沿って部分的にエッチング除去することにより、前記積層物を前記開口部の下面開口に沿って分割積層物に分割するので、写真製版処理で解像可能な寸法（前記所定の横幅）より小さな寸法（横幅）の積層物（前記分割積層物）を半導体基板上に形成できる。
【発明を実施するための最良の形態】
【０００７】
＜実施の形態１＞
この実施の形態に係る半導体装置の製造方法は、（ａ）半導体基板上に写真製版処理により所定の横幅の積層物を形成する工程と、（ｂ）前記積層物上に第１のマスク層を形成し、この第１のマスク層に、エッチングにより、前記積層物の前記横幅方向に直交する方向に渡って、前記積層物の前記横幅方向のその開口幅が前記第１のマスク層の上面から下面に向かってテーパ状に狭まった開口部を形成する工程と、（ｃ）前記第１のマスク層をマスクとして前記積層物を前記開口部の下面開口に沿って部分的にエッチング除去することにより、前記積層物を前記開口部の下面開口に沿って分割積層物に分割する工程とを含むものである。以下では、一例としてゲート電極層を備えた半導体装置の製造に適用した場合で説明する。
【０００８】
この実施の形態で製造される半導体装置１は、例えば図８の様に、半導体基板３と、半導体基板３上にゲート絶縁膜５を介してゲート電極層７および絶縁膜９が順に積層されて形成された１つ以上（ここでは複数）の積層物１１とを備えて構成される。各積層物１１はそれぞれ、その横幅Ｗ１が写真製版処理で解像可能な寸法より小さな寸法に形成されている。
【０００９】
この半導体装置１は以下の様に製造される。
【００１０】
まず、図示省略されるが、例えばＳｉ（シリコン）基板等の半導体基板を準備し、その半導体基板の上面全面に順にゲート絶縁膜、ゲート電極層、絶縁膜およびマスク層を積層する。その際、前記ゲート絶縁膜は、例えばＳｉＯ₂（二酸化シリコン）により２〜２０ｎｍ程度の厚さに形成される。また前記ゲート電極層は、例えばｐｏｌｙ−Ｓｉ（ポリシリコン）により５０〜２００ｎｍ程度の厚さに形成される。また前記絶縁膜は、例えばＳｉＮ（窒化シリコン）により５０〜２０００ｎｍ程度の厚さに形成される。また前記マスク層は、例えばＴＥＯＳにより１００〜５００ｎｍ程度の厚さに形成される。
【００１１】
そして、前記マスク層上にレジストを塗布して写真製版処理によりレジストパターンを形成し、そのレジストパターンをマスクとしてそれら各層（前記ゲート電極層、前記絶縁膜および前記マスク層）の非マスク部分を部分的にエッチング除去し、そのエッチング除去後に前記レジストパターンを除去する。これにより、図１の様に、半導体基板３上に、ゲート絶縁膜５を介してゲート電極層７、絶縁膜９およびマスク層１３ａが順に積層されてなる所定の横幅（写真製版処理で解像可能な寸法の横幅）Ｗ１の中間積層物（７，９，１３ａ）（各層７，９，１３ａが積層してなる塊部分）が、互いに所定間隔（写真製版処理で解像可能な寸法の間隔）Ｗ３あけて複数形成される。
【００１２】
そして、各中間積層物（７，９，１３ａ）の間の空間および両端の中間積層物（７，９，１３ａ）の外側面をマスク層１３ａと同じ材質の部材で埋め込み、その部材を部分的にエッチバックすることにより、図２の様に、各中間積層物（７，９，１３ａ）の両側面にマスク層１３ａと同じ材質のサイドウォール１３ｂを形成する。マスク層１３ａとサイドウォール１３ｂとにより第１のマスク層（ここでは絶縁層）１３が構成される。これにより、半導体基板３上に積層された積層物１１ａ上に第１のマスク層１３が形成される。
【００１３】
そして次に図３の様に、各中間積層物（７，９，１３）（各層７，９，１３が積層してなる塊部分）が埋没する様に、各中間積層物（７，９，１３）の間の空間および両端の中間積層物（７，９，１３）の外側にマスク材（例えばｐｏｌｙ−Ｓｉ）１５ａを埋め込む。そして図４の様に、そのマスク材１５ａを第１のマスク層１３の上面が露出する程度（図４では第１のマスク層１３の上面より若干低い高さ位置）までエッチバックして第２のマスク層１５を形成する。即ち、積層物１１ａにおける横幅方向の両側に、第１のマスク層１３における横幅方向の両側面をマスクする様に第２のマスク層１５が形成される。
【００１４】
この第２のマスク層１５は、第１のマスク層１３における横幅方向の両端部分１３ｓを、第１のマスク層１３における横幅方向の中央部分１３ｔと比べて、エッチング除去され難くする働きをしている。
【００１５】
そして次に、第２のマスク層１５をマスクとして第１のマスク層１３をエッチングすることにより、図５の様に、第１のマスク層１３に開口部１３ｄを形成する。この開口部１３ｄは、（１）第１のマスク層１３における横幅方向の中央部分１３ｔにおいて第１のマスク層１３の横幅方向に直交する方向（紙面直交方向）に渡って（従って積層物１１ａにおける横幅方向の中央部分において積層物１１ａの横幅方向に直交する方向に渡って）形成されており、（２）第１のマスク層１３の横幅方向（従って積層物１１ａの横幅方向）のその開口幅が第１のマスク層１３の上面から下面に向かってテーパ状に狭まった形に形成されている。
【００１６】
ここでは、上記の通り、第２のマスク層１５により第１のマスク層１３の両端部分１３ｓが第１のマスク層１３の中央部分１３ｔと比べてエッチング除去され難くなっているので、第２のマスク層１５をマスクとして第１のマスク層１３をエッチングすると、自然に、第１のマスク層１３に上記（１）（２）の特徴を有する開口部１３ｄが形成される。尚、開口部１３ｄの実質的な開口幅は、開口部１３ｄの下面開口の開口幅Ｗ４（図５参照）により決定される。
【００１７】
尚、開口部１３ｄの下面開口の開口幅Ｗ４は、開口部１３ｄのテーパ角（テーパ面の角度）により調整される。即ち、開口部１３ｄのテーパ角は、第１のマスク層１３のエッチング時間により変化するので、開口部１３ｄの下面開口の開口幅Ｗ４は、第１のマスク層１３のエッチング時間により調整される。即ち、開口部１３ｄの下面開口の開口幅Ｗ４を大きく（小さく）する場合は、第１のマスク層１３のエッチング時間を長く（短く）すればよい。ここでは、開口部１３ｄの下面開口の開口幅Ｗ４は、例えば積層物１１ａの横幅Ｗ２の３分の１程度の大きさに形成されている。
【００１８】
そして次に、第１のマスク層１３をマスクとして積層物１１ａ（各層７，９が積層してなる塊部分）を開口部１３ｄの下面開口に沿って部分的にエッチング除去する。これにより、図６の様に、積層物１１ａを開口部１３ｄの下面開口に沿って一対の分割積層物１１に分割する。
【００１９】
そして次に、図７の様に、酸化により各分割積層物１１の分割面に酸化膜１１ｂを形成することにより、酸化膜１１ｂによりゲート電極層７を保護する。そして図８の様に、第２のマスク層１５の酸化部分（酸化膜１１ｂの形成の際に酸化された部分）をエッチングすると共に更に第２のマスク層１５の非酸化部分をエッチングすることにより第２のマスク層１５を除去し、第１のマスク層１３を除去し、ゲート絶縁膜５の不要部分を除去する。この様にして、ゲート電極層７を備えた半導体装置１が製造される。
【００２０】
尚、この半導体装置１には、例えば図９の様に、更に拡散層（ソース／ドレイン）１７，１８、絶縁膜１９，２１、拡散層１７，１８へのコンタクト２３，２４およびゲート電極層７へのコンタクト（図示省略）等が形成されて、トランジスタとして構成される。
【００２１】
尚、図９では、拡散層１７，１８は、半導体基板３における各積層物１１間および両端の積層物１１の外側の表層部分に形成されている。絶縁層１９は、近接する一対の積層物１１毎に各積層物１１を覆う様に半導体基板３上に積層されている。絶縁層２１は、絶縁層１９および拡散層１７，１８を覆う様に半導体基板３上に積層されている。ゲート電極層７への前記コンタクトは、ゲート電極層７から引き出されたパッド（図示省略）に接続されている。
【００２２】
以上の様に構成された半導体装置の製造方法によれば、半導体基板３上に写真製版処理により形成された所定の横幅Ｗ２の積層物１１ａ上に第１のマスク層１３を形成し、この第１のマスク層１３に、エッチングにより、積層物１１ａの横幅方向に直交する方向に渡って、積層物１１ａの横幅方向のその開口幅が第１のマスク層１３の上面から下面に向かってテーパ状に狭まった開口部１３ｄを形成し、その第１のマスク層１３をマスクとして積層物１１ａを開口部１３ｄの下面開口に沿って部分的にエッチング除去することにより、積層物１１ａを開口部１３ｄの下面開口に沿って分割積層物１１に分割するので、写真製版技術に依らないで、写真製版処理で解像可能な寸法（所定の横幅Ｗ２）より小さな横幅Ｗ１の積層物（分割積層物）１１を半導体基板３上に形成できる。
【００２３】
特に、所定の横幅Ｗ２の積層物１１ａを分割することにより、写真製版処理で解像可能な寸法（前記所定の横幅Ｗ２）より小さな横幅Ｗ１の積層物（分割積層物）１１を形成するので、写真製版処理で解像可能な寸法より小さな横幅Ｗ１の積層物１１を規則的なパターンをもって形成するのに有効である。
【００２４】
また、積層物１１ａにおける横幅方向の両側に、第１のマスク層１３における横幅方向の両側面をマスクする様に第２のマスク層１５を形成し、この第２のマスク層１５により、第１のマスク層１３における横幅方向の両端部分１３ｓを第１のマスク層１３における横幅方向の中央部分１３ｔと比べてエッチング除去され難くして、エッチングにより第１のマスク層１３に開口部１３ｄを形成するので、簡単な方法で、第１のマスク層１３にテーパ状の開口部１３ｄを形成できる。
【００２５】
また、積層物１１は、半導体基板３上に形成されたゲート絶縁膜５上にゲート電極層７および絶縁膜９が順に積層されて形成されるので、半導体装置１として、写真製版処理で解像可能な寸法より小さな横幅Ｗ１のゲート電極層７を備えたトランジスタを製造できる。
【００２６】
尚、この実施の形態では、積層物１１としてゲート電極層７および絶縁膜９を順に積層したものを形成することにより、半導体装置１としてトランジスタを製造したが、積層物１１として第１のゲート電極層（浮遊ゲート）、絶縁膜および第２のゲート電極層（制御ゲート）を順に積層したものを形成することにより、半導体装置１として浮遊ゲート型の不揮発性メモリを製造することもできる。その様にすれば、半導体装置１として、写真製版処理で解像可能な寸法より小さな寸法の第１および第２のゲート電極層を備えた浮遊ゲート型の不揮発性メモリを製造できる。
【００２７】
＜実施の形態２＞
上記の実施の形態１の半導体装置の製造方法では、第１および第２のマスク層１３，１５は最終的に除去されたが、この実施の形態２の半導体装置の製造方法では、それら第１および第２のマスク層１３，１５は除去されずに半導体装置を構成する部材（例えば絶縁層や電極）として利用される。この実施の形態の半導体装置の製造方法を例えば図１８の半導体装置１Ｂの製造に適用した場合で説明する。
【００２８】
図１８の半導体装置１Ｂは、半導体基板３と、半導体基板３上にゲート絶縁膜５、ゲート電極層７および第１の絶縁膜９が順に積層されてなる１つ以上（ここでは複数）の積層物１１と、半導体基板３における各積層物１１間および両端の積層物１１の外側の表層部分に形成された拡散層（ソース／ドレイン）１７，１８と、ゲート電極層７に接続された電極（図示省略）と、各拡散層１７，１８に接続された電極１５，１６と、各部１１，１５，１６の間の隙間を埋める第２の絶縁膜１３と、各部１３，１５，１６の上面を被覆する第３の絶縁膜３１と、拡散層１７，１８用の電極１５，１６へのコンタクト３３と、ゲート電極層７用の電極へのコンタクト（図示省略）とを備えて構成される。
【００２９】
この半導体装置１Ｂは以下の様に製造される。
【００３０】
まず、図示省略されるが、例えばＳｉ（シリコン）基板等の半導体基板を準備し、その半導体基板の上面の全面に順にゲート絶縁膜、ゲート電極層、第１の絶縁膜および第４の絶縁膜を積層する。その際、前記ゲート絶縁膜は、例えばＳｉＯ₂（二酸化シリコン）により２〜２０ｎｍ程度の厚さに形成される。また前記ゲート電極層は、例えばｐｏｌｙ−Ｓｉ（ポリシリコン）により５０〜２００ｎｍ程度の厚さに形成される。また前記第１の絶縁膜は、例えばＳｉＮ（窒化シリコン）により５０〜２０００ｎｍ程度の厚さに形成される。また前記第４の絶縁膜は、例えばＴＥＯＳにより１００〜５００ｎｍ程度の厚さに形成される。
【００３１】
そして、前記第４の絶縁膜上にレジストを塗布して写真製版処理によりレジストパターンを形成し、そのレジストパターンをマスクとして各部（前記ゲート絶縁膜、前記ゲート電極層、前記第１の絶縁膜および前記第４の絶縁膜）の非マスク部分を部分的にエッチング除去し、そのエッチング除去後に前記レジストパターンを除去する。これにより、図１０の様に、半導体基板３上にゲート絶縁膜５、ゲート電極層７、第１の絶縁膜９および第４の絶縁膜１３ａが順に積層されてなる所定の横幅（写真製版処理で解像可能な寸法の横幅）Ｗ２の中間積層物（５，７，９，１３ａ）が、互いに所定間隔（写真製版処理で解像可能な寸法の間隔）Ｗ３あけて複数形成される。
【００３２】
そして図１０の様に、半導体基板３における各中間積層物（５，７，９，１３ａ）間および両端の中間積層物（５，７，９，１３ａ）の外側の表層部分に拡散層１７を形成する。そして、各中間積層物（５，７，９，１３ａ）の間の空間および両端の中間積層物（５，７，９，１３ａ）の外側面を第４の絶縁膜１３ａと同じ材質の部材で埋め込み、その部材を部分的にエッチバックすることにより、図１１の様に、各中間積層物（５，７，９，１３ａ）の両側面に第４の絶縁膜１３ａと同じ材質のサイドウォール１３ｂを形成する。第４の絶縁膜１３ａとサイドウォール１３ｂとにより第２の絶縁膜１３が構成される。これにより、半導体基板３上に積層された積層物１１ａ上に第２の絶縁膜１３が形成される。この第２の絶縁膜１３は、後述の様に第１のマスク層として兼用される。
【００３３】
尚、上記の製造手順において、サイドウォール１３ｂの形成と拡散層１７の形成の順番を入れ替えてもよい。
【００３４】
そして次に図１２の様に、各中間積層物（５，７，９，１３）（各層５，７，９，１３が積層してなる塊部分）が埋没する様に、各中間積層物（５，７，９，１３）の間の空間および両端の中間積層物（５，７，９，１３）の外側に電極１５となる電極材（例えばｐｏｌｙ−Ｓｉ）１５ａを埋め込む。そして図１３の様に、その電極材１５ａを第２の絶縁膜１３の上面が露出する程度（図１３では第２の絶縁膜１３の上面より若干低い高さ位置）までエッチバックして電極１５を形成する。即ち、積層物１１ａにおける横幅方向（紙面左右方向、以下同様）の両側に第２の絶縁膜１３における横幅方向の両側面をマスクする様に電極１５を形成する。
【００３５】
この電極１５は、第２の絶縁膜（第１のマスク層）１３における横幅方向の両端部分１３ｓを、第２の絶縁膜１３における横幅方向の中央部分１３ｔと比べて、エッチング除去され難くするマスク（第２のマスク層）として機能している。
【００３６】
そして次に、電極１５をマスクとして第２の絶縁膜１３をエッチングすることにより、図１４の様に第２の絶縁膜１３に開口部１３ｄを形成する。この開口部１３ｄは、（１）第２の絶縁膜１３における横幅方向の中央部分１３ｔにおいて第２の絶縁膜１３の横幅方向に直交する方向（紙面直交方向）に渡って（従って積層物１１ａにおける横幅方向の中央部分において積層物１１ａの横幅方向に直交する方向に渡って）形成されており、（２）第２の絶縁膜１３の横幅方向（従って積層物１１ａの横幅方向）のその開口幅が第１のマスク層１３の上面から下面に向かってテーパ状に狭まった形に形成されている。
【００３７】
ここでは、上記の通り、マスクとしての電極１５により第２の絶縁膜１３の両端部分１３ｓが第２の絶縁膜１３の中央部分１３ｔと比べてエッチング除去され難くなっているので、実施の形態１の場合と同様、電極１５をマスクとして第２の絶縁膜１３をエッチングすると、自然に、第２の絶縁膜１３に上記（１）（２）の特徴を有する開口部１３ｄが形成される。尚、開口部１３ｄの実質的な開口幅は、開口部１３ｄの下面開口の開口幅Ｗ４により決定される。ここでは、開口部１３ｄの下面開口の開口幅Ｗ４は、例えば積層物１１ａの横幅Ｗ２の３分の１程度の大きさに形成されている。
【００３８】
そして次に、第２の絶縁膜１３をマスク（第２のマスク層）として積層物１１ａ（各層５，７，９が積層してなる塊部分）を開口部１３ｄの下面開口に沿って部分的にエッチング除去する。これにより、図１５の様に、積層物１１ａを開口部１３ｄの下面開口に沿って一対の分割積層物１１に分割する。
【００３９】
そして次に、図１６の様に、酸化により各分割積層物１１の分割面に酸化膜１１ｂを形成することにより、酸化膜１１ｂによりゲート電極層を保護する。そして、図１６の様に、半導体基板３における分割積層物１１の分割面の間の表層部分に拡散層１８を形成する。尚、酸化膜１１ｂの形成と拡散層の形成の順番は逆であってもよい。
【００４０】
そして次に、図１７の様に、各分割積層物１１の分割面（酸化膜１１ｂの形成面）の間の空間および第２の絶縁膜１３の開口部１３ｄ内に電極材（例えばｐｏｌｙ−Ｓｉ）を埋め込んで電極１６を形成する。そして図１８の様に、第２の絶縁膜１３および電極１５，１６の上部の不要部分を例えばエッチバックして、それら各部１３，１５，１６の上部を平坦化する。そして、それら各部１３，１５，１６の上面の全面に渡って第３の絶縁膜３１を形成し、その第３の絶縁膜３１に各電極１５，１６に接続されるコンタクト３３を形成する。尚、第３の絶縁膜３１は、第２の絶縁膜１３と同じ材質であってもよい。尚、この段階でゲート電極層７へのコンタクト（図示省略）も形成される。この様にして、図１８の半導体装置１が製造される。
【００４１】
以上の様に構成された半導体装置の製造方法によれば、上記の実施の形態１の場合の効果と同様の効果を奏する他に、第１のマスク層が半導体装置１Ｂを構成する部材（第２の絶縁膜）１３と兼用され、第２のマスク層が半導体装置１Ｂを構成する部材（電極）１５と兼用されるので、第１のマスク層および第２のマスク層を除去する工程が省けると共に、第２の絶縁層１３および電極１５を改めて形成する工程も省け、コストの削減および生産性の向上を図れる。
【００４２】
尚、この実施の形態でも、積層物１１ａとして第１のゲート電極層７（浮遊ゲート）、絶縁膜および第２のゲート電極層（制御ゲート）を順に積層したものを形成することにより、半導体装置１Ｂとして浮遊ゲート型の不揮発性メモリを製造することができる事は言うまでもないことである。
【図面の簡単な説明】
【００４３】
【図１】実施の形態１の半導体装置の製造方法において、半導体基板３上に所定の横幅Ｗ２の積層物１１ａを形成し、その積層物１１ａ上にマスク層１３ａを形成する工程を示す図である。
【図２】図１の工程後に、サイドウォール１３ｂを形成する工程を示す図である。
【図３】図２の工程後に、各中間積層物（７，９，１３）の間の空間および両端の中間積層物（７，９，１３）の外側にマスク材１５ａを埋め込む工程を示す図である。
【図４】図３の工程後に、第２のマスク層１５を形成する工程を示す図である。
【図５】図４の工程後に、第１のマスク層１３に開口部１３ｄを形成する工程を示す図である。
【図６】図５の工程後に、積層物１１ａを２つの分割積層物１１に分割する工程を示す図である。
【図７】図６の工程後に、分割積層物１１の分割面に酸化膜１１ｂを形成する工程を示す図である。
【図８】図７の工程後に、分割積層物１１以外の不要部分を除去する工程を示す図である。
【図９】図８の工程後に、拡散層１７，１８およびコンタクト２３，２４等を形成してトランジスタを製造する工程を示す図である。
【図１０】実施の形態２の半導体装置の製造方法において、半導体基板３上に所定の横幅Ｗ２の積層物１１ａを形成し、その積層物１１ａ上に第４の絶縁膜１３ａを形成し、半導体基板３に拡散層１７を形成する工程を示す図である。
【図１１】図１０の工程後に、サイドウォール１３ｂを形成する工程を示す図である。
【図１２】図１１の工程後に、各中間積層物（５，７，９，１３）の間の空間および両端の中間積層物（５，７，９，１３）の外側に電極材１５ａを埋め込む工程を示す図である。
【図１３】図１２の工程後に、電極１５を形成する工程を示す図である。
【図１４】図１３の工程後に、第２の絶縁膜１３に開口部１３ｄを形成する工程を示す図である。
【図１５】図１４の工程後に、積層物１１ａを２つの分割積層物１１に分割する工程を示す図である。
【図１６】図１５の工程後に、分割積層物１１の分割面に酸化膜１１ｂを形成する工程を示す図である。
【図１７】図１６の工程後に、分割積層物１１の分割面の間の空間および第２の絶縁膜１３の開口部１３ｄに電極１６を形成する工程を示す図である。
【図１８】図１７の工程後に、第３の絶縁膜３１およびコンタクト３３を形成する工程を示す図である。
【符号の説明】
【００４４】
１，１Ｂ半導体装置、３半導体基板、５ゲート絶縁膜、７ゲート電極層、９絶縁膜，第１の絶縁膜、１１，１１ａ積層物、１３第１のマスク層，第２の絶縁膜、１３ａマスク層，第４の絶縁膜、１３ｂサイドウォール、１３ｄ開口部、１３ｓ第１のマスク層の両端部分、１３ｔ第１のマスク層の中央部分、１５第２のマスク層，電極、Ｗ１積層物１１の横幅、Ｗ２積層物１１ａの横幅、Ｗ３隣接する積層物１１ａの間隔、Ｗ４開口部１３ｄの下面開口の開口幅、１３ｓ第１のマスク層の両端部分，第２の絶縁膜の両端部分、１３ｔ第１のマスク層の中央部分，第２の絶縁膜の中央部分。

【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に写真製版処理により所定の横幅の積層物を形成する工程と、
（ｂ）前記積層物上に第１のマスク層を形成し、この第１のマスク層に、エッチングにより、前記積層物の前記横幅方向に直交する方向に渡って、前記積層物の前記横幅方向のその開口幅が前記第１のマスク層の上面から下面に向かってテーパ状に狭まった開口部を形成する工程と、
（ｃ）前記第１のマスク層をマスクとして前記積層物を前記開口部の下面開口に沿って部分的にエッチング除去することにより、前記積層物を前記開口部の下面開口に沿って分割積層物に分割する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記工程（ｂ）では、前記積層物における前記横幅方向の両側に、前記第１のマスク層における前記横幅方向の両側面をマスクする様に第２のマスク層を形成し、この第２のマスク層により、前記第１のマスク層における前記横幅方向の両端部分を前記第１のマスク層における前記横幅方向の中央部分と比べてエッチング除去され難くして、エッチングにより前記第１のマスク層に前記開口部を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１のマスク層および／または前記第２のマスク層は、半導体装置を構成する部材と兼用されることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記積層物は、前記半導体基板上に形成されたゲート絶縁膜上にゲート電極層および絶縁膜が順に積層されて形成されることを特徴とする請求項１〜請求項３の何れかに記載の半導体装置の製造方法。
【請求項５】
前記積層物は、前記半導体基板上に形成されたゲート絶縁膜上に第１のゲート電極層、絶縁膜および第２のゲート電極層が順に積層されて形成されることを特徴とする請求項１〜請求項３の何れかに記載の半導体装置の製造方法。

【図１】