【課題】 ダミーパターンの配置に要するデータ量の増大を伴うことなく、パターン間のゴミの付着に伴って半導体装置の動作の信頼性が低下することを抑制することは困難であった。
【解決手段】 第１軸線に沿って延在する第１配線パターン及び第２配線パターンが配置された第１領域にダミーパターンを配置するダミーパターン配置装置５０であって、第１配線パターンと第２配線パターンとの間に、第１配線パターン及び第２配線パターンと離間して、第２軸線に沿って延在するダミーパターンを配置するパターン配置部５４と、配置されたダミーパターンの第１端部を加工し、第１配線パターン側に第１ダミーランドを配置するパターン加工部と５６と、を備える。 （もっと読む）

【課題】性能補正を行うための基板バイアスを印加する場合に、チップ面積への影響を最小限に留める。
【解決手段】機能ブロックを有する半導体集積回路装置であって、前記機能ブロックは、所定の動作を行う複数のプリミティブセル３１がそれぞれに配置される複数のロー及び前記ロー内に設けられて前記複数のプリミティブセル３１のそれぞれに基板電位を供給する複数の基板コンタクトセル３２を有し、前記複数の基板コンタクトセル３２は、それぞれ、前記基板電位が供給される近隣のプリミティブセル３１に対して一定の距離基準を満たすように設けられ、前記ローと直交する方向に対して直線状に配置される。 （もっと読む）

【課題】複数の層を有するプリント基板又は半導体部品の配線設計にあたり、貫通孔を容易に配置することがきる配線設計装置の提供を目的
【解決手段】
配線設計装置は、位置情報を獲得したと判断すると、ビア配置処理を開始する前に作業対象となっていたウィンドウとは異なる新たなウィンドウをオープンし、オープンしたウィンドウに、取得した層属性ＤＢを用いて、多層プリント基板に属する配線層と当該配線層の属性とを関連付けて表示する。新たにオープンしたウィンドウＷ３には、多層プリント基板に属する配線層と当該配線層の属性とが関連付けて表示される。また、ユーザは、ウィンドウＷ３において、マウス２１５を用いてビアを配置する配線層をドラッグ操作によって選択する。ユーザは、マウス２１５を用いて、第１配線層から第６配線層までのビアを配置するために、点Ａから点Ｂまでドラッグ操作を行って領域指定をする。
（もっと読む）

【課題】 設計コストと設計時間を節約しつつ、性能的に優れた三次元集積回路を設計する。
【解決手段】 二次元レイアウトデータから三次元レイアウトデータを作成する三次元集積回路設計方法であって、半導体基板上に形成される回路の二次元レイアウトデータを、それぞれ異なる層に配置可能な複数のレイアウトブロックデータに分割し、上下に隣接配置される層のそれぞれに配置されるブロックデータのうち一方を裏表に反転したブロックデータを生成し（４）、上下に重ね合わされる複数の層上に、反転されたブロックデータと反転されていないブロックデータとを交互に配置し、回路内で複数のブロックデータに含まれて複数の層に跨る配線のなかから、遅延又は配線の長さを優先して少なくとも１本選び、選んだ配線を上下の層を接続するビアを通じて再配置する（３ａ，４ａ）。 （もっと読む）

【課題】半導体集積回路において、マルチカットビアの配置確率を高めること。
【解決手段】本発明に係る半導体集積回路１は、シングルカットビア６０と、第１ビア３０ａ及び第２ビア３０ｂを含むマルチカットビア３０と、を備える。第１ビア３０ａ及び第２ビア３０ｂの少なくとも一方に対するオーバーハング（ＯＨａあるいはＯＨｂ）は、シングルカットビア６０に対するオーバーハングＯＨよりも小さい。 （もっと読む）

【課題】多層の半導体集積回路を設計する際に、配線間隔違反を発生させずに層間の導通不良を防止する自動配線装置、自動配線方法、自動配線プログラムを提供する。
【解決手段】自動配線装置は、第一の配線層にける第一の配線と第二の配線層における第二の配線とを接続するためのスルーホールセルにおいて、第一の配線及び第二の配線と重畳される領域を第一の配線幅及び／または第二の配線幅に合わせて拡張する。そして、拡張された領域に合わせて第一の配線及び／または第二の配線を修正する。 （もっと読む）

【課題】 この発明は、半導体基板またはメタル配線層を介して伝播するノイズを遮蔽・低減することができる半導体集積回路装置を提供する。
【解決手段】 この発明は、半導体基板１０上に形成される複数の半導体素子２９で形成される回路部１１と、複数のメタル配線層１００と、半導体基板１００に形成される拡散層２１，２２を備える半導体集積回路装置において、半導体基板１０に回路部１１を取り囲むように形成される拡散層からなる拡散層ガードリング３０と、拡散層ガードリング３０上に設けられる複数のメタル配線層１００間並びに拡散層３０間とを接続するビア４１を備える第１のメタルガードリング３１と、前記回路部上に蓋をするように配置されたメタル配線からなる第２のメタルガードリング３２と、により、回路部１１を立体的に囲うガードリング部３４を構成する。 （もっと読む）

【課題】複数の接続孔を用いて配線間を接続する半導体装置において、信頼性を向上させる。
【解決手段】第１の絶縁膜８上及び第１の配線１０ａ上に形成された第２の絶縁膜１１と、第２の絶縁膜１１に形成されており、第１の配線１０ａの上方を通る溝１２ａと、溝１２ａの底部に位置していて第１の配線１０ａ上に配置された第１の接続孔及び第２の接続孔１２ｂと、溝１２ａ、並びに第１の接続孔及び第２の接続孔１２ｂに埋め込まれた第２の配線１３ａとを具備する、第２の配線１３ａは、第１の配線１０ａとは同一長さにおける抵抗値が異なり、第２の接続孔は第１の配線１０ａ又は第２の配線１３ａの幅方向において第１の接続孔と異なる位置に配置されている。 （もっと読む）

【課題】実装基板の配線が半導体チップの高周波配線に及ぼす影響を小さく抑えることが可能な半導体装置を提供する。
【解決手段】半導体装置１は、半導体チップ１０、および実装基板３０を備えている。半導体チップ１０は、半導体基板１２、配線層１４、および高周波配線１６を有している。半導体基板１２上には、配線層１４が設けられている。配線層１４中には、高周波配線１６が形成されている。半導体チップ１０は、実装基板３０上にフェイスダウンで実装されている。高周波配線１６と実装基板３０の配線３４との間には、電磁遮蔽層４０が設けられている。 （もっと読む）

【課題】検査時におけるプロービングや組立のワイヤ・ボンディングによる機械的な力学的ストレスによって発生する応力を緩和できる構成を有し、微細プロセスでの大チップ化に対応できるウェハ検査として必須になりつつある、プローブ検査時の低温検査、室温検査、高温検査、ウェハ・バーンイン検査等のスクリーニングや保証検査等における複数回のプローブ検査にも対応できる半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、能動素子(100A)と、層間絶縁膜と、能動素子(100A)の直上に形成された第１の金属層からなる第１の金属パターン及び第２の金属パターンと、第１の金属層の直上に形成された第２の金属層からなる第１のバス(140)及び第２のバス(150)と、第１のバス(140)及び第２のバス(150)上に設けられたコンタクト・パッド(304)とを備える。コンタクト・パッド(304)は、プローブ検査用領域(200a)とボンディング用領域(304a)とを有する。 （もっと読む）

【課題】ブロック間のクロストークをより適切に評価して適切な設計を実現する。
【解決手段】複数のブロック11,12,13を有する半導体集積回路10を設計するための集積回路設計装置70であって、各ブロックの、隣接するブロックの隣接境界部分に仮想ノイズ源91,92,93を設定する仮想ノイズ源設定部74と、仮想ノイズ源91,92,93からの影響を考慮して各ブロックの設計を行うブロック設計部71と、設計した複数の階層ブロックを組み上げる組上げ設計部72と、を備える。 （もっと読む）

【課題】抵抗とキャパシタの接続に関する制限がなく、チップ面積を小さくすることができる半導体装置を得る。
【解決手段】半導体基板２の直ぐ上には細長い複数の単位抵抗３ａが形成されてなる抵抗層３が形成されており、その上には各単位抵抗３ａの接続配線を行うメタル配線層４が形成されている。各単位抵抗３ａの端部は、メタル配線層４により所定の抵抗値になるように配線接続されている。また、メタル配線層４には、ＭＩＭキャパシタ７の一方の電極が形成されており、誘電体層５がメタル配線層４上に密着するように形成され、更に金属膜６が誘電体層５上に密着するように形成されている。金属膜６の上にはメタル配線層９が形成されており、金属膜６とメタル配線層９はスルーホール８で接続されており、メタル配線層９がＭＩＭキャパシタ７の他方の電極をなすようにした。 （もっと読む）

【課題】高集積化に適した、ヒューズとアンチヒューズの組み合わせ配線構造を有する半導体装置を提供する。
【解決手段】半導体基板と、この半導体基板上に設けられたアンチヒューズと、このアンチヒューズを覆うように設けられた層間絶縁膜と、この層間絶縁膜を介して前記アンチヒューズの直上に設けられ、このアンチヒューズに並列に接続されたヒューズを有する半導体装置。 （もっと読む）

【課題】実デバイスパターンに沿った精度の高い特性抽出を、簡易かつ短ＴＡＴで実行して設計期間の短縮を図る。
【解決手段】半導体集積回路のレイアウトパターンと実パターンとの間に差異がある個所を検出し（ＳＴ１１）、該差異がある個所のみ特性値を補正して特性抽出し（ＳＴ１４）、前記差異がある個所以外は前記レイアウトパターンから特性抽出する（ＳＴ１３）ように構成する。 （もっと読む）

【課題】エアギャップによる配線間寄生容量の低減による効果及び弊害、並びに歩留まりを考慮し必要最低限のエアギャップを生成するための半導体集積回路装置の配線構造並びにその設計方法及び設計装置を提供する。
【解決手段】工程Ｓ７００３において、配線後の入力レイアウトデータ７００１の配線パターンの配線毎の配線幅を検出したり、配線領域毎の配線密度を検出する。そして、工程Ｓ７００４において、前記工程Ｓ７００３の検出結果に基づいて、プロセスによって決まる配線幅・配線密度条件７００５を用いて、ＣＭＰの際に段差が発生しやすい太幅配線や配線密度の高い領域を特定する。その後、工程Ｓ７００６において、前記工程Ｓ７００４により特定された太幅配線や配線領域の周辺領域に存在し、円錐部の高いエアギャップが形成される配線間隔箇所を検出し、工程Ｓ７００７において、その検出結果に基づいてエアギャップ生成領域を生成又は削除する。 （もっと読む）

【課題】２層以上の配線層を有する半導体集積回路の同一配線層あるいは上下の配線層間で隣接する配線間のクロストークの影響を低減させることのできる配線方法を提供する。
【解決手段】第１配線層Ｍ１には、インバータＩＶ１１１〜ＩＶ１２２の配置位置を交互にずらして配設しながら配線Ｌ１１、Ｌ１２を隣接させて配線し、配線Ｌ１２に隣接させて、シールド線Ｓ１１を配線する。第２配線層Ｍ２には、インバータＩＶ１１１〜ＩＶ２２２の配置間隔と同じ間隔でインバータＩＶ２１１〜ＩＶ２２２の配置位置を交互にずらして配設しながら配線Ｌ２１、Ｌ２２を、第１配線層Ｍ１のシールド線Ｓ１１が配線された位置を挟むように、隣接させて配線するとともに、配線Ｌ２１に隣接し、かつ第１配線層Ｍ１の配線Ｌ１１、Ｌ１２の間となる位置に、シールド線Ｓ２１を配線する。 （もっと読む）

【課題】上部配線層が半導体素子に与えるストレスの影響を低減すると共に、ダミー配線パターンを設けてＣＭＰ技術を適用した効果を維持し得る半導体装置を提供する。
【解決手段】
半導体基板１の主面上及びゲート電極５の上面上には、ＭＯＳＦＥＴ（半導体素子）１００を被覆する第一層間絶縁膜７が形成され、その上面上の前記ＭＯＳＦＥＴ１００のチャネル領域６の上方以外の領域には第一配線層９が形成されている。また、前記第一層間絶縁膜７の上面上及び前記第一配線層９の上面上には、前記第一配線層９を被覆する第二層間絶縁膜１０が形成され、前記第二層間絶縁膜１０の上面上には第二配線層ダミーパターン（第一ダミー配線パターン）１１が形成されている。ここで、前記第二配線層ダミーパターン１１は、前記第一配線層９と同様に、前記チャネル領域６の上部領域に重ならない領域に配置される。 （もっと読む）

【課題】 マスタースライス方式により信号配線の接続を切り替える場合に、余分な配線トラックが必要であるという問題がある。また修正時に、微細パターン工程で行うとコストアップになるという問題がある。
【解決手段】 本発明の配線切り替えオプションは、下層メタル配線と、中間メタル配線と、上層メタル配線、上層メタル配線と中間又は下層メタル配線を接続するビアとにより構成する。中間メタル配線の有無によりビアを上層メタル配線と中間メタル配線間、又は上層メタル配線と下層メタル配線間に形成することで上層メタル配線と下層メタル配線との接続を切り替えることができる。 （もっと読む）

【課題】本発明は、バイパスコンデンサ及びそれを備えた半導体集積回路に関し、Ｉ／Ｏセル領域の低ノイズ化を図ることができるバイパスコンデンサ及びそれを備えた半導体集積回路を提供することを目的とする。
【解決手段】バイパスコンデンサ１は、基板４５の外周のＩ／Ｏセル領域３に形成されたＩ／Ｏ容量部２１と、Ｉ／Ｏ容量部２１に電気的に接続されてＩ／Ｏセル領域３に囲まれたコア領域５の境界まで延びて形成され、層間絶縁膜を介して対向する一対の端子部３９とを備えたＩ／Ｏ容量セルａ１と、Ｉ／Ｏ容量セルａ１の一対の端子部３９に接続された一対の接続配線部４１と、一対の接続配線部４１に接続されてコア領域５に形成されたコア容量部３３とを備えたコア容量セルｂ１０と、コア容量セルｂ１０に接続されたコア容量セルｂ１１〜ｂ４２とを有している。 （もっと読む）

【課題】アライメントずれが生じる場合に、配線にダメージを与えることがなく、また、AirGapと接続孔とが貫通することがない半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、第１の絶縁膜１０１中に、複数の下層配線１０３を形成する工程と下層配線１０３間に存在する部分を除去して配線間ギャップを形成する工程と、下層配線１０３と配線間ギャップが形成された第１の絶縁膜１０１との上に、エアギャップ１０８が形成されるように、第２の絶縁膜１０７を形成する工程と、第２の絶縁膜１０７中に、下層配線１０３と接続するビア１０９を形成すると共に、ビア１０９と接続する上層配線１１０を形成する工程とを備える。ビア１０９は、エアギャップ１０８とは接触しないように形成される。 （もっと読む）