【課題】 設計変更が容易な配線構造体及びその設計変更方法を提供する。
【解決手段】 この方法は下部配線、補助下部配線、ビアプラグ及び上部配線を含む配線構造体の配置情報を決める第１設計段階、及び前記配線構造体の配置情報を変更する第２設計段階を含む。この際、前記第１設計段階は、下部配線及び補助下部配線の配置情報を決めると共に、前記下部配線及び前記補助下部配線と重畳されるビアプラグの配置情報を決めて、前記ビアプラグと重畳される上部配線の配置情報を決める段階を含み、前記第２設計段階は、前記補助下部配線を利用して前記上部配線が所定のビアプラグに重畳されるように前記上部配線の配置情報を変更することを特徴とする。 （もっと読む）

【課題】 小占有面積でかつ面積利用効率の優れた回路セル方式半導体集積回路装置を提供する。
【解決手段】 １列に沿って整列して配置される回路セルを有する回路セル帯において、所定数の回路セル上にわたってセル上配線Ｌｃを配置し、かつ回路セル帯両側の配線帯ＬＢＡ，ＬＢＢが形成される配線領域と異なる領域である、たとえば隣接回路セル間に設けられた通過配線領域ＦＴＲにおいて通過配線ＦＣとセル上配線Ｌｃとを接続する。この通過配線に対して延在方向を変更する部分を設け、通過配線領域内において通過配線の位置を変更する。 （もっと読む）

【課題】 半導体集積回路において、端子電極の後に積層され、素子の平坦化を担う金属層により、端子電極間のクロストークが生じる。
【解決手段】 回路素子の近接配置される端子電極２０〜２４に対応して、平坦化金属層に電極領域タイル３０〜３４を生成する。当該タイルは、たかだか１つの端子電極にしか重ならないように定められる。当該タイル３０〜３４とパターンルールによって他のタイルが排除される排他領域とからなる電極領域レイアウト７０が得られる。この電極領域レイアウト７０に、標準タイル７２が二次元的に配列されたパターンを合成する。標準タイル７２は、電極領域レイアウト７２以外の部分に選択的に合成され、２つの端子電極に跨って配置されることが防止される。 （もっと読む）

【課題】 機器に搭載すべきデバイス点数を削減することができ、かつ、チップ面積の増大を阻止するプログラマブルロジックデバイスを提供する。
【解決手段】 磁気抵抗素子16と、第１の論理エレメントから引き出され磁気抵抗素子16の第１磁性層15に接続された第１信号線12aと、第２の論理エレメントから引き出され磁気抵抗素子16の第２磁性層15に接続された第２信号線12bと、磁気抵抗素子16の第１磁性層13の磁化の向きに略直交する磁場を磁気抵抗素子16の第２磁性層15に与える第１プログラム線10aと、第１プログラム線10aが磁場を与えるとき、磁気抵抗素子16の第１磁性層13の磁化の向きと同一又は逆の向きの磁場を磁気抵抗素子16の第２磁性層15に与える第２プログラム線10bとを備える。 （もっと読む）

【課題】３値出力多チャンネル半導体集積回路のレイアウトに関し、半導体集積回路の集積度向上と、出力特性を安定化させるための、最適な半導体集積回路レイアウトの設計を提供する。
【解決手段】３値出力回路は、出力ボンディングパッドを中心に一方に第２ハイサイドトランジスタ５、ダイオード８、第２レベルシフト回路７を配置し、もう一方にはローサイドトランジスタ１０、第１ハイサイドトランジスタ４、第１レベルシフト回路６、プリドライバ９を配置することによって、各セルを１列に配置し、第２ハイサイドトランジスタ５とローサイドトランジスタ１０は出力ボンディングパッド１１を挟み、前記第１レベルシフト回路６と前記第２レベルシフト回路７と前記プリドライバ９のセル幅は、前記ローサイドトランジスタ１０のセル幅に相当する。 （もっと読む）

【課題】 ランダム欠陥不良を考慮してビアの歩留まりを算出できるようにする。
【解決手段】 複数のビアのサイズ、複数のビアのランダム欠陥不良の原因となる欠陥のサイズ、及び複数のビアのうちの一のビアと該一のビアに隣接する他のビアとの間の距離に基づいて、一のビアのクリティカルエリアを算出する。 （もっと読む）

【課題】 半導体装置の集積回路の、配線の切断を含む回路修正を容易に行う事を可能とする。
【解決手段】 基板上に、多層配線構造を有する複数のプリミティブセルが形成された半導体装置であって、前記プリミティブセルは、論理回路を有する機能セルと、配線セルとを含み、前記配線セルは、複数の前記機能セルを電気的に接続する配線部を有し、当該配線部は、前記多層配線構造の最上位層配線からなる最上層接続配線であることを特徴とする半導体装置。 （もっと読む）

【課題】 半導体装置に記憶された情報のセキュリティ性を向上させる。
【解決手段】 半導体チップ３の集積回路に駆動電圧を供給する電源電圧供給用の配線５Ａ，５Ｂを、半導体チップ３の主面を覆うように配置し、半導体チップ３に記憶された情報を解析するために配線５Ａ，５Ｂを除去してしまうと集積回路が動作せず、情報解析ができないような構成とした。また、配線５Ａ，５Ｂの加工を検出する加工検出回路を設ける。加工検出回路が配線５Ａ，５Ｂの加工を検出すると、集積回路にリセットをかけるように構成する。これにより、半導体装置に記憶された情報のセキュリティ性を向上させることができる。 （もっと読む）

【課題】 ボンディングパッドの下面にも電子部品を配置することができる構造を備えた半導体装置を提供する。
【解決手段】 外部接続端子を構成するボンディングパッド２４と、ボンディングパッド２４の下面に、少なくとも二層の銅膜４４，１６と、前記隣接する銅膜４４，１６同士を接続するように設けられる接続ビア１８から形成されるボンディングパッド下部領域４８と、ボンディングパッド下部領域４８を取り囲むように銅膜および隣接する銅膜同士を接続する環状導体より構成されるシールリング４２と、シールリング４２の外側においてボンディングパッド２４に接続される配線２６と、を含む。 （もっと読む）

【課題】簡単かつ効率的なＬＳＩチップのレイアウト設計をおこなうことにより、ＬＳＩチップの製造期間の短縮化および製造コストの低廉化を図ること。
【解決手段】第３配線層データ３０３に形成されている残余のグローバル配線データ７０１、７０２と、第５配線層データ３０５に形成されている固定信号線分データ４０２とを接続する。具体的には、接続部２０７は、第５配線層データ３０５と第３配線層データ３０３の高さ情報の差分を長さとする接続信号線分データ９０１、９０２を生成する。そして、この接続信号線分データ９０１、９０２を、消去部２０６による消去処理によって生成された残余のグローバル配線データ７０１、７０２の端部と、固定信号線分データ４０２の端部との間に配線する。 （もっと読む）

【課題】「局所優先方向」配線モデルを使用してネットをルーティングするための機器を提供する。
【解決手段】本発明の一部の実施形態は、１つ又はそれよりも多くのＥＤＡツール（プレーシング、ルーティングなどのような）と共に使用される「局所優先方向（ＬＰＤ）」配線モデルを提供する。ＬＰＤ配線モデルは、少なくとも１つの配線層が、各々が特定の配線層とは異なる優先方向を有する一組の領域を有することを可能にするものである。更に、各領域は、その組における少なくとも１つの他の領域の局所優先方向とは異なる局所優先方向を有する。更に、少なくとも２つの領域は、２つの異なる多角形形状を有し、その組における領域は、その組における別の領域を取り囲むことはない。一部の実施形態はまた、ＬＰＤ設計レイアウトのビジュアルプレゼンテーションを容易にする「グラフィカル・ユーザ・インタフェース（ＧＵＩ）」を提供し、また、設計レイアウトにおいてＬＰＤ領域を作成及び操作するツールを提供する。 （もっと読む）

本発明は、ボンディングパッドで発生する応力に対する強度を向上させることが可能な半導体装置を提供することを目的とする。本発明に係る半導体装置においては、半導体チップ上にボンディングパッド（１）が複数個設けられる。それぞれのボンディングパッド（１）においては、最上層の配線層を用いて形成された第１メタル（１１）の下に、ライン状の第２メタル（１２）が複数個設けられる。そして、上記目的を達成するために、ボンディングパッド（１）は、第２メタル（１２）の長手方向に並べて配設される。つまり、第２メタル（１２）の長手方向（Ｌ１）と、ボンディングパッド（１）の配列方向（Ｌ２）とが同じ方向になるように、ボンディングパッド（１）を並べて配設する。 （もっと読む）

【課題】 ＧＨｚ帯伝送を行う場合に、伝送線路の特性インピーダンスを整合することによりＴＥＭ波の伝送を維持することができる。
【解決手段】 １つの半導体チップ内、１つの基板内、１つのシステムを構成する２つのブロック、１つのシステムを構成する２つのブロック間を中継する中継回路、の少なくとも１つに設けられたドライバ回路とレシーバ回路とを接続するツイストペア線路７１は、特性インピーダンスが１００Ωから１３５Ωの範囲でＴＥＭ波を維持する１対のペア線路７３と、ペア線路７３を覆いペア線路７３から空中に放射されるエバーネッセント波を封じ込める金属からなるシールド部７９とを有することで、特性インピーダンスを整合してＧＨｚ帯の差動信号を伝送する。 （もっと読む）

半導体構造（２０）のパッドエリア（２１）下に能動素子（２５）を組み込むことにより、シリコンエリアのより効率的な利用を可能とする。パッドエリア（２１）は、上方に第１の金属層（２３）を備えた基板（２２）を含む。第２の金属層（２６）は第１の金属層（２３）の下とする。能動素子（２５）は基板内であって、第２の金属層（２６）の下に備えられる。誘導体層（２４）は第１の金属層（２６）と第２の金属層（２３）とを分離する。誘導体層（２４）内のビア（２７）は第１の金属層（２３）と第２の金属層（２６）とを電気的に接続する。ビア（２７）は能動素子（２５）と接続する。隣接金属層（４２４、４２５、４２６）を第１の金属層（２３）と第２の金属層（２６）の間に配置してもよい。
（もっと読む）

【課題】集積回路チップ内のボルテージアイランド上で電力ルーティングを行なう方法を提供する。
【解決手段】第１の電力網（３１）は、金属レベル１からＮ１においてボルテージアイランドのために生成される。次いで、第２の電力網は、金属レベルＮ以上（３２）において生成される。前記第２のロバスト電力網の境界領域が決まる（３３）。最後に、１セットの電源からの最短距離接続は、前記第２の電力網（３４）に対してルートが決められる。 （もっと読む）

【課題】集積回路で使用される斜めストライプを有するパワーグリッド構造を形成するための方法及び装置を提供する。
【解決手段】斜め電力ストライプ及び斜め接地ストライプを有するＩＣのパワーグリッド構造を規定して生成する方法。ストライプが、得られるＩＣの下部境界に対して４５°又は１３５°の斜め方向に配置されることになるように、ストライプは、ＩＣレイアウトのｘ座標軸に対してそれぞれ４５°又は１３５°の斜め方向に配置される。斜めの電力及び接地ストライプは、斜め信号配線に有益である。ストライプは、ＩＣの一つの層に亘って又はＩＣの一つよりも多い層に亘って配置することができる。斜め電力ストライプは、ＩＣの層上に様々な幅及び／又は様々な間隔幅を有することができる。斜め接地ストライプも、ＩＣの層上に様々な幅及び／又は様々な間隔幅を有することができる。 （もっと読む）

【課題】束配線を備える電気回路装置、特に半導体集積回路装置のバス配線のクロストークノイズを低減する配線レイアウトを提供すること。
【解決手段】複数の機能ブロックで共通に使用されるバス信号を伝達するバス配線が束状に配置されるバス配線を備える電気回路装置において、前記バス配線を構成する各個別配線（Ａ０〜Ａ７）は３以上であって、互いに隣接する個別配線間で配線経路変更点３，４，…において各個別配線を入れ替えるようにした。 （もっと読む）

【課題】半導体素子の発熱に起因する半導体集積回路装置の温度上昇を低減する。
【解決手段】多層配線構造を備えた半導体集積回路装置において、多層配線構造を構成する接続孔及び金属配線層と同じ導電材料からなり、信号伝送用の接続孔及び金属配線層（領域Ｃ参照）とは異なる経路で上層側に延びる熱伝導部３３，３５，３７を備えている（領域Ａ，Ｅ，Ｆ参照）。領域Ａにおいて、完全空乏型ＳＯＩトランジスタのゲート動作により発生した熱は、コンタクト層１９、メタル配線層Ｍ１、ビア層２１、メタル配線層Ｍ２に伝導され、さらに熱伝導部３３を介して最上層のメタル配線層Ｍ６まで伝導され、絶縁層１７の上面側から放熱される。これにより、半導体集積回路装置の温度上昇を低減することができる。 （もっと読む）

【課題】 機能マクロの電源配線のレイアウト又は位置が多少変わっても、新たに設計し直すことなく、機能マクロの電源配線と半導体集積回路の電源配線とを接続する。
【解決手段】 電源配線２は、複数の低電位側電源配線２Ｇと複数の高電位側電源配線２Ｖとからなり、電源配線５は、複数の低電位側電源配線５Ｇと複数の高電位側電源配線５Ｖとからなる。電源端子３１は、複数がそれぞれ等間隔に配置されるとともに、低電位側電源配線２Ｇと低電位側電源配線５Ｇとを接続する矩形状の低電位側電源端子３１Ｇと、高電位側配線２Ｖと高電位側電源配線５Ｖとを接続する矩形状の高電位側電源端子３１Ｖとからなる。低電位側電源端子３１Ｇと高電位側電源端子３１Ｖとは、互いに隣接するように配置されている。 （もっと読む）