【課題】 本発明の課題は、挿入するセル及び移動させるセルを既配線上に最適に配置することによって、タイミングＥＣＯの回数を削減することを目的とする。
【解決手段】 本発明の課題は、コンピュータが、タイミングエラーを回避するための対象となる既配線上の少なくとも１つ以上の対象セルの出力側の前段セルから該対象セルの入力側の後段セルまでを１つのネットとして定義するネット定義手順と、前記１つのネット内の対象セルの個数より多い数を、前記対象セルを配置する候補となる候補点の個数として算出する候補点個数算出手順と、前記既配線上に複数の前記候補点を配置させ、複数の前記候補点のうち前記タイミングエラーの値が最もゼロに近い候補点を前記対象セルの配置位置として決定する配置位置決定手順とを有する半導体集積回路のレイアウト処理におけるタイミング調整方法によって達成される。 （もっと読む）

【課題】クロストークエラーの検出を簡単かつ効率的におこなってＴＡＴまたは作業工数を短縮化することにより、レイアウト設計の作業効率の向上を図ること。
【解決手段】レイアウト設計装置７００は、任意のネットリストを入力するネットリスト入力部７０４と、入力されたネットリストから得られるセルをＬＳＩチップ上に配置する配置部７０６と、配置されたセルの集合の中から検査対象となる任意のネットを抽出するネット抽出部７０７と、回路モデル２００の回路シミュレーションをおこなった結果発生したクロストークによって生じる遅延時間に基づいて作成された相関テーブル５００に基づいて、抽出されたネット内のセルの内部抵抗値ＲＤと相関関係のある配線長情報Ｌを抽出する配線長情報抽出部７０８と、抽出された配線長情報Ｌに基づいて、クロストーク遅延時間を抑制する遅延時間抑制セルをネットに挿入する挿入部７１１と、を備える。 （もっと読む）

【課題】ノイズ値エラーに対応した修正量を低減することにより、エラー回避のための修正に要する手間の削減，レイアウト設計の自由度向上，ＤＡへの負担低減をはかる。
【解決手段】配置／配線結果に基づき各配線における信号伝播のタイミングチャートを得るタイミング解析部１１と、チェック対象配線におけるノイズ値を算出するノイズ値算出部１３と、そのノイズ値が制限値を超えているか否かを判定するノイズ値判定部１４と、前記タイミングチャートに基づいて前記ノイズ値が前記制限値を超えていると判定されたチェック対象配線における信号波形の最終エッジ発生タイミングと影響配線における信号波形の最終エッジ発生タイミングとの比較結果に応じて当該チェック対象配線のノイズ値エラーの判定を行なうエラー判定部１５とをそなえて構成する。 （もっと読む）

アナログおよび混成信号回路を含む、電子回路を設計する方法および装置であって、実施形態の一例では、階層的設計およびサイジング・フローを、１つ以上の評価モデル（例えば、性能および実現可能性モデル）と共に用いて、あるレベルにおいて得られた結果が階層の他のレベルでも有効であり関連性を保つようにする。別の態様では、例えば、階層の種々のレベルと関連付けられた１つ以上の既存の性能モデルに基づいて性能を評価する後処理ステップによって、設計の歩留まりを考慮して階層的サイジングを実行する。これらの方法はコンピュータ・プログラムにて具体化され、このプログラムを実行するように適合化されたコンピュータ・システムにて実行される。 （もっと読む）

【課題】集積回路チップ内のボルテージアイランド上で電力ルーティングを行なう方法を提供する。
【解決手段】第１の電力網（３１）は、金属レベル１からＮ１においてボルテージアイランドのために生成される。次いで、第２の電力網は、金属レベルＮ以上（３２）において生成される。前記第２のロバスト電力網の境界領域が決まる（３３）。最後に、１セットの電源からの最短距離接続は、前記第２の電力網（３４）に対してルートが決められる。 （もっと読む）