【課題】好適な配線レイアウトを有する半導体集積回路を実現可能な新たな設計手法を提供する。
【解決手段】半導体集積回路の設計方法であって、前記集積回路のレイアウト設計用の設計データを保持し、前記集積回路を構成する配線のスイッチング確率の情報を保持し、前記配線の配置を、前記設計データと前記スイッチング確率とに基づいて決定することを特徴とする設計方法。 （もっと読む）

【課題】絶縁層表面の平坦化処理用ダミーパターンの自動発生箇所の相違によるマクロセルの特性変動を低減する集積回路装置の設計方法等を提供すること。
【解決手段】本発明の集積回路装置の設計方法は、集積回路装置の回路接続情報に基づいて、少なくとも１つの配線層において前記表面平坦化処理用のダミーパターンが形成されたレイアウト情報を含むマクロセルを配置配線するステップ（ステップＳ１０）と、配置配線後の集積回路装置のレイアウト情報に基づいて、表面平坦化処理用の所定のダミーパターンを配置可能な領域を検出し（ステップＳ１４）、当該領域にダミーパターンを発生させるステップ（ステップＳ１６）と、を含む。 （もっと読む）

【課題】回路シミュレータによる電圧応答波形計算を行うことなく、高速に電圧パルス幅を算出することができるエラー信号パルス幅の計算方法及び計算装置を提供する。
【解決手段】イオンの飛跡等のデータに基づいて、境界条件を設定し（ステップＳ１１）、モデル式を使用してエラー信号の電圧パルス幅を計算する（ステップＳ１２）。モデル式による電圧パルス幅の計算の際には、ネットリスト及び回路モデルから得られる回路パラメータと、予め求めておいたモデルパラメータを参照する。そして、上記の処理をパルス幅の出現確率情報の生成処理又はソフトエラー率計算処理に組み込む。 （もっと読む）

【課題】消費電力を一層低減することができる自動配置配線方法およびレイアウト装置を提供する。
【解決手段】クロックゲーティングセルを用いてクロックツリーを構成する際に、イネーブル信号が共通のクロックゲーティングセルを１つにまとめた後に、フリップフロップの配置位置に基づいて、クロックゲーティングセルを分割、再配置し、その後にクロックツリー配線を行い、クロックドライバを挿入する。 （もっと読む）

【課題】 複数の配線経路を探索できるようにして、その中から最適な配線経路を選択できるようにする。
【解決手段】 予め、配線の最小ピッチを単位として、配線領域を格子状に分割し、格子点に探索線分が到着した方向を示す到着方向フラグを用意した状態で、各格子点について、前記到着方向フラグにその探索方向を複数表示させながら、前方探索を行なっていく前方探索処理ステップと、前記前方探索処理ステップの後に、所望の格子点から前記到着方向フラグに従って、配線経路をさかのぼっていくことにより、複数の配線経路を検索する後方探索処理ステップと、前記後方探索処理ステップで得られた複数の配線経路から最適な配線経路を決定する最適配線経路決定ステップとをそなえて構成する。 （もっと読む）

【課題】大規模なＬＳＩにも適用可能な高精度のノイズ解析方法を提供すること。
【解決手段】本集積回路装置のノイズ解析方法は、まず、ネットリスト及び電流算出パラメータに基づいて、電源ラインを流れる電源電流のピーク値を算出する（Ｓ１０）。次に、レイアウトデータ及び素子値計算パラメータに基づいて、電源ライン上の素子値を計算する（Ｓ１４）。次に、電源ライン上の素子値に基づいて集積回路装置の等価回路モデルを生成する（Ｓ１６）。次に、電源電流のピーク値及び等価回路モデルに基づいて、電源電流の波形モデルを生成する（Ｓ１８）。最後に、電源電流の波形モデルに基づいて、ノイズ解析を行う（Ｓ２０）。 （もっと読む）

【課題】トランジスタ特性のパターン依存性を十分考慮しつつ、半導体集積回路の設計・検証ＴＡＴの増大を防止すること。
【解決手段】半導体集積回路の設計方法は、（Ａ）半導体集積回路のレイアウトデータを作成するステップと、（Ｂ）レイアウトデータに基づいてマスクデータを作成するステップとを有する。上記（Ｂ）ステップは、（Ｂ１）レイアウトデータを参照して、半導体集積回路に含まれる対象トランジスタの周辺のレイアウトパターンを規定するパラメータを抽出するステップと、ここで、そのパラメータは、少なくとも対象トランジスタの周辺の素子分離構造の幅を含み、（Ｂ２）抽出されたパラメータに依存する対象トランジスタの特性の設計値からの変動を打ち消すように、対象トランジスタのゲート長及びゲート幅を補正するステップと、（Ｂ３）ゲート長及びゲート幅が補正されたレイアウトデータから、マスクデータを作成するステップと、を含む。 （もっと読む）

別個ではあるが機能的にインターフェースされた１つまたは複数のダイナミックアレイ・セクションを含む半導体チップが提供される。各ダイナミックアレイ・セクションは、導電体形状が、半導体チップの複数のレベルのそれぞれにおける仮想格子に沿って線形的に定義されることが必要なダイナミックアレイ・アーキテクチャに従う。各仮想格子は、上位または下位のいずれかのレベルにある別の仮想格子に対して垂直である。各仮想格子は、一定のピッチの間隔を有する平行線の枠組みで定義される。仮想格子のラインの一部は複数の導電体形状によって占められる。実質的に一定のギャップは、仮想格子の共通の線を占める隣接する導電体形状の近接端部間で維持される。上記実質的に一定のギャップは、複数の導電体形状で占められる仮想格子のそれぞれのライン内で維持される。 （もっと読む）

【課題】スイッチング素子として、半導体基板や透明基板、ガラス基板にトランジスタを形成し、相互に結線した半導体集積回路に関し、狭幅領域に小面積で配置可能な回路レイアウトを提供する。
【解決手段】３本以上の電源線と電源線の接続を切り換える２つ以上のトランジスタを含む半導体集積回路である。本発明の半導体集積回路は、第１、第２および第３の電源線が上記の順序で互いに平行に配置され、第２の電源線ａ３４の両側にある、第１の電源線Ａ３２との間隙および第３の電源線Ｂ３３との間隙にそれぞれ配置された第１のトランジスタおよび第２のトランジスタを含み、第１の電源線および第３の電源線が互いに異なる電位とされる。 （もっと読む）

【課題】レイアウトパターンにおける実回路パターンとダミーパターンとの混在に起因したデザインルール・チェック時の擬似エラーの発生を解消して、実回路パターンに対する正確で信頼性の高いデザインルール・チェックを行うことを可能とした半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法を提供する。
【解決手段】仕上レイアウトパターンのうちから実回路パターンを識別する実回路パターン識別部４１と、その実回路パターンのデータを実回路パターンデータ専用レイヤに振り分けると共に、その他のパターンのデータについては別のレイヤに振り分けるレイヤ変更部４２と、実回路パターンデータ専用レイヤに振り分けられたデータに対して所定の設計ルールを満たすか否かを照合確認するＤＲＣを行って、その結果を生成するＤＲＣ実行部７０と、ＤＲＣ実行部７０によるチェック結果を出力するデータ出力部２００とを備えている。 （もっと読む）

【課題】論理変更/回路修正時に使用するスペアセルを、所望の論理モジュール／論理回路の近くに配置できるスタンダードセル方式の設計方法の実現。
【解決手段】スペアセル入りネットリストを作成する処理S11と、セルの自動配置を行う処理S13と、自動配置されたセルの自動配線を行う処理S15と、を備えるスタンダードセル方式の半導体集積回路の設計方法であって、自動配置は、スペアセルについて、仮想接続用ライブラリ34としてハードマクロで定義されたセルライブラリを用いて行い、仮想接続用ライブラリではスペアセルは所望の論理モジュール内の回路にネット接続されており、仮想接続用ライブラリから、スペアセル化ライブラリ35としてソフトマクロで定義されたセルライブラリに置き換える処理S14を、さらに備え、スペアセル化ライブラリではスペアセルは所望の論理回路とのネット接続されておらず、自動配線はスペアセル化ライブラリを用いて行われる。 （もっと読む）

【課題】配線パターンとビアの接続状態を最小限の数のノード及び抵抗によって正確に表現したシミュレーション用データを作成する技術を提供する。
【解決手段】ビアとの接続位置情報を含む配線パターンのデータを取得し、前記配線パターンを矩形パターンに分割する分割部と、分割後の前記矩形パターンに対応するように、ノード及び抵抗を設定する分割パターン処理部と、設定したノード及び抵抗の位置を、抵抗網を特定する情報として出力する出力部と、を具備する。前記配線パターンは、Ｘ方向又はＹ方向に延びる辺によって表現され、前記分割部は、前記配線パターンの各辺をパターン内側に延ばした延長線により、前記配線パターンを前記矩形パターンに分割し、前記Ｘ方向と前記Ｙ方向とは直交する方向である。 （もっと読む）

【課題】配線占有領域を削減し、冗長ビア配線ルール違反箇所を無くし又は削減することができるようにした半導体集積回路のレイアウト設計方法を提供する。
【解決手段】詳細配線（第１工程）で冗長ビア配線ルール違反が発生した場合、セルの向きを変更して冗長ビア配線ルール違反箇所を解消する配線修正を行うための準備（第２工程〜第１２工程）を行い、その後、セルの向きを変更して配線修正を行い（第１３〜第１５工程）、経路更新を行う（第１６工程）工程を用意する。 （もっと読む）

【課題】位置変更する作業が必要なく、インスタンスに配置位置情報を付与する必要がなく、設計期間が短縮できる半導体レイアウト装置を提供する。
【解決手段】半導体レイアウト装置が、回路図全体の寸法値の情報である回路図全体寸法情報と、レイアウト図全体の寸法値の情報であるレイアウト図全体寸法情報とから、回路図全体寸法情報とレイアウト図全体寸法情報との比を算出し、回路図における回路の配置座標の情報である回路図配置座標情報に算出した比を乗算することにより、レイアウト図上における回路の仮の配置座標の情報である仮レイアウト図配置座標情報を算出し、回路図配置座標情報で示される回路の配置座標において近傍にある回路を同一回路グループとして検出し、同一回路グループに含まれる回路がレイアウト図上で接するように、仮レイアウト図配置座標情報を更新することによりレイアウト図を生成する。 （もっと読む）

【課題】電源電圧変動による回路素子の遅延変動を高速かつ高精度に検証する。
【解決手段】電圧変動波形および電圧変化量の平均値算出手段２０において、対象設計回路がスイッチングした場合の電流波形を回路シミュレーションにより求め、別途抽出した配線の抵抗網に電流源として付加することにより、動的な電圧変化を高速かつ精度良く解析して、動的な電圧変動波形を求め、この電圧変動波形から電圧変動量の平均値を求める。また、テーブル作成手段１０において、各動作電圧毎の回路素子の遅延変動量を参照テーブルとして予め作成しておき、その参照テーブルを参照して、電圧変動量（電圧降下量）の平均値を理想電圧から差し引いた値を動作電圧として与えた場合の電圧変動による回路素子の遅延変動を高速かつ高精度に検証する。 （もっと読む）

【課題】半導体装置の経時的な絶縁破壊寿命を高精度で予測することができる設計支援装置およびそれを用いた半導体装置の製造方法を提供する。
【解決手段】設計支援装置１００は、設計パターンデータ入力部８１０と、工程ばらつき入力部８２０と、工程ばらつきの実現値生成部８５４と、最小間隔算出部８５５と、絶縁破壊時間の累積分布関数確定部８５６と、絶縁破壊時間の実現値生成部８５７とを備えている。工程ばらつきおよび絶縁破壊時間のそれぞれの実現値はモンテカルロ法により生成される。最小間隔算出部８５５は、工程ばらつきの実現値に基づいてビアパターンと配線パターンとの最小間隔を算出する。 （もっと読む）

【課題】キャラクタライズＴＡＴを短縮し、可変電圧対応を実現可能な消費電力計算プログラムの貫通電力テーブルのデータ構造を提供する。
【解決手段】貫通電力テーブル２１のデータ構造は、基本セルの波形鈍りと電源電圧と貫通電力との間の関係を示し、波形鈍りと電圧条件と貫通電力とを属性として有する。貫通電力テーブル２１は、貫通電力テーブル２１を記憶するデータ記憶部４と、配線ＲＣ情報２４に基づき回路シミュレーションを実行し、回路のセルにつき、配線からの入力信号の波形鈍り２６を求める波形鈍り計算部１１と、セルにつき、波形鈍り２６と電源電圧２８とに基づき貫通電力テーブル５を参照し、セル及び回路の貫通電力を求める貫通電力計算部１２と、回路の貫通電力と配線ＲＣ情報２４の負荷容量２７から求まる回路の充放電電力とに基づき、回路の消費電力２９を求める電力計算部１３＋１４とを備えるコンピュータにより使用される。 （もっと読む）

【課題】ＭＯＳトランジスタ半導体集積回路の回路シュミュレーション段階でダイナミックゲートのフローティング回路のシュミュレーションでの抽出及び抽出箇所のセル名での伝達、また、フローティングゲート回路が存在する場合にシュミュレーション結果を用いて誤動作の表示をする。
【解決手段】フローティング回路抽出手段２１は、ダイナミックゲートのフローティング回路を認識して、この認識された情報をさらに記憶手段２２に記憶する。別ファイルにてダイナミックフローティングゲートとなる回路においてネットリスト上のセル名を回路シミュレーション手段２３により表示制御手段２４を介して表示部１３に出力する。 （もっと読む）

【課題】複数のセルが配置されたレイアウトに関して、レイアウト検証の効率を向上させること。
【解決手段】本発明によれば、複数のセルが配置された半導体集積回路のレイアウトデータのデータ構造が提供される。そのレイアウトデータは、レイアウト検証時に複数のセルの各々を認識するために用いられる認識層を有する。その認識層は、所定のパターンが配置された第１認識層（Ｌａｙｅｒ−Ｃ）を含む。その所定のパターンは、各々のセルの１つの角に配置された第１パターン（Ｐ１）と、各々のセルの一辺に平行に配置された第２パターン（Ｐ２）と、を含む。 （もっと読む）

【課題】所望パターンとマスクのパターンとの検証処フローのＴＡＴの向上を図る。
【解決手段】所望パターンと該パターンに対応するマスクパターンを用意する工程と、所望パターンのエッジに一つ以上の評価点を設定する工程と、光強度を求める計算式を用いてベストフォーカス時の前記評価点での光強度を算出する工程と、ベストフォーカス時の前記計算式の前記評価点での一階微分値を求める工程と、光強度を求める計算式を用いてデフォーカス時の前記評価点での光強度を算出する工程と、デフォーカス時の前記計算式の前記評価点での一階微分値を求める工程と、ベストフォーカス及びデフォーカス時の一階微分値から、露光量マージンを求める工程と、ベストフォーカス及びデフォーカス時の光強度の差分、求められた露光量マージン、及び予め決められたスペックとから、レイアウトを検証する工程と、を含む。 （もっと読む）