【課題】第１リードフレームと第２リードフレームとの間に搭載部品が３個のみ挟み込まれてなる半導体装置において、第１〜第３搭載部品と第２リードフレームとが未接合となることを抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】搭載部品３０〜５０におけるはんだ３１〜５１、３５〜５５が配置される部位の中心を搭載部品３０〜５０の中心点３０ａ〜５０ａとしたとき、３個の搭載部品３０〜５０のそれぞれの中心点３０ａ〜５０ａを結ぶ線分にて三角形１００が構成される状態で３個の搭載部品３０〜５０を挟み込む。 （もっと読む）

【課題】リードフレーム中心部の上下に半導体チップを搭載する複合リードフレーム構造において、金属基板と有機材料基板という異質な２種類の支持基板のリードを接合する際に予め必要となる事前処理や種々の不都合の排除を目的としたもので、マルチチップ対応の新規な複合リードフレームの構造の提供することを目的とした。
【解決手段】リードフレーム中心部の上下に異なる半導体チップを搭載するためのリードフレーム１であって、少なくとも、一方の半導体チップに対応するための該半導体チップに向かうインナーリード群１１と、別の半導体チップに対応するための該半導体チップに向かうインナーリード群１２と、前記いずれかのインナーリード群の端部に固定されて支持される絶縁性樹脂シート１４からなる半導体チップ用アイランドと、を備えることを特徴とするマルチチップ用複合リードフレームである。 （もっと読む）

【課題】厚み寸法の増大を抑えつつ平面寸法を小さくした半導体装置およびその製造方法を提供することを課題とする。
【解決手段】半導体装置１０は、リードフレームＲＭの主面側ＭＦに搭載された回路素子Ｄと、リードフレームＲＭの裏面側ＢＦに搭載されたインダクタ１２と、回路素子Ｄおよびインダクタ１２を樹脂封止する樹脂体１４と、を備えている。回路素子Ｄには、モノリシック集積回路であるＭＩＣ１８が含まれる。 （もっと読む）

【課題】溶接の際に発生する溶接スパッタによる導体部の短絡を防止することができる導体部の短絡防止構造を提供する。
【解決手段】モールド本体３には、複数の導体２の一部分を露出させるとともに、複数の導体２の露出部分と溶接される複数の接続導体４ａを有する搭載部品４の少なくとも一部を収容するための部品収容部３ａが形成されている。溶接の際に飛散する溶接スパッタを落下させる開口部３ｃが部品収容部３ａに貫通して形成されている。 （もっと読む）

【課題】パワー部及び制御部に対して、別々に１次パッケージング工程を施してから、両パッケージを連結して単一のパワーモジュールとして形成する。
【解決手段】第１の基板１１上に、第１のリードプレーム１３と該第１のリードプレーム１３と通電される制御チップ１５とが実装され、第１の基板１１に制御チップ１５と通電される第１の結合部１１ａ、１３ａが形成され、第１の結合部１１ａ、１３ａと第１のリードフレーム１３の外部連結部とが外部へ露出するように個別にモールド形成された制御ユニット１０と、第２の基板３１上に、第２のリードフレーム３３と該第２のリードフレーム３３と通電されるパワーチップ３５とが実装され、第２の基板３１にパワーチップ３５と通電される第２の結合部３１ａ、３３ａ、３３ｂが形成され、第２の結合部３１ａ、３３ａ、３３ｂと第２のリードフレーム３３の外部連結部とが外部へ露出するように個別にモールド形成されたパワーユニット３０とを含む。 （もっと読む）

【課題】集積回路パッケージ内に集積回路チップを積層する改良された方法を提供する。
【解決手段】改良された方法は、集積回路パッケージ内の集積回路密度を増大することを可能にしつつ、得られる集積回路パッケージは薄く、かつ低プロファイルである。これら改良された方法は、特に集積回路パッケージ内で同一サイズ（かつしばしば同一機能）の集積回路チップを積層するために特に有用である。そのような集積回路パッケージの一例は、リードフレームの片側面または両側面上に積層された複数の類似のサイズのメモリ記憶集積回路チップを備える不揮発性メモリ集積回路パッケージである。 （もっと読む）

【課題】電気的特性がより向上した半導体装置の製造方法を提供すること。
【解決手段】封止金型５内で、第一の半導体素子１が搭載された第一の金属基板２の一部に、第二の半導体素子３が搭載された第二の金属基板４の一部を、接合材料６を介して押圧しつつ、封止金型５内にモールド樹脂１０を充填させる充填工程と、モールド樹脂１０を硬化するとともに、接合材料６を用いて第一の金属基板２の一部２０と第二の金属基板４の一部４１の間を接合する硬化接合工程とを備えた、半導体装置の製造方法である。 （もっと読む）

【課題】体格の小型化を図るとともに、より確実に半導体チップ間の電位干渉を抑制しつつ製造工程を簡素化することのできる半導体装置及びその製造方法を提供する。
【解決手段】各ダイパッド（２１，３１）の一面上に、対応する半導体チップ（２３，３３）を搭載してなる構造体（１１，１２）の準備工程と、ダイパッド（２１，３１）が対向するようにリードフレーム（２０，３０）を保持した状態で、金型（１００，１０１）内に樹脂を注入するモールド成形工程と、モールド成形工程後、タイバー（２５，３５）を除去する除去工程を備える。モールド成形工程では、対向方向において、第１半導体チップ（２３）と第２半導体チップ（３３）の間に電位干渉を生じない間隔を確保すべく所定厚さを有するスペーサ（１４）を介して、第１リードフレーム（２０）及び第２リードフレーム（３０）を積層配置する。 （もっと読む）

【課題】電極端子とダイパッドとの接触を防止するとともに、電極端子にワイヤボンディングを確実に行うことができる。
【解決手段】受動部品１５は、電極端子１６、１６の上下方向の高さが、素体部１７の高さよりも高く形成されている。より詳しくは、電極端子１６、１６の断面積は、素体部１７の断面積よりも若干大きく形成されている。これにより電極端子１６、１６の上部および下部が、素体部１７よりも若干高くなるように（はみだすように）位置している。受動部品１５は、素体部１７が接着剤３３を介して高位部２８に基板面と略平行になるように固着されており、電極端子１６、１６の一部（下端部）は、凹部２７、２７内の空間にそれぞれ位置する。これにより、電極端子１６、１６とダイパッド２１との間に所定の間隙が形成されている。 （もっと読む）

【課題】複数のリードフレームを備えた集合体を形成する場合、リードフレームのリード形状・配置が異なった場合、それぞれに対応したリードフレームを割り当てることが必要となる。そのため、例えば４種類のリードフレームを形成するには、４回の独立した製造工程を行うことが必要となる。そのため、リードフレームを形成するためのマスクも４種類必要となり、コスト的にも不利になるという課題がある。
【解決手段】基板９０と、基板９０の第１の領域１２１に形成された第１のリード群１０１からなる第１のリードパターンと、基板９０の第２の領域１２２に形成された第２のリード群１０２からなる第２のリードパターンとを含み、前記第１のリードパターンと前記第２のリードパターンは異なる構成とした。これにより一枚の基板に複数のリードパターンを備えるリードフレームが可能となり、課題を解決できる。 （もっと読む）

【課題】従来の半導体装置では、パッケージの平面サイズを縮小し、実装強度を向上させ難いという問題があった。
【解決手段】本発明の半導体装置では、アイランド７上に半導体素子１０が固着され、アイランド７はリード４よりも樹脂パッケージ２の表面５側に配置される。そして、リード４の一部は、アイランド７や半導体素子１０の下方に交差するように配置され、樹脂パッケージ２の裏面３側から露出する。この構造により、露出したリード４は、実装領域として用いられ、樹脂パッケージ２の平面サイズは縮小され、実装強度が向上される。 （もっと読む）

【課題】複数のリードフレームを重ねて用いる樹脂パッケージ成形工程において、注入された樹脂の流れ出し防止が可能な電子デバイスの製造方法を提供する。
【解決手段】分割リードフレーム１０に分割リードフレーム２０を重ねて、１つのリードフレーム５０を構成する。そのとき、分割リードフレーム１０に設けられた第１のダムバー１３に形成された突起部１３ａは、その端部が隣り合う分割リードフレーム２０に設けられた第２のダムバー２３と重なり合う。突起部１３ａは、重なり合った部分が上金型５１と下金型５２との間で挟み込まれ、この挟み込みの力で第２のダムバー２３にめり込むようにリードフレームの厚さまで変形し、変形しなかった部分が第１のダムバー１３と第２のダムバー２３との間に配置される。 （もっと読む）

【課題】１つの樹脂パッケージ内に複数個の電子部品を配置する場合でも、樹脂パッケージの大型化を抑制できるようにした電子デバイスの製造方法及び電子デバイスを提供する。
【解決手段】第１の領域に第１の部分が位置する第１のリード、を有する第１のリードフレームを用意する工程と、前記第１のリードと第１の電子部品とを電気的に接続する工程と、前記第１の部分が前記第１の領域の外側に位置するように、前記第１のリードを屈曲させる工程と、第２のリードフレームが有する第２のリードの第２の部分が前記第１の領域に位置するように、前記第１のリードフレームに前記第２のリードフレームを重ねる工程と、前記第２のリードと第２の電子部品とを電気的に接続する工程と、を含む。 （もっと読む）

【課題】回路素子やインダクタを複合一体化し、インダクタで発生する熱に対して放熱機能を有する半導体装置を提供する。

【解決手段】第１リード１０と、第１リード１０と分離配置された第２リード１２と、第１リード１０の表面に搭載されるインダクタＬと、第２リード１２に搭載され、第１リード１０及び第２リード１２のアウターリードにてインダクタＬと電気的に接続される回路素子と、第１リード１０の裏面と第２リードの素子搭載部裏面の一部を露出し、インダクタＬ及び回路素子を封止する第１封止体２０とを備える。 （もっと読む）

【課題】封止品質を低下させることなく所望した平面トランスのゲインと電圧変動率を確保することができる半導体装置を提供すること。
【解決手段】本発明による半導体装置１は、一方のリードフレーム２と、他方のリードフレーム３と、一方のリードフレーム２の含む平面コイル４と他方のリードフレーム３の含む平面コイル５とにより挟持される絶縁薄膜６とを含むとともに、絶縁薄膜６が、平面コイル４、５の巻回中心の径方向外側から径方向内側に向けて封入樹脂を誘導する誘導手段を含むことを特徴とする。 （もっと読む）

【課題】リードフレームの上下両面に半導体チップを搭載するにあたって、上下面の半導体チップとリードフレームとの間および半導体チップ間を良好に接続する。
【解決手段】半導体装置はインナーリード部２と第１および第２のアウターリード部３、４とを備える回路基材（リードフレーム）１を具備する。インナーリード部２は複数のインナーリード５、６、７を有し、それらの少なくとも一部はチップ搭載領域Ｘ内を引き回されている。回路基材１の上下両面には第１および第２の半導体チップ８、９が搭載される。第１の半導体チップ８の電極パッド１０の少なくとも一部はインナーリード７を介して第２の半導体チップ９の電極パッドと電気的に接続される。 （もっと読む）

【課題】半導体チップをダイパッド上に積層しリードにワイヤボンディングした半導体チップを積層する半導体装置において、下層側半導体チップを接着する接着剤の当該半導体チップの上面へのはみ出しを防止し、ワイヤボンディングの接続信頼性を向上させる。
【解決手段】ダイパッド21に積層した上層側の第２の半導体チップ12の少なくとも一側の端部が下層側の第１の半導体チップ11よりも外方へ突出しており、第２の半導体チップ12の突出端部を支持するアップセット部24がダイパッド21に設けられており、アップセット部24以外のダイパッド21は平坦である半導体装置とする。 （もっと読む）

【課題】リードフレームを用いて電子部品を内蔵した半導体装置を製作する場合、半導体素子の端子数の増大にも良く対応でき、且つ、部品配置の自由度が高い、部品内蔵のリードフレーム型基板とその製造方法およびそれを用いた半導体装置を提供する。
【解決手段】金属板の第１面に配線、第２面に接続用ポスト、それら以外の領域に電子部品が埋設されたプリモールド用樹脂層が有り、好ましくは電子部品実装状態では電子部品の高さが接続用ポストを越えないリードフレーム型基板、及び、その基板に半導体素子が実装され、基板と半導体素子がワイヤーボンディングされた半導体装置である。 （もっと読む）

【課題】めっき層が形成されていない積層リードフレームにおける拡散接合条件に耐え得る積層リードフレームを提供する。
【解決手段】リードフレーム材と積層用リードフレーム材（導体板１６と表外側端子１７）にそれぞれ所定の形状加工をし、形状加工したリードフレーム材の上に積層用リードフレーム材を接合してなる積層リードフレームにおいて、銅又は銅合金からなるリードフレーム材の表面を、厚さ０．１μｍ以上の酸化銅層Ｃで被覆した。リードフレーム材に形成した酸化銅層によって、脆弱な酸化銅皮膜の形成を防ぎ、リードフレーム材と形成した酸化銅層の強固な密着性により、半導体装置の信頼性が向上する。 （もっと読む）

【課題】パッケージの厚さを大きくすることなく、複数の半導体チップを同一パッケージ内に搭載することが可能な構造を有する半導体装置を提供する。
【解決手段】半導体装置は、ダイパット１と、半導体チップ４と、ダイパット２と、半導体チップ５とが、封止樹脂１４によって封止されている。半導体チップ４の下面は、ダイパッド１に接続されており、半導体チップ５の下面における第１の部分が、ダイパッド２に接続されており、且つ、半導体チップ５の下面におけるダイパッド２に接続されていない第２の部分が、封止樹脂の材料とは異なる材料よりなる断熱材１２を介して、半導体チップ４の上面と接続されている。 （もっと読む）