【課題】 オン抵抗の極めて低い半導体装置を量産でき、さらに装置の小型化が実現する実装構造を提供する。
【解決手段】第１のフレーム材料により形成されたアイランド２とアイランド２から延在する第１リード３ａと、アイランド２に固着され上面に第１電極５および第２電極２０が設けられた半導体チップ１と、第２のフレーム材料により形成され第１電極５に固着される電極当接部６と電極当接部６から延在する第２リード３ｂと、第２のフレーム材料により形成され第２電極１０と電気的に接続されるポスト８とポスト８から延在する第３リード３ｃと、アイランド２、電極当接部６、ポスト８および半導体チップ１と、第１?第３リード３ａ?３ｃのそれぞれの一部とを一体に被覆する絶縁樹脂層とを具備し、ポスト８とアイランド２とを第１および第２のフレーム材料の打ち抜き加工に必要な離間距離より近接して対向配置する。 （もっと読む）

【課題】アセンブリ段階において外部磁場から磁気メモリチップを保護する。
【解決手段】主面に磁気メモリ素子および複数のワイヤボンドパッドが形成された磁気メモリチップを準備する。シリコンより高透磁率を有する第１の磁気シールド板を磁気メモリチップの主面に搭載する。磁気メモリチップをリードフレームのダイパッド上に搭載しダイアタッチフィルムにより接着する。磁気メモリチップのワイヤボンドパッドとリードフレームのリードとをワイヤで電気的に接続する。磁気メモリチップ、磁気シールド板、ワイヤ及びリードの一部を樹脂により封止する。複数の磁気メモリチップを有するシリコンウェハを準備し、シリコンウェハの裏面を研削することによりシリコンウェハを所定の厚さまで薄くしてダイアタッチフィルムを張り付けた後にシリコンウェハをダイシングして各々がダイアタッチフィルムをその裏面に有する複数の磁気メモリチップを形成する。 （もっと読む）

【課題】リードフレームを用いて製造される表面実装型半導体パッケージにおいて、リード数を容易に増加でき、かつ、製造効率向上も図ることができるようにする。
【解決手段】フレーム枠部１２、及び、その内縁から内側に延びると共にフレーム枠部１２の上面よりも上方にアップセットされた複数のリード４を備えた複数枚のリードフレーム１１を用意する。互いに異なるリードフレーム１１のリード４同士が離間するように複数枚のリードフレーム１１を重ね合わせ、一のリードフレーム１１Ａのステージ部３の上面に半導体チップ２を固定し、半導体チップ２と複数のリード４とを電気接続する。そして、半導体チップ２、ステージ部３及びリード４を樹脂モールド部５により埋設した後に、フレーム枠部１２の下面側からフレーム枠部１２を削り取ることで、複数のリード４を電気的に分断すると共に各リード４の基端部を樹脂モールド部５の下面から外方に露出させる。 （もっと読む）

【課題】低コストで信頼性上も有利な樹脂封止型半導体装置を提供する。
【解決手段】ダイパッド１２を有する第１リードフレーム１０と、インナーリード２３ａ，２３ｂを有する第２リードフレーム２０を準備する。ダイパッド１２の上に、半導体チップ３０を搭載し、第２リードフレーム２０を第１リードフレーム１０の上に重ねる。インナーリード２３ａ，２３ｂの各先端部２５ａ，２５ｂと半導体チップ３０の一部（電極）とを、超音波溶接などにより、接合する。その後、第１，第２リードフレーム１０，２０の積層体を金型にセットして、樹脂封止を行う。半導体チップ３０とインナーリード２３ａ、２３ｂとが１つの接合部で直接接続されているので、接合の信頼性が高い。半導体チップ３０とインナーリード２３ａ、２３ｂとの位置合わせが簡単で、製造コストも安い。 （もっと読む）

【課題】端子間の信号の漏れを防ぐアイソレーション性の改善策を提供する。
【解決手段】半導体チップ３がマウントされるマウントアイランド２と、マウントアイランド２の回りに設けられ、半導体チップ３との間でボンディングワイヤ４が接続される複数のリード端子１と、マウントアイランド２の回りに設けられた複数の開口部を有しており接地されているシート状部材１２と、を備え、複数のリード端子１がその１２の開口部にそれぞれ挿入されているＩＣモールドパッケージ。 （もっと読む）

【課題】ヒートシンク支持リングを有するリードフレーム、それを使用して発光ダイオードパッケージを製造する方法及びそれを用いて製造した発光ダイオードパッケージを提供すること。
【解決手段】リードフレームは、ヒートシンクを支持するための支持リングを備える。外部フレームが支持リングと離隔しており、支持リングを取り囲む。少なくとも一つの支持リードが支持リングと外部フレームとを接続する。また、少なくとも一つの分離リードが外部フレームから支持リングに向って延在している。分離リードは、支持リングと離隔している。これにより、リードフレームにヒートシンクを取り入れた後、インサートモールディング技術を用いてパッケージ本体を形成することができ、構造的に安定し、優れた放熱特性を有する発光ダイオードパッケージを提供できる。 （もっと読む）

本明細書には、マイクロ電子ダイパッケージ、ダイパッケージの積層型システム、ならびにそれらの製造方法が開示される。ある実施形態では、積層されたパッケージのシステムは、底面と、第１の誘電性ケーシングと、第１の金属リードとを有する第１のダイパッケージと；第１のパッケージの底面に付着される上面と、側面を備える誘電性ケーシングと、第１の金属リードと整列されかつそれに向かって突き出し、ならびに外面と、側面の方を概ね向く内面部分とを含む、第２の金属リードとを有する第２のダイパッケージと；個々の第１のリードを個々の第２のリードに結合する金属はんだコネクタとを含む。さらなる実施形態では、個々の第２のリードは、「Ｌ」字型であり、かつ対応する個々の第１のリードに物理的に接触する。別の実施形態では、個々の第２のリードは、「Ｃ」字型であり、かつ第２のケーシングの側面に向かって突き出る、段になった部分を含む。
（もっと読む）

【課題】 不揮発性メモリ装置にデータを電気的に書き込むときに、半導体集積回路基板には高電圧が印加されないようにする。
【解決手段】 １つの配線基板（５１）上に、第１の電圧で電気的にデータを書込み可能な不揮発性メモリ装置（１５Ｂ）と、第１の電圧よりも低い第２の電圧で動作する半導体集積回路基板（１０Ｅ）とが搭載された半導体集積回路装置（２０Ｅ）において、不揮発性メモリ装置は、第１の電圧が供給される第１の端子（１５−３）と第２の電圧を出力する第２の端子（１５−４）とを持ち、半導体集積回路基板（１０Ｅ）は、第２の端子と電気的に接続された第３の端子（ＲＥＳ＃）を持つ。不揮発性メモリ装置（１５Ｂ）は、第１の端子と第２の端子との間に設けられて、第１の電圧を第２の電圧に変換する電圧変換回路を有する。不揮発性メモリ装置（１５Ｂ）は、半導体集積回路基板（１０Ｅ）上に積層されている。 （もっと読む）

【課題】回路特性を低下させることなく、ほぼ同一の金型を用いて形状加工を行うことができ、同一の樹脂封止用金型を用いて樹脂封止を行うことの可能な、半導体装置を提供する。
【解決手段】複数の端子と、複数の半導体素子搭載部とを備えたリードフレームと、前記半導体素子搭載部にそれぞれ搭載された、複数の半導体素子と、前記半導体素子搭載部および前記半導体素子を覆うパッケージとを備え、前記複数の端子の少なくとも２つが前記パッケージ内部で連結されており、前記パッケージ内部における前記複数の端子の隣接する２つの端子間領域の延長線上で前記連結部が、切断可能であるように形成される。 （もっと読む）

【課題】上下の半導体装置の間隙を広く取りながら、確実に電気接続を得、下側の半導体装置から発生する熱を効率的に放熱し、さらに電磁ノイズによる誤動作を防ぐことが出来、上側に小さな半導体装置を搭載することも可能な半導体装置及び製法を提供する。
【解決手段】第１の半導体装置の外部接続端子と第２の半導体装置の外部接続端子とがリードフレームにより接続されてなる複合型半導体装置、および（Ａ）ばらけ防止テープで金属板に固定された、立体形状に成形した付きリードフレームを、第１の半導体装置の外部接続端子と反対の面に形成された接続端子に接続する工程と、（Ｂ）前記リードフレームの逆端部に第２の半導体装置の外部接続端子を接続する工程とを含んでなる複合型半導体装置の製造方法である。 （もっと読む）

リードを有する集積回路パッケージを積層する改良された装置および方法を提供する。一実施態様によれば、集積回路パッケージのリードは露出され、かつハンダボールが設けられており、その上に積層されている他の集積回路パッケージの対応するリードが電気的に接続され得る。積層の結果、基板に対して集積回路密度が向上するが、それにもかかわらず集積回路パッケージは、依然として全体的に薄く、低いプロファイルを有することができる。
（もっと読む）

【課題】半導体チップ積層型の半導体装置において、応力による半導体チップの劣化を抑制する装置及びその製造方法を提供する。
【解決手段】半導体装置はダイパッド部２００と、表面４１に第１電極部４７を有し、裏面４２がダイパッド部２００に固定された第１半導体チップ４と、表面５１に第２電極部５７を有し、裏面５２が第１半導体チップ４の表面４１に固定されたと第２半導体チップ５と、第１，第２電極部４７，５７に接続されたリード端子部２１０，２２０と、樹脂封止体１０とを備えている。ダイパッド部２００の第２半導体チップ５が搭載される領域には貫通部２０７が形成されている。第２半導体チップ５の縁部５４は第１半導体チップ４の縁部４４から突出し、かつ、ダイパッド部２００の縁部２０２は、前記第２半導体チップ５の縁部が前記第１半導体チップ４の縁部から突出した側において、第１半導体チップ４の縁部４４から突出している。 （もっと読む）

【課題】 多数の半導体チップを複数層積層して、あるいは平面的に連設して実装するのに好適な半導体チップおよびその製造方法、その半導体チップを実装した回路基板ならびに電子機器を提供すること。
【解決手段】 外部接続端子２０を、半導体チップ１０の能動面１２に形成された電極パッドを覆うように設けるとともに、能動面１２と能動面１２の裏面とに跨るように設ける。これにより、半導体チップの能動面、周側面、裏面の各面に外部接続端子が形成されるとになるので、能動面以外の面においても当該半導体チップを電気的に接続させることが可能になる。また、外部接続端子２０を設けた半導体チップ１１０を積層、あるいは平面的に連設すれば、半導体チップ同士をワイヤ等で電気的に接続する工程が不要となる。 （もっと読む）