【課題】
エミッタ抵抗を低減でき電流利得特性を向上させたバイポーラトランジスタの製造方法及び、このバイポーラトランジスタを有する半導体装置の製造方法を提供する。
【解決手段】
コレクタ領域の表面に第1酸化膜を形成する工程と、第1酸化膜の表面にベース層を形成する工程と、ベース層の表面に第2酸化膜を形成した後にベース層をパターニングするとともに、コレクタ電極形成位置の第1酸化膜をエッチングすることにより前記第2酸化膜と等しい膜厚にする工程と、エミッタ電極を形成するためのエミッタ用開口及びコレクタ電極を形成するためのコレクタ用開口を形成する工程とを有することとした。 （もっと読む）

【課題】 能動素子、受動素子、配線、及び電極からなる半導体装置において、機械的強度の確保、小型化、及び熱的安定性を満たすことの出来る半導体装置を提供することにある。
【解決手段】 半導体装置において、能動素子直下の開口の位置に開口を充填するための導体層を有し、開口のない位置にも導体層を形成する。 （もっと読む）

【課題】 ＮＰＮトランジスタと高耐圧ＭＯＳトランジスタを１チップ上に形成した半導体装置において、高耐圧ＭＯＳに対してＥＳＤ保護機能を果たすＥＳＤ保護回路を設けることを目的とする。
【解決手段】 低耐圧のバイポーラＮＰＮトランジスタ２１と高耐圧ＭＯＳトランジスタ２０を同一基板上に形成するＢｉＭＯＳ半導体装置における高耐圧ＭＯＳトランジスタ２０をＥＳＤ保護するバイポーラＥＳＤ保護素子１９であって、ＥＳＤ保護素子１９のベース層１４の下部層に連続した同型の半導体層６を設けることにより、ＥＳＤ保護素子１９のベース層のベース幅が大きくなり、これによってＥＳＤ保護素子１９自体の電圧耐性が向上し、ＮＰＮトランジスタ２１と高耐圧ＭＯＳトランジスタ２０を１チップ上に形成した半導体装置において、高耐圧ＭＯＳトランジスタに対してＥＳＤ保護機能を果たすＥＳＤ保護回路を設けることができる。 （もっと読む）

本発明は、電圧制限用の半導体構成体に関する。この半導体構成体は、第１のカバー電極（４）と、該第１のカバー電極（４）と接続されており、強くｐドープされた半導体層（２）と、該強くｐドープされた半導体層（２）と接続されており、弱くｎドープされた半導体層（１）と、第２のカバー電極（５）とを有する。弱くｎドープされた半導体層（１）と第２のカバー電極（５）との間には、少なくとも１つのｐドープされた半導体層（６）と２つの強くｎドープされた半導体層（３）が並置され、交互に設けられている。
（もっと読む）

【課題】構造形成のためのプロセスの共通性を出来るだけ維持しながら、異なる要求特性の２つのトランジスタに関するトレードオフを緩和し、半導体集積回路全体としての特性を向上させる。
【解決手段】高周波トランジスタと高耐圧トランジスタの各々は、半導体基板１０に形成されているエピタキシャル成長層１３からなる領域１３Ａおよび１３Ｂと、エピタキシャル成長層１３の表面より半導体基板１０側に離れた位置に埋め込んで形成され、基板深さ方向の不純物濃度プロファイルが高周波トランジスタと高耐圧トランジスタで異なる埋め込み層１１と１２とを備える。 （もっと読む）

本発明は、第１の導電型であるエミッタ領域（１）と、第１の導電型と反対の第２の導電型であるベース領域（２）と、第１の導電型であるコレクタ領域（３）とを有し、投影図法で見て、エミッタ領域（１）はベース領域（２）の上または下に配置され、コレクタ領域（３）はベース領域（２）と横方向に境界を接するバイポーラ・トランジスタを含む半導体基体（１２）を備える半導体装置（１０）に関する。本発明によれば、ベース領域（２）は、ドーピング濃度が厚さ方向にデルタ形状のプロファイルを有する高濃度ドーピングされた部分領域（２Ａ）を含み、前記高濃度ドーピングされた部分領域（２Ａ）はコレクタ領域（３）まで横方向に延びる。このようなラテラル・バイポーラ・トランジスタは、優れた高周波特性ならびに比較的高い、ベースおよびコレクタ領域（２、３）間降伏電圧を有し、この装置が大電力の用途に適していることを意味する。ドーピング濃度は好ましくは約１０^１９〜約１０^２０ａｔ／ｃｍ^３の間で、部分領域（２Ａ）の厚さは１〜１５ｎｍの間、好ましくは１〜１０ｎｍの間にある。本発明はまた、このような装置(１０)の製造方法を含む。
（もっと読む）

【課題】バイポーラトランジスタを形成する半導体層のうち、ベース層とコレクタ層とで構成されるＰＮ接合及びバイポーラトランジスタを用いて同一半導体基板上に容量成分と直列に繋がる抵抗成分の小さい可変容量素子を備えた電圧制御発振回路を形成できるようにした半導体装置を提供する。
【解決手段】バイポーラトランジスタ（ＢＰＴ）を形成する半導体層のうちベース層とコレクタ層とによって形成されるＰＮ接合を、単一のコレクタ層８に複数のベース層９を形成することによって複数個のＰＮ接合を形成すると共に、各ＰＮ接合を上記コレクタ層を共通として逆直列接続し、各ベース層間に発生する容量が共通のコレクタ層に印加する電圧に応じて変化するようにした可変容量素子３１を同一半導体基板６上に形成されたＢＰＴ１０と組み合わせて接続することにより電圧制御発振回路を形成する構成とする。 （もっと読む）

特に、ｐｉｎフォトダイオード（１４）と、バイポーラトランジスタ（５８）の高ドープされた接続領域（６２）とを含んだ集積回路構造（１０）を開示する。高度な制御方法により、ｐｉｎダイオード（１４）の非常に深い中間領域（３０）を、オートドーピングを用いずに形成できる。
（もっと読む）

【課題】第1および第２の半導体チップをお互いに固着して小型のパッケージを実現する。
【解決手段】トランジスタである第１の半導体チップ１００と制御ＩＣである第２の半導体チップ６０をお互いに固着することで、小型化を実現すると同時に、電気的接続手段の距離を短くでき、小型で高性能の半導体装置が可能と成る。 （もっと読む）

同心リング状のＥＳＤ構造（１０）は、半導体材料の層（２７）内に形成された第１ｐ型領域（１６）および第２ｐ型領域（１９）を含む。２つのｐ型領域（１６，１９）は、共に浮動ｎ型埋込み層（２６）に結合される。第１および第２ｐ型領域（１６，１９）は、浮動ｎ型埋込み層（２６）と共にバックツーバック・ダイオード構造を形成する。１対の短絡されたｎ型（１６７，１９７）およびｐ型（１６６，１９６）の接触領域は、第１および第２領域（１６，１９）内にそれぞれ形成される。分離領域（１７，３２）は、第１および第２ｐ型領域（１６，１９）間に形成される。
（もっと読む）

半導体部品の製造方法は、半導体基板（２１０、５１０）を提供するステップと、半導体基板に溝（１３０、４３０）を形成して、その溝により互いに分離された複数の活性化領域を形成するステップと、溝の一部の下方の半導体基板に埋め込み層（２４０、７５０）を形成するステップであって、埋め込み層が溝と少なくとも部分的に接するステップと、埋め込み層の形成後に、溝に絶縁材料（１３３、８１０）を析出させるステップと、複数の活性化領域の一つにコレクタ領域（１５０，９５０）を形成するステップであって、コレクタ領域が埋め込み層との接触部を形成するステップと、複数の活性化領域の一つを覆うベース構造を形成するステップと、複数の活性化領域の一つを覆うエミッタ領域を形成するステップとを含む。
（もっと読む）