【課題】 書き込み動作及び消去動作の両方の特性向上を図る。
【解決手段】 実施形態による不揮発性半導体記憶装置は、半導体基板１１と、半導体基板上に形成されたゲート絶縁膜１２と、ゲート絶縁膜上に形成され、１３族元素であるＰ型不純物を含有するポリシリコンからなり、下部膜１３ａと下部膜上に積層された上部膜１３ｂとを有するフローティングゲート電極１３と、フローティングゲート電極上に形成された電極間絶縁膜１６と、電極間絶縁膜上に形成されたコントロールゲート電極１７と、を具備し、上部膜におけるＰ型不純物の濃度又は活性化濃度は、下部膜におけるＰ型不純物の濃度又は活性化濃度より高い。 （もっと読む）

【課題】素子の面積を増大させることなく、かつ、コントロールゲート電圧を制御しなくとも、低電圧で書き込み量を大幅に増やすことが可能であり、また、安定して十分な書き込みを行うことが可能である不揮発性半導体装置を提供すること。
【解決手段】ドレインアバランシェホットエレクトロンにより書き込みを行う半導体記憶素子であって、第１導電型の半導体基板に形成された第２導電型の第１の半導体層と、前記第１の半導体層上に絶縁膜を介して設けられたフローティングゲートと、前記フローティングゲート下部の前記第１の半導体層の表面に形成されたチャネル領域と、前記チャネル領域に接触するように前記第１の半導体層上に設けられた第１導電型のソース領域及びドレイン領域とを有するＭＯＳトランジスタであって、前記チャネル領域が２種類以上のキャリア濃度の分布をもつ半導体記憶素子とした。 （もっと読む）

【課題】素子分離絶縁膜の形成時に、浮遊ゲート電極膜の基板に対面する部分の幅寸法が細くなってしまうことを防止する。
【解決手段】本実施形態の半導体装置は、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、浮遊ゲート電極膜、電極間絶縁膜および制御ゲート電極膜が積層されたゲート電極とを備えた。そして、前記浮遊ゲート電極膜を、窒素を含む下層シリコン層と窒素を実質的に含まない上層シリコン層とを有する多結晶シリコン層で構成し、前記下層シリコン層のゲート幅方向の寸法を、前記上層シリコン層のゲート幅方向の寸法よりも大きく構成した。 （もっと読む）

【課題】ＮＡＮＤ型不揮発性メモリを提供する。
【解決手段】ビット線と、ソース線と、複数の不揮発性メモリが直列に接続されたＮＡＮＤ型セルと、選択トランジスタと、を有し、不揮発性メモリは、第１の絶縁膜を介した半導体上の電荷蓄積層と、第２の絶縁膜を介した電荷蓄積層上の制御ゲートと、を有し、ＮＡＮＤ型セルの一方の端子は、選択トランジスタを介して、ビット線に接続され、ＮＡＮＤ型セルの他方の端子は、ソース線に接続されたＮＡＮＤ型不揮発性メモリであって、第１の絶縁膜は、半導体に酸素雰囲気で高密度プラズマ処理を行った後、窒素雰囲気で高密度プラズマ処理を行うことで形成されるＮＡＮＤ型不揮発性メモリ。 （もっと読む）

【課題】シリコン膜のエッチング時に膜厚方向中央部での括れの発生を防止する。
【解決手段】多結晶シリコン膜３の上部と下部はノンドープ層３ａ、３ｃにてそれぞれ構成され、多結晶シリコン膜３の中央部は不純物ドープ層３ｂにて構成され、多結晶シリコン膜３に凹部Ｍ１を形成した後、多結晶シリコン膜３の酸化処理にて凹部Ｍ１の表面にシリコン酸化膜６を形成し、凹部Ｍ１下の多結晶シリコン膜３を除去する。 （もっと読む）

【課題】短チャネルでも動作するフローティングゲートを有する半導体メモリ装置を提供する。
【解決手段】フローティングゲート１０４に窒化インジウム、窒化亜鉛等の仕事関数が５．５電子ボルト以上の高仕事関数化合物半導体を用いる。このことにより、基板１０１とフローティングゲート１０４の間のフローティングゲート絶縁膜１０３のポテンシャル障壁が従来のものより高くなり、フローティングゲート絶縁膜１０３を薄くしても、トンネル効果による電荷の漏洩を低減できる。フローティングゲート絶縁膜１０３をより薄くできるのでチャネルをより短くできる。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を提供する。
【解決手段】フローティングゲート電極は、高い不純物濃度領域と低い不純物濃度領域とからなり、高い不純物濃度領域は、コントロールゲート絶縁膜と接する部分に配置し、低い不純物濃度領域はトンネル絶縁膜と接する領域に配置し、フローティングゲート電極のコントロールゲート絶縁膜と接する表面部分には微細凹凸を形成した。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書 き換え可能な半導体不揮発性メモリ装置を得る。
【解決手段】ドレイン領域内のトンネル領域とフローティングゲート電極領域との間には、トンネル絶縁膜が設けられており、トンネル領域のエッジ近傍のフローティングゲート電極の不純物濃度は、その他の箇所のフローティングゲート電極の不純物濃度に比べて低く設定した。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書 き換え可能な半導体不揮発性メモリ装置を得ることを目的とする。
【解決手段】電気的書き換え可能な半導体不揮発性メモリにおいて、第２導電型のドレイン領域内のトンネル領域と前記フローティングゲート電極領域との間には、トンネル絶縁膜が設けられており、前記フローティングゲート電極は第１導電型の導電体で形成されている電気的書き換え可能な半導体不揮発性メモリ装置。 （もっと読む）

【課題】書き込み特性及び電荷保持特性に優れたメモリセル（セルトランジスタ）を具備する半導体記憶装置、或いは、メモリセルと共に製造するのに適した選択又は周辺トランジスタの提供。
【解決手段】セルトランジスタ２０１は、基板１０１上に、ＦＮトンネル膜として機能するゲート絶縁膜１１１、最下層の浮遊ゲートに相当する第１の浮遊ゲート１１２を備える。更に、ＦＮトンネル膜として機能する第１の浮遊ゲート間絶縁膜１１３を介して形成され、前記セルトランジスタ内の最下層の浮遊ゲートと最上層の浮遊ゲートとの間に介在する第２の浮遊ゲート１１４を備える。更に、ＦＮトンネル膜として機能する第２の浮遊ゲート間絶縁膜１１５を介して形成され、前記セルトランジスタ内の最上層の浮遊ゲートに相当する第３の浮遊ゲート１１６を備える。更に、電荷ブロック膜として機能するゲート間絶縁膜１１７を介して形成された制御ゲート１１８を備える。 （もっと読む）

【課題】素子分離絶縁膜の埋め込み後の化学機械研磨法による研磨で、浮遊ゲート電極をストッパ膜として使用できるようにする。
【解決手段】シリコン基板１にゲート絶縁膜４、下層多結晶シリコン膜５ａ、上層多結晶シリコン膜５ｂを積層形成する。上層多結晶シリコン膜５ｂは、成膜時に炭素を１×１０¹⁸ａｔｏｍｓ／ｃｍ³以上例えば２×１０²⁰〜２×１０²¹ａｔｏｍｓ／ｃｍ³の範囲の濃度で添加される。素子分離溝１ｂを形成した後に、素子分離絶縁膜２を埋め込み、化学機械研磨法の研磨で素子分離溝１ｂ内以外の部分を除去する。この時、上層多結晶シリコン膜５ｂがスクラッチの発生を抑制できるストッパ膜として利用でき、シリコン窒化膜などを不要とした構成とすることができる。 （もっと読む）

【課題】微細化が可能な消去ゲートを備える不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板１上に形成されたフローティングゲート３と、フローティングゲート３上に形成された消去ゲート１０と、半導体基板１表層のチャネル領域上にフローティングゲート３と並設され、フローティングゲート３及び消去ゲート１０の一方の側面に形成されたコントロールゲート２２と、フローティングゲート３及び消去ゲート１０の他方の側面に対応する位置の半導体基板１内に形成された第１拡散層１５と、第１拡散層１５に接続され、フローティングゲート３及び消去ゲート１０の側方に位置するように第１拡散層１５上に形成されたプラグ１７と、コントロールゲート２２に隣接する位置の半導体基板１内に形成された第２拡散層２３と、を備える。 （もっと読む）

【課題】浮遊ゲートをもち制御ゲートを備えていない不揮発性メモリセルを備えた半導体装置において、その不揮発性メモリセルの読出し特性を飛躍的に改善する。
【解決手段】不揮発性メモリセルは、Ｐ型半導体基板１上に形成された書込みメモリゲート酸化膜９及び書込みメモリゲート酸化膜９上に形成された電気的に浮遊状態のポリシリコンからなる書込み浮遊ゲート１１をもつＰＭＯＳ書込みトランジスタと、Ｐ型半導体基板１上に形成された読出しメモリゲート酸化膜１５及び読出しメモリゲート酸化膜１５上に形成された電気的に浮遊状態のポリシリコンからなる読出し浮遊ゲート１７をもつＮＭＯＳ読出しトランジスタを備えている。書込み浮遊ゲート１１と読出し浮遊ゲート１７は電気的に接続されている。不揮発性メモリセルへの書込みはＰＭＯＳ書込みトランジスタによって行なわれ、読出しはＮＭＯＳ読出しトランジスタによって行なわれる。 （もっと読む）

【課題】シリサイド領域を形成し、かつ、チャネル形成領域の金属元素濃度増大を防ぎ、記憶素子の信頼性を向上させることを課題とする。
【解決手段】ソース領域及びドレイン領域と、該ソース領域及びドレイン領域の間に設けられたチャネル形成領域を有する半導体層と、前記半導体層上に、第１の絶縁層、第１のゲート電極、第２の絶縁層、第２のゲート電極が順次重ね合わせて設けられ、前記ソース領域及びドレイン領域は、その一部又は全てがニッケルシリサイド層で形成され、前記第１のゲート電極は、絶縁膜で周囲が覆われていると共に、希ガス元素を含む不揮発性半導体記憶装置に関する。 （もっと読む）

【課題】トンネル絶縁膜とフローティングゲート電極との間の楔状酸化膜の形成を抑制することが可能な半導体装置を提供する。
【解決手段】半導体基板１０と、半導体基板上に形成されたトンネル絶縁膜２０と、トンネル絶縁膜上に形成された下層半導体膜３１と、不純物元素を含有した上層半導体膜３３と、下層半導体膜と上層半導体膜との間に形成され且つ上層半導体膜に含有された不純物元素の下層半導体膜への拡散を抑制するバリア絶縁膜３２とを含むフローティングゲート電極３０と、フローティングゲート電極上に形成された電極間絶縁膜４０と、電極間絶縁膜上に形成されたコントロールゲート電極５０とを備える。 （もっと読む）

【課題】多結晶シリコンの空乏化を抑制して微細化ができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】多結晶シリコンからなる第１の層を有する制御ゲート電極を備え、前記第１の層は、不純物を含んだ多結晶シリコンからなる第１の膜をエッチバックしてその膜厚を減らしたものであって、前記第１の膜の不純物活性化率を保持していることを特徴とする半導体装置が提供される。また、絶縁膜上に設けたアモルファスシリコン膜を熱処理して、不純物を含んだ多結晶シリコンからなる第１の膜を形成する工程と、前記第１の膜をエッチバックして、前記第１の膜の膜厚を減らす工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。 （もっと読む）

【課題】浮遊ゲート型の不揮発性メモリ・セル及びそのメモリ・セルを製造する方法を提供する。
【解決手段】ソース側（１３Ｂ）上に軽くドーピングされたホウ素と、ドレイン側（１３Ａ）＋チャネル領域（Ｃｈ）上に高度にドーピングされたヒ素又はリンとを有するＰ−Ｎ接合多結晶シリコン浮遊ゲート（１３）により、ソース（１１）とドレイン（１２）とを有するメモリ・セル（１０）のアレーを形成する。多結晶浮遊ゲート（１３）におけるＰ−Ｎ接合（ＪＵ）を使用することにより、メモリ・セル（１０）がデプリーションへ移行するのを阻止し、稠密な分布の消去しきい電圧Ｖ_Tを発生させることにより過消去特性を得ると共に、前記ゲート酸化物（３０）を介する電子の移動が少ないので、デバイス寿命を改善する。 （もっと読む）

【課題】セル特性の分散を減少させることができるＮＡＮＤ型フラッシュメモリ不揮発性記憶素子の形成方法を提供する。
【解決手段】広い間隔で配列された第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓを形成した後に、間隔調節膜１３０をコンフォーマルに形成し、間隔調節膜１３０により第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓの間に各々定義される溝１３２、１３４を充填する第２マスクパターン１４０ｃ、１４０ｇを形成する。これにより、接地選択ゲートライン１４０ｇ、セルゲートライン１４０ｃ及びストリング選択ゲートライン１２０ｓが全て等間隔で配列されるように形成することができる。 （もっと読む）

【課題】書き込み特性と消去特性をともに向上させることを可能にする。
【解決手段】半導体基板２と、半導体基板に離間して形成されたソース領域４ａおよびドレイン領域４ｂと、ソース領域とドレイン領域との間の半導体基板上に形成された第１絶縁膜８と、第１絶縁膜上に形成され伸張歪みを有する半導体導電材料層を含む浮遊電極１０と、浮遊電極上に形成された第２絶縁膜１２と、第２絶縁膜上に形成された制御電極１４と、を備え、浮遊電極の伸張歪みは、第２絶縁膜から第１絶縁膜に向かうに従って次第に小さくなっており、第２絶縁膜との界面において０．０１％以上の歪みを有し、第１絶縁膜との界面において歪みが０．０１％未満である。 （もっと読む）

所定数のフラッシュメモリセルアレイによって占められる集積回路領域を低減するために、フローティングゲート電荷蓄積素子（１０３、１０５、１１１、１１３）が、基板トレンチ（６０、６１）の側壁に沿って配置され、ドープされたポリシリコンスペーサから形成されていることが好ましい。デュアルフローティングゲートメモリセルアレイが、一例としてこの構造を有するセルを含む。メモリセルのＮＡＮＤアレイが、このセル構造の用途の他の例である。メモリセルおよびアレイ構造は、具体的に様々なＮＯＲおよびＮＡＮＤメモリセルアレイアーキテクチャに対する広い用途を有している。
（もっと読む）