【課題】半導体記憶装置のトンネル絶縁膜の電荷分布を評価することが可能な半導体記憶装置の評価方法を提供する。
【解決手段】半導体記憶装置の評価方法は、浮遊ゲート型の半導体記憶装置の評価方法である。時間の対数の変化に対する前記半導体記憶装置のメモリセルの閾値電圧Vtの変化率に、ε*Cr*2k/Tox/qを乗じる。なお、εはトンネル絶縁膜の誘電率であり、Crは前記メモリセルのカップリング比であり、Toxは前記メモリセルのトンネル酸化膜の膜厚であり、kは電荷がデトラップする時の存在確率の減衰率でありk=(2mE/(h/2π)²)^0.5と表され、mは電子の質量、 Ｅは前記トンネル絶縁膜のトラップのエネルギー準位、ｈはプランク定数、πは円周率である。これにより、前記メモリセルのトンネル絶縁膜中の電子濃度分布を求める。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得る。
【解決手段】第２導電型のトンネル領域のフローティングゲート電極のエッジ部の下部に、第１導電型の領域からなるフローティングゲート電極エッジの電界集中防止用領域を形成する。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書 き換え可能な半導体不揮発性メモリ装置を得る。
【解決手段】ドレイン領域内のトンネル領域とフローティングゲート電極領域との間には、トンネル絶縁膜が設けられており、トンネル領域のエッジ近傍のフローティングゲート電極の不純物濃度は、その他の箇所のフローティングゲート電極の不純物濃度に比べて低く設定した。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書 き換え可能な半導体不揮発性メモリ装置を提供する。
【解決手段】トンネル絶縁膜の上部であって、トンネル領域のエッジ部近傍の領域には、フローティングゲート電極とガード絶縁膜を介してドレイン電極と同電位に固定されたトンネル領域エッジ部ガード電極を配置した。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書 き換え可能な半導体不揮発性メモリ装置を得ることを目的とする。
【解決手段】電気的書き換え可能な半導体不揮発性メモリにおいて、第２導電型のドレイン領域内のトンネル領域と前記フローティングゲート電極領域との間には、トンネル絶縁膜が設けられており、前記フローティングゲート電極は第１導電型の導電体で形成されている電気的書き換え可能な半導体不揮発性メモリ装置。 （もっと読む）

【課題】 電荷捕獲量の調節を容易且つ確実に行い、情報ばけ等の不都合の発生を防止して所望の多値情報を記憶する。
【解決手段】 ソース領域３−ドレイン領域４間のチャネル領域Ｃとゲート電極６との間に、ゲート酸化膜１１、シリコン窒化膜１２、シリコン酸化膜１３、シリコン窒化膜１４、シリコン酸化膜１５、シリコン窒化膜１６及びシリコン酸化膜１７が順次積層されてなる電荷捕獲膜５が配されて半導体記憶装置が構成される。ここで、各窒化膜１２，１４，１６とその下層の各酸化膜１１，１３，１５，１７との間に存するトラップに電荷を蓄積することで、４値（"００"，"０１"，"１０"，"１１"）の情報が記憶される。 （もっと読む）

【課題】第１導電型の半導体層とトンネルウィンドウが対向する第２導電型の不純物拡散領域との高い接合耐圧を得ることができる、半導体装置を提供する。
【解決手段】各メモリセルにおいて、半導体基板２の表層部には、Ｎ型の第１不純物拡散領域３が形成されている。また、半導体基板２の表層部には、第１不純物拡散領域３に対して所定方向の一方側に、第１不純物拡散領域３と間隔を空けて、Ｎ型の第２不純物拡散領域４が形成されている。半導体基板２上には、第１絶縁膜６が形成されている。第１絶縁膜６には、第１厚膜部８が形成されており、第２不純物拡散領域４の全周縁は、第１厚膜部８の直下に位置している。 （もっと読む）

【課題】 半導体素子とその製造及び動作方法を提供する。
【解決手段】 相異なるナノ構造体を含む半導体素子である。例えば、半導体素子は、ナノワイヤーで形成された第１構成要素とナノパーティクルで形成された第２構成要素とを含む。ここで、ナノワイヤーは、双極性の炭素ナノチューブでありうる。第１構成要素は、チャンネル層であり、第２構成要素は、電荷トラップ層であるが、この場合、前記半導体素子は、トランジスタやメモリ素子でありうる。 （もっと読む）

【課題】電荷注入効率及び電荷保持特性が高い不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】チャネル形成領域と、電荷保持層と、前記チャネル形成領域と前記電荷保持層との間に設けられ、表面に第１の窒素含有層を有するシリコン粒を含むトンネル絶縁膜と、を備えたことを特徴とする不揮発性半導体記憶装置が提供される。 （もっと読む）

【課題】バーズビークによる電界集中の防止とバーズビークのデメリットの抑制とを両立可能な手法を提供する。
【解決手段】ビット線とワード線とを有する半導体装置であって、ビット線方向に伸びる複数の第１のトレンチが設けられており、前記第１のトレンチの側壁を構成する側面の上端にバーズビークが形成されている基板と、前記第１のトレンチ間において前記基板上に形成されている第１のゲート絶縁膜と、前記第１のトレンチ間において前記第１のゲート絶縁膜上に形成されており、前記第１のトレンチ側を向いた側面の下端にはバーズビークが形成されておらず、ワード線方向に伸びる第２のトレンチ間に位置している浮遊ゲートと、前記第２のトレンチ間において前記浮遊ゲート上に形成されている第２のゲート絶縁膜と、前記第２のトレンチ間において前記第２のゲート絶縁膜上に形成されている制御ゲートとを備えることを特徴とする半導体装置。 （もっと読む）

【課題】 トンネル絶縁膜の薄膜化に頼らずとも、プログラム電圧の低減化を図れる不揮発性メモリセルを備えた半導体装置を提供すること。
【解決手段】 半導体装置は、主面を有するシリコン基板１と、シリコン基板１の主面上に設けられた不揮発性メモリセルとを備し、前記主面は、溝状構造が形成された領域１Ａを含み、前記不揮発性メモリセルは、領域１Ａ上に形成されたトンネル絶縁膜としての第１の絶縁膜と、前記第１の絶縁膜上に設けられた電荷蓄積層と、前記電荷蓄積層上に設けられた第２の絶縁膜と、前記第２の絶縁膜上に設けられた制御ゲート電極とを含む。 （もっと読む）

【課題】書き換え可能な不揮発性メモリトランジスタであって、書き換えの繰り返しによる閾値電圧特性の変化が抑制された信頼性の高い不揮発性メモリトランジスタを提供する。
【解決手段】第１導電型の半導体基板３１の表層部に、第２導電型のソース領域３２とドレイン領域３３が形成され、トンネル酸化膜４１を介して、半導体基板３１上でドレイン領域３３に部分的に重なるようにして、浮遊ゲート電極５１が設けられてなる書き換え可能な不揮発性メモリトランジスタ１００であって、ソース領域３２とドレイン領域３３を最短距離で結ぶ断面において、ドレイン領域３３と浮遊ゲート電極５１の重なり寸法Ｌが、０．１５μｍ以上、０．５μｍ以下、である不揮発性メモリトランジスタ１００とする。 （もっと読む）

【課題】スイッチングトランジスタおよび不揮発性のメモリトランジスタとして複数のＴＦＴを同一の基板に形成する際において、効率的に、その製造をする。
【解決手段】第１ゲート電極３１１と第２ゲート電極３３２とが、半導体層３２１のチャネル形成領域３２１ｃを介して対面しているデュアルゲート構造にて、薄膜トランジスタ３００を形成する。ここでは、第１ゲート絶縁膜の側の面よりも、第２ゲート絶縁膜の側の面において、凹凸が大きくなるように、半導体層３２１を形成する。そして、その半導体層３２１に対面するように、順次、第２ボトム絶縁層３３１ｂ、電荷蓄積層３３１ｍ、第２トップ絶縁層３３１ｔを積層することによって、第２ゲート絶縁膜３３１を形成する。 （もっと読む）

【課題】書き換え回数の増加に伴う書き込み後の閾値電圧の低下を抑制することのできる不揮発性半導体記憶装置及びそのデータ書き換え方法を提供する。
【解決手段】アバランシェ降伏により、チャネル形成領域のドレイン近傍端部に生じるホットキャリアによって消去を行う電気的に書き換え可能な不揮発性半導体記憶装置において、チャネル形成領域を、ドレインから所定領域の第１チャネル形成領域と、第２チャネル形成領域に隣接する第２チャネル形成領域とにより構成した。そして、第２チャネル形成領域の不純物濃度を第１チャネル形成領域の不純物濃度よりも高くするとともに、２つのチャネル形成領域の境界を、ドレイン近傍端部とは異なり、ドレイン近傍端部とソース近傍端部との間の中間部内とした。 （もっと読む）

【課題】トンネルウインドウに過剰な電圧が印加されたときに、トンネルウインドウがダメージを受けないように、トンネルウインドウの耐圧を周辺回路の耐圧よりも低くすることが望まれていた。
【解決手段】トンネルウインドウ１２の下に形成される不純物領域としてのＮ領域２５と、ＬＯＣＯＳ酸化膜１８の下に形成されるチャネルストッパ領域１９との間に所定の間隔Ｙをあける。
【効果】トンネルウインドウ１２に印加される電圧を制限して、トンネルウインドウ１２にかかるストレスを低減し、書き換え回数が向上されたＦＬＯＴＯＸ型ＥＥＰＲＯＭとすることができる。 （もっと読む）

【課題】電荷供給層と電荷蓄積層との間における絶縁膜を介しての電荷移動効率を向上させる半導体装置及びその製造方法を提供する。
【解決手段】表層部にチャネル形成領域を有する半導体層１０と、半導体層１０の上に設けられ、シリコンとゲルマニウムと酸素とを含む絶縁膜４と、絶縁膜４の上に設けられ、絶縁膜４を介して半導体層１０から供給される電荷を蓄積可能な電荷蓄積層５と、を備えている。 （もっと読む）

【解決手段】本発明は、選択トランジスタをフローティングゲート・トランジスタと直列に夫々備えるEEPROMメモリセルのアレイに埋め込まれている時間測定のための電荷保持電子回路に関し、前記回路は、メモリセルのいずれか１つの列に、そのフローティングゲート・トランジスタのトンネル窓の誘電体の厚さが、他のセルのフローティングゲート・トランジスタのトンネル窓の誘電体の厚さより薄い少なくとも１つの第１セル(C1)から成る第１サブアセンブリと、そのフローティングゲート・トランジスタのドレイン及びソースが相互接続されている少なくとも１つの第２セル(C2)から成る第２サブアセンブリと、少なくとも１つの第３セル(7) から成る第３サブアセンブリと、そのトンネル窓が除去された少なくとも１つの第４セル(6) から成る第４サブアセンブリとを備え、前記４つのサブアセンブリのセルのトランジスタのフローティングゲートが夫々相互接続されている。
（もっと読む）

【課題】書き込み動作の高速化、低電圧化を実現した半導体記憶装置を提供する。
【解決手段】第１導電型の半導体層１０１内に設けられた第２導電型の２つの拡散層１４１，１４２と、該２つの拡散層間に設けられたチャネル領域と、該チャネル領域上にゲート絶縁膜１１１を介して設けられたゲート電極１１２と、該ゲート電極１１２の側壁に設けられたゲート側壁絶縁膜１１，１２と、該ゲート側壁絶縁膜内に配置された電荷を蓄積する機能を有する材料からなる電荷保持部を備え、前記２つの拡散層１４１，１４２は前記ゲート電極にオーバーラップするように設けられ、前記ゲート電極の端部近傍における一方の拡散層の第２導電型を与える不純物濃度は、前記ゲート電極の端部近傍における他方の拡散層の第２導電型を与える不純物濃度より薄いことを特徴とする。 （もっと読む）

【課題】サイドウォールを有するゲート電極を備えた半導体装置の信頼性を確保する。
【解決手段】補助ゲート電極４Ｇを覆うように半導体基板１Ｓの主面上に、モノシランと酸素を含む混合ガスを用いたＣＶＤ法によって、時間経過と共に酸素の供給量を増加しながら酸化シリコン膜を形成する。この酸化シリコン膜は、酸化シリコン膜の上層より、半導体基板側の下層にシリコンが多く含まれている。次いで、酸化シリコン膜をエッチバックし、補助ゲート電極４Ｇの側壁にサイドウォール１６を形成する。エッチバックで露出した半導体基板１Ｓの主面上にトンネル絶縁膜１５を形成する。 （もっと読む）

【課題】ＭＯＮＯＳ型不揮発性メモリの微細化に伴って、電荷保持膜の薄膜化などによる電荷保持特性の劣化を回避可能とする。
【解決手段】電荷保持膜の膜厚方向でのトラップ密度及びトラップレベルの分布を複数のステップ状の分布などとする。一例として、トラップ密度が高くトラップレベルの浅いＳｉ−ｒｉｃｈ Ｓｉ3Ｎ4膜をトラップ密度の低いＳｉ3Ｎ4膜で挟む３層スタック構造に構成することにより、注入電荷がＳｉ−ｒｉｃｈ Ｓｉ3Ｎ4膜に集中され、電荷保持膜が薄膜化されても、電荷保持特性の高い膜を得ることができる （もっと読む）