半導体素子とその製造及び動作方法
【課題】 半導体素子とその製造及び動作方法を提供する。
【解決手段】 相異なるナノ構造体を含む半導体素子である。例えば、半導体素子は、ナノワイヤーで形成された第1構成要素とナノパーティクルで形成された第2構成要素とを含む。ここで、ナノワイヤーは、双極性の炭素ナノチューブでありうる。第1構成要素は、チャンネル層であり、第2構成要素は、電荷トラップ層であるが、この場合、前記半導体素子は、トランジスタやメモリ素子でありうる。
【解決手段】 相異なるナノ構造体を含む半導体素子である。例えば、半導体素子は、ナノワイヤーで形成された第1構成要素とナノパーティクルで形成された第2構成要素とを含む。ここで、ナノワイヤーは、双極性の炭素ナノチューブでありうる。第1構成要素は、チャンネル層であり、第2構成要素は、電荷トラップ層であるが、この場合、前記半導体素子は、トランジスタやメモリ素子でありうる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子とその製造及び動作方法に関する。
【背景技術】
【0002】
シリコン(Si)基盤の半導体素子は、いままで急速度に高集積化及び高性能化されてきた。しかし、Si物質の特性限界と製造工程の限界などによって、今後、Si基盤の半導体素子のさらなる高集積化及び高性能化は難しいと予想されている。
【0003】
そこで、Si基盤の半導体素子の限界を乗越える次世代素子についての研究が進行しつつある。例えば、炭素ナノチューブ(carbon nanotube;CNT)のようなナノ構造体を適用して優秀な性能の微細素子を製造しようとする試みがなされている。炭素ナノチューブは、直径が数ないし数十nm程度と非常に小さく、素子の微細化に有利であり、高い移動度(mobility)、高い電気伝導度、高い熱伝導度、強い機械的強度など優秀な特性を有する。したがって、炭素ナノチューブは、既存素子の限界を乗越える物質として注目されている。
【0004】
しかし、炭素ナノチューブを半導体素子に適用するに当たって、解決しなければならない問題点があるために、まだこれを適用した素子の具現が容易ではない。代表的なものとして、炭素ナノチューブを再現性があるように合成し難いという問題と、合成された炭素ナノチューブを取扱い(handling)難いという問題がある。例えば、炭素ナノチューブを利用して素子を具現するには、炭素ナノチューブを素子製作用基板の所望の領域に正確に配列しうる技術が要求される。その他にも、1つの素子に炭素ナノチューブとそれと異なるナノ構造体を共に適用するのが、容易ではないので、高性能の多様な素子の具現に制約がある。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の一側面(aspect)は、ナノ構造体を含む半導体素子を提供する。本発明の他の側面は、前記半導体素子の製造方法を提供する。本発明のさらに他の側面は、前記半導体素子の動作方法を提供する。
【課題を解決するための手段】
【0006】
本発明の一実施例は、第1ナノ構造体を含むチャンネル層と、前記チャンネル層の両端に各々接触したソース及びドレインと、前記チャンネル層上に備えられた第1トンネル絶縁層と、前記第1トンネル絶縁層上に備えられ、前記第1ナノ構造体と異なる第2ナノ構造体を含む第1電荷トラップ層と、前記第1電荷トラップ層上に備えられた第1ブロッキング絶縁層と、前記第1ブロッキング絶縁層上に備えられた第1コントロールゲートと、を含む半導体素子を提供する。
【0007】
前記第1ナノ構造体は、双極性を有することができる。前記第1ナノ構造体は、ナノワイヤーでありうる。
【0008】
前記ナノワイヤーは、炭素ナノチューブでありうる。
【0009】
前記第2ナノ構造体は、ナノパーティクルでありうる。
【0010】
前記チャンネル層は、親水性層上に備えられる。前記チャンネル層の周りの前記親水性層上に疎水性層が備えられ、前記疎水性層上に前記ソース及び前記ドレインが備えられうる。
【0011】
前記第1トンネル絶縁層は、順次積層された第1及び第2絶縁層を含み、前記第2絶縁層は、親水性分子層または疎水性分子層でありうる。
【0012】
前記チャンネル層と離隔された第2コントロールゲートがさらに備えられ、前記第1及び第2コントロールゲート間に前記チャンネル層が備えられうる。
【0013】
前記チャンネル層と前記第2コントロールゲートとの間に第2電荷トラップ層と、前記チャンネル層と前記第2電荷トラップ層との間に第2トンネル絶縁層と、前記第2電荷トラップ層と前記第2コントロールゲートとの間に第2ブロッキング絶縁層とがさらに備えられうる。
【0014】
前記第2電荷トラップ層は、ナノ構造体、例えば、ナノパーティクルを含みうる。
【0015】
本実施例の半導体素子は、トランジスタまたは不揮発性メモリ素子でありうる。
【0016】
本発明の他の実施例は、基板上に第1ナノ構造体を含むチャンネル層を形成する段階と、前記チャンネル層の両端に各々接触するソース及びドレインを形成する段階と、前記チャンネル層上に第1トンネル絶縁層を形成する段階と、前記第1トンネル絶縁層上に前記第1ナノ構造体と異なる第2ナノ構造体を含む第1電荷トラップ層を形成する段階と、前記第1電荷トラップ層上に第1ブロッキング絶縁層を形成する段階と、前記第1ブロッキング絶縁層上に第1コントロールゲートを形成する段階と、を含む半導体素子の製造方法を提供する。
【0017】
前記第1ナノ構造体は、双極性を有することができる。前記チャンネル層を形成する段階は、前記基板上に非疎水性層を形成する段階と、前記非疎水性層上に前記非疎水性層の第1領域を露出させる開口部を有する疎水性層を形成する段階と、前記開口部により露出された前記第1領域に多数の前記第1ナノ構造体を吸着させる段階と、を含みうる。
【0018】
前記第1ナノ構造体は、ナノワイヤーでありうる。前記ナノワイヤーは、炭素ナノチューブでありうる。
【0019】
前記第1トンネル絶縁層を形成する段階は、前記チャンネル層、前記ソース及び前記ドレインを覆う絶縁層を形成する段階と、前記ソース及び前記ドレインとの間の前記チャンネル層の上方の前記絶縁層上に前記第2ナノ構造体を吸着する吸着層を形成する段階と、を含むことができる。
【0020】
本実施例の製造方法は、前記絶縁層を形成する段階と前記吸着層を形成する段階との間に、前記絶縁層の前記吸着層形成領域以外の領域上に前記第2ナノ構造体を吸着しない非吸着層を形成する段階と、をさらに含みうる。
【0021】
前記第2ナノ構造体は、ナノ構造体、例えば、ナノパーティクルでありうる。
【0022】
本実施例の製造方法は、前記チャンネル層と離隔された第2コントロールゲートを形成する段階をさらに含みうる。この際、前記チャンネル層は、前記第1及び第2コントロールゲート間に備えられうる。
【0023】
本実施例の製造方法は、前記第2コントロールゲートと前記チャンネル層との間に第2電荷トラップ層を形成する段階と、前記第2コントロールゲートと前記第2電荷トラップ層との間に第2ブロッキング絶縁層を形成する段階と、前記第2電荷トラップ層と前記チャンネル層との間に第2トンネル絶縁層を形成する段階と、をさらに含みうる。
【0024】
本発明のさらに他の実施例は、第1ナノ構造体を含むチャンネル層、前記チャンネル層の両端に各々接触したソース及びドレイン、前記チャンネル層上に備えられた第1トンネル絶縁層、前記第1トンネル絶縁層上に備えられて前記第1ナノ構造体と異なる第2ナノ構造体を含む第1電荷トラップ層、前記第1電荷トラップ層上に備えられた第1ブロッキング絶縁層及び前記第1ブロッキング絶縁層上に備えられた第1コントロールゲートを含む半導体素子の動作方法において、前記第1電荷トラップ層に電荷をトラップさせる段階とを含む半導体素子の動作方法を提供する。
【0025】
前記電荷は、電子または正孔でありうる。前記半導体素子は、第2電荷トラップ層及び第2コントロールゲートをさらに含み、本実施例の動作方法は、前記第2電荷トラップ層に電子または正孔をトラップさせる段階をさらに含みうる。
【発明の効果】
【0026】
本発明の実施例によれば、所定のナノ構造体、例えば、ナノワイヤやナノパーティクルを基板の所望の領域に容易に配列させることができる。また、互いに異なる少なくとも2つのナノ構造体を1つの素子に共に適用することができる。よって、本発明の実施例を利用すれば、ナノ構造体を適用した多様な素子を容易に製造することができる。
【0027】
特に、本発明の実施例による半導体素子は、可逆的型変換(type-switching)素子でありえるので、それによる多様な利点を有することができる。
【図面の簡単な説明】
【0028】
【図1】本発明の一実施例による半導体素子の断面図である。
【図2】本発明の他の実施例による半導体素子の断面図である。
【図3】本発明のさらに他の実施例による半導体素子の断面図である。
【図4A】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4B】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4C】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4D】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4E】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4F】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4G】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4H】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4I】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図5】図1の素子のゲート電圧Vg−ドレイン電流Id特性を示すグラフである。
【図6】図1の素子に印加するゲート電圧Vgの波形図及び前記ゲート電圧Vgによるドレイン電流Idの変化を示すグラフである。
【図7】図2の素子に印加する2種のゲート電圧Vg1、Vg2の波形図及び前記2種のゲート電圧Vg1、Vg2によるドレイン電流Idの変化を示すグラフである。
【図8A】図3の構造を有する一素子のゲート電圧Vg−ドレイン電流Id特性を示すグラフである。
【図8B】図3の構造を有するが、製造方法で多少の差を有する他の素子のゲート電圧Vg−ドレイン電流Id特性を示すグラフである。
【図9A】図3の素子の相異なる4つの状態を示す断面図である。
【図9B】図3の素子の相異なる4つの状態を示す断面図である。
【図9C】図3の素子の相異なる4つの状態を示す断面図である。
【図9D】図3の素子の相異なる4つの状態を示す断面図である。
【図10】図3の素子に印加する2種のゲート電圧Vg1、Vg2の波形図及び前記2種類ゲート電圧Vg1、Vg2によるドレイン電流Idの変化を示すグラフである。
【発明を実施するための形態】
【0029】
以下、本発明の実施例による半導体素子とその製造及び動作方法を添付された図面を参照して詳細に説明する。添付された図面に示された層や領域などの幅及び厚さは、明細書の明確性のために多少誇張して図示された。詳細な説明の全般に亙って同じ参照番号は同じ構成要素を示す。
【0030】
図1は、本発明の一実施例による半導体素子の断面図である。図1に示すように、基板SUB1上にチャンネル層C1が備えられている。チャンネル層C1は、複数の第1ナノ構造体n1を含みうる。第1ナノ構造体n1は、基板SUB1上に横たえられたナノワイヤーでありうる。第1ナノ構造体n1は、n型半導体特性とp型半導体特性とをいずれも有する双極性(ambipolar)物質で構成されうる。前記双極性物質は、例えば、炭素ナノチューブ(CNT)でありうる。したがって、チャンネル層C1は炭素ナノチューブからなる複数のナノワイヤーを含むことができる。チャンネル層C1と基板SUB1との間に非疎水性層L1が備えられうる。非疎水性層L1は、基板SUB1の全面上に形成され、チャンネル層C1は非疎水性層L1の所定領域上に形成されうる。非疎水性層L1は、親水性層でありうる。例えば、非疎水性層L1は、SiO2層、ガラス、Al2O3層、ZrO2層、HfO2層のような絶縁物質層でありうる。チャンネル層C1周囲の非疎水性層L1上に疎水性層L2がさらに備えられうる。疎水性層L2は、OTS(octadecyl−trichlorosilane)、OTMS(octadecyl−trimethoxysilane)、OTE(octadecyl−triethoxysilane)のような疎水性分子を含む層でありうる。第1ナノ構造体n1は、疎水性層L2には吸着されず、非疎水性層L1(例えば、親水性層)にのみ吸着されるために、チャンネル層C1は疎水性層L2が形成されていない非疎水性層L1上に自己組立(self−assembly)方式で形成されうる。非疎水性層L1とチャンネル層C1との間に親水性分子層(図示せず)がさらに備えられうる。この場合、第1ナノ構造体n1は、前記親水性分子層(図示せず)に自己組立方式によって形成される。前記親水性分子層(図示せず)は、例えば、APTES(aminopropyl−triethoxysilane)及びMPTMS[(3−mercaptopropyl)trimethoxysilane]のような親水性分子を含みうる。
【0031】
チャンネル層C1の両端に各々接触したソース電極S1及びドレイン電極D1が備えられている。ソース電極S1及びドレイン電極D1は、チャンネル層C1の両端から疎水性層L2に拡張された構造を有することができる。ソース電極S1及びドレイン電極D1は、金(Au)やパラジウム(Pd)のような金属や、金属酸化物または導電性不純物が高濃度ドーピングされた半導体からなりうる。
【0032】
チャンネル層C1の上側に第1電荷トラップ層CT1が備えられうる。第1電荷トラップ層CT1は、場合に応じては、浮遊ゲート(floating gate)とも呼ばれる。第1電荷トラップ層CT1は、複数の第2ナノ構造体n2を含むことができる。第2ナノ構造体n2は、第1ナノ構造体n1と異なる構造を有することができる。例えば、第2ナノ構造体n2は、ナノパーティクルでありうる。前記ナノパーティクルは、金属、金属酸化物及び半導体のうち、少なくともいずれか1つを含みうる。一例として、前記第2ナノ構造体n2は、金(Au)のような金属から形成されたナノパーティクルでありうる。
【0033】
チャンネル層C1と第1電荷トラップ層CT1との間に第1トンネル絶縁層TL1が備えられうる。第1トンネル絶縁層TL1は、チャンネル層C1上に順次に備えられた第1層L10及び第2層L20を含みうる。第1層L10は、ソース電極S1及びドレイン電極D1上に延びた構造を有し、第2層L20は、ソース電極S1とドレイン電極D1との間のチャンネル層C1の上側に備えられうる。第2層L20が備えられていない第1層L10上には、第3層L30がさらに備えられうる。第1層L10は、例えば、SiO2、Al2O3、ZrO2、HfO2及びその他異なる絶縁物質で形成され、例えば、約10nm以下、さらに薄くする場合は、1〜5nm程度の厚さに形成されうる。第2層L20は、第2ナノ構造体n2の容易な吸着のための吸着層であって、親水性分子層または疎水性分子層でありうる。第2ナノ構造体n2の種類によって、第2層L20の物質が決定されうる。第3層L30は、第2ナノ構造体n2が吸着されない非吸着層でありうる。第3層L30は、第2層L20とは逆特性を有しうる。すなわち、第2層L20が親水性分子層である場合、第3層L30は疎水性分子層でありうる。逆に、第2層L20が疎水性分子層である場合、第3層L30は、親水性分子層でありうる。第2ナノ構造体n2は、第3層L30には吸着されず、第2層L20にのみ吸着されるために、第1電荷トラップ層CT1は、第2層L20上に自己組立方式で形成されうる。第2ナノ構造体n2がAuナノパーティクルである場合、第2層L20はAPTESのような親水性分子で形成された層であって、第3層L30はOTS、OTMS、OTEのような疎水性分子からなる層でありうる。第2ナノパーティクルn2及び第1層L10の物質によって、第2層L20は必要ないこともある。また、場合によっては、第2層L20のみ備え、第3層L30は備えないこともある。また他の場合、第1層L10をソース電極S1及びドレイン電極D1間のチャンネル層C1上にのみ形成し、第2層L20及び第3層L30を備えないこともある。
【0034】
第1電荷トラップ層CT1と第3層L30上に第1ブロッキング絶縁層BL1が備えられうる。第1ブロッキング絶縁層BL1は、例えば、SiO2、Al2O3、ZrO2、HfO2及びその他の異なる絶縁物質からなった層でありうる。第1ブロッキング絶縁層BL1は、非疎水性層L1及び第1層L10と同じか、異なる物質で形成されうる。第1ブロッキング絶縁層BL1の厚さは、第1層L10より厚くてもよい。例えば、第1ブロッキング絶縁層BL1の厚さは、数十nm以上でありうる。
第1電荷トラップ層CT1の上側の第1ブロッキング絶縁層BL1上に第1コントロールゲートG1が備えられうる。第1コントロールゲートG1はAuやパラジウム(Pd)のような金属や、金属酸化物または導電性不純物が高濃度ドーピングされた半導体で形成されうる。
【0035】
図1では、シングルゲート構造を有する半導体素子について図示したが、本発明の他の実施例によれば、ダブルゲート構造を有する半導体素子も可能である。その例が、図2及び図3に示されている。
【0036】
図2は、本発明の他の実施例による半導体素子を示す。図2に示すように、基板SUB1’の上層部内に第2コントロールゲートG2が備えられうる。基板SUB1’は半導体基板であり、第2コントロールゲートG2は、導電性不純物が高濃度でドーピングされた領域でありうる。第2コントロールゲートG2は、チャンネル層C1の下でソース電極S1及びドレイン電極D1の下方に拡張された構造を有することができるが、チャンネル層C1の下方にのみ備えられることもある。第2コントロールゲートG2とチャンネル層C1との間の非疎水性層L1はゲート絶縁層でありうる。図2で非疎水性層L1及びその上部構造は、図1のそれと同一でありえる。
【0037】
本発明のさらに他の実施例によれば、図2の第2コントロールゲートG2とチャンネル層C1との間に第2電荷トラップ層がさらに備えられうる。その例が図3に示されている。
【0038】
図3に示すように、第2コントロールゲートG2とチャンネル層C1との間に第2電荷トラップ層CT2がさらに備えられている。第1電荷トラップ層CT1と同様に、第2電荷トラップ層CT2は浮遊ゲートとも呼ばれる。第2電荷トラップ層CT2は、ナノ構造体を含むことができる。例えば、第2電荷トラップ層CT2は、第1電荷トラップ層CT1と類似するか、同じ層でありうる。すなわち、第2電荷トラップ層CT2は、第2ナノ構造体n2と類似するか、同じナノ構造体n2’を含むことができる。しかし、本発明はこれに限定されない。第2電荷トラップ層CT2は、第1電荷トラップ層CT1と異なる構造及び物質から構成されうる。第2電荷トラップ層CT2と第2コントロールゲートG2との間にいくつかの層L10’、L20’、L30’が備えられうる。さらに具体的に説明すれば、第2コントロールゲートG2上に第4層L10’が備えられ、第2電荷トラップ層CT2と第4層L10’との間に第5層L20’がさらに備えられうる。第5層L20’は、ナノ構造体n2’の吸着のための吸着層でありうる。第5層L20’周囲の第4層L10’上には第6層L30’がさらに備えられうる。第6層L30’は、ナノ構造体n2’が吸着されない非吸着層でありうる。第2電荷トラップ層CT2と第2コントロールゲートG2との間に備えられた第4及び第5層L10’、L20’は、第2ブロッキング絶縁層を構成しうる。第4ないし第6層L10’、L20’、L30’の物質は、各々第1ないし第3層L10、L20、L30の物質に対応しうる。したがって、第2電荷トラップ層CT2は、第5層L20’上に自己組立方式で形成された層でありうる。また第2層L20及び第3層L30を具備させることが選択的(optional)であるように、第5層L20’及び第6層L30’を具備させることも選択的である。第6層L30’上に第2電荷トラップ層CT2を覆う非疎水性層L1’が備えられうる。非疎水性層L1’は、図1の非疎水性層L1に対応しうる。第2電荷トラップ層CT2とチャンネル層C1との間の非疎水性層L1’は、第2トンネル絶縁層でありうる。非疎水性層L1’上に形成される構造は、図1で非疎水性層L1上に形成される構造と類似しうる。
【0039】
図2及び図3では、第2コントロールゲートG2が基板SUB1’の上層部内に備えられたが、本発明の他の実施例によれば、基板上に第2コントロールゲートを別途の層(金属層またはドーピングされた半導体層)で備えることもできる。また、図3で、第1電荷トラップ層CT1及び第1コントロールゲートG1のない構造も可能である。すなわち、ボトム(bottom)シングルゲート構造も可能である。
【0040】
図4Aないし図4Gは、本発明の実施例による半導体素子の製造方法を示す斜視図である。図4Aに示すように、基板SUB1上に非疎水性層L1を形成しうる。非疎水性層L1は、親水性層でありうる。例えば、非疎水性層L1は、SiO2層、ガラス(Glass)、Al2O3層、ZrO2層、HfO2層のような絶縁物質層でありうる。非疎水性層L1上に非疎水性層L1の一部(以下、第1領域)を露出させる開口部を有する疎水性層L2を形成しうる。疎水性層L2は、OTS、OTMS、OTEのような疎水性分子を含む層でありうる。疎水性層L2を形成する方法にちういてさらに具体的に説明すれば、まず非疎水性層L1の前記第1領域上にレジン膜(図示せず)を形成した後、基板SUB1を疎水性分子が溶けている溶液に入れれば、前記レジン膜のない部分にのみ前記疎水性分子が吸着されるので、疎水性層L2を形成しうる。前記レジン膜は、感光膜であり、例えば、フォトリソグラフィ法などで形成されうる。また、前記疎水性分子が溶けている溶液の溶媒は、ヘキサンのようにレジン膜を溶かさないものでありうる。疎水性層L2の形成後、前記レジン膜はアセトンのような溶媒を利用して選択的に除去しうる。疎水性層L2を形成する方法は、多様に変化されうる。例えば、疎水性層L2を形成するのに、微細接触プリンティング(microcontact printing)やフォトリソグラフィ法を利用しても良い。
【0041】
ここで、図示していないが、非疎水性層L1の露出された領域、すなわち、前記第1領域に親水性分子層をさらに具備させうる。このために、基板SUB1を親水性分子が分散された溶液に入れることができる。この場合、前記親水性分子は、非疎水性層L1にのみ吸着され、疎水性層L2には吸着されない。前記親水性分子は、例えば、APTES及びMPTMSなどであり、前記親水性分子が分散された溶液の溶媒は、エタノール、ヘキサンなどでありうる。非疎水性層L1自体が親水性層であるので、前記親水性分子層の形成は選択的である。
【0042】
図4Bに示すように、多数の第1ナノ構造体n1が分散された溶液(以下、第1ナノ構造体溶液)NS1を準備する。第1ナノ構造体n1は、ナノワイヤー、例えば、炭素ナノチューブでありうる。第1ナノ構造体溶液NS1の溶媒はジクロロベンゼンのように第1ナノ構造体n1に影響を与えないものでありうる。第1ナノ構造体溶液NS1に図4Aの構造物を入れる。第1ナノ構造体n1は、疎水性層L2には吸着されず、非疎水性層L1(例えば、親水性層)にのみ吸着されるために、疎水性層L2が形成されない非疎水性層L1上に自己組立方式により形成される。その結果物が図4Cに図示されている。
【0043】
図4Cにおいて、多数の第1ナノ構造体n1は、1つのチャンネル層C1を構成しうる。このように、自己組立方式を利用すれば、基板SUB1の所望の位置に所望の形状のナノ構造チャンネル層C1を容易に形成しうる。
【0044】
図4Dに示すように、チャンネル層C1の両端に各々接するソース電極S1及びドレイン電極D1を形成する。ソース電極S1及びドレイン電極D1は、チャンネル層C1の両端で疎水性層L2に拡張された構造で形成しうる。ソース電極S1及びドレイン電極D1はAuやPdなどの金属や、金属酸化物で形成するか、または導電性不純物が高濃度ドーピングされた半導体で形成しうる。この際、膜蒸着のためにスパッタリング法及び熱蒸発法のようなPVD(physical vapor deposition)やCVD(chemical vapor deposition)などを使用し、蒸着膜のパターニングのために、フォトリソグラフィや電子ビーム(E−beam)リソグラフィなどの方法を使用しうる。
【0045】
図4Eに示すように、疎水性層L2上にチャンネル層C1、ソース電極S1及びドレイン電極D1を覆う第1絶縁層L10を形成しうる。第1絶縁層L10は、例えば、SiO2、Al2O3、ZrO2、HfO2及びその他の異なる絶縁物質で形成し、約10nm以下、例えば、1〜5nm程度の厚さに形成しうる。第1絶縁層L10の形成にCVD、PE(plasma enhanced)−CVD及びALD(atomic layer deposition)などの方法を利用しうる。第1絶縁層L10を形成する工程は、第1ナノ構造体n1の特性に影響を与えない。
【0046】
図4Fに示すように、ソース電極S1とドレイン電極D1との間のチャンネル層C1の上側の第1絶縁層L10上に第2絶縁層L20を形成し、第2絶縁層L20が形成されていない第1絶縁層L10上に第3絶縁層L30を形成しうる。第3絶縁層L30を先に形成した後、第2絶縁層L20を形成することができ、その反対の場合もある。第2絶縁層L20は、第2ナノ構造体n2(図4G参照)を吸着する特性を有する吸着層であり、第3絶縁層L30は、第2ナノ構造体n2を吸着しない非吸着層でありうる。第2及び第3絶縁層L20、L30のうち、いずれか1つは親水性であり、他の1つは疎水性でありうる。例えば、第2絶縁層L20が親水性層であり、第3絶縁層L30が疎水性層でありうる。この場合、まず図4Aの疎水性層L2を形成する方法と類似した方法で第3絶縁層L30を形成した後、第2絶縁層L20を形成しうる。この際、第2絶縁層L20を形成するために、第3絶縁層L30が形成された基板SUB1を、親水性分子が分散された溶液に入れることができる。この場合、前記親水性分子は、第1絶縁層L10にのみ吸着され、第3絶縁層L30には吸着されないので、図4Fのような構造が得られる。前記親水性分子は、例えば、APTES及びMPTMSなどであり、前記親水性分子が分散された溶液の溶媒は、エタノール、ヘキサンでありうる。場合によっては、第3絶縁層L30は形成せず、第2絶縁層L20のみを形成するか、第2及び第3絶縁層L20、L30の両方を全て形成しないこともある。
【0047】
図4Gに示すように、多数の第2ナノ構造体n2が分散された溶液(以下、第2ナノ構造体溶液)NS2を準備する。第2ナノ構造体n2は、例えば、ナノパーティクルでありうる。第2ナノ構造体溶液NS2の溶媒は、純水(deionized water)でありうる。第2ナノ構造体溶液NS2に図4Fの構造体を入れる。第2ナノ構造体n2は、第2絶縁層L20にのみ吸着され、第3絶縁層L30には吸着されないために、第2絶縁層L20上に自己組立方式により形成される。その結果物が図4Hに図示されている。
【0048】
図4Hで、自己組立方式により形成された多数の第2ナノ構造体n2は、第1電荷トラップ層CT1を構成しうる。このように、自己組立方式を利用すれば、ナノ構造の第1電荷トラップ層CT1を基板SUB1の所望の位置に、所望の形状に容易に形成しうる。
【0049】
図4Iに示すように、第3絶縁層L30上に第1電荷トラップ層CT1を覆う第1ブロッキング絶縁層BL1を形成する。第1ブロッキング絶縁層BL1は、例えば、SiO2、Al2O3、ZrO2、HfO2及びその他の異なる絶縁物質で形成しうる。第1ブロッキング絶縁層BL1は、非疎水性層L1及び第1絶縁層L10と同じか、異なる物質で形成しうる。そして、第1ブロッキング絶縁層BL1は、第1絶縁層L10より厚く、例えば、約数十nm以上の厚さに形成しうる。第1ブロッキング絶縁層BL1は、CVD、PE−CVD、ALDなどの方法で形成し、このような工程中で、第2ナノ構造体n2の特性は変わらない。第1ブロッキング絶縁層BL1上に第1コントロールゲートG1を形成する。第1コントロールゲートG1は、チャンネル層C1の中央部上側を通る第1部分P1と第1部分P1の一端から延びた第2部分P2を含むことができる。第2部分P2は、第1部分P1に垂直になる。第1コントロールゲートG1の形は、多様に変化されうる。第1コントロールゲートG1は、AuやPdのような金属や、金属酸化物または導電性不純物が高濃度ドーピングされた半導体で形成しうる。この際、膜蒸着のためにスパッタリング法及び熱蒸発法のようなPVDやCVDなどを使用し、蒸着された膜のパターニングのためにフォトリソグラフィや電子ビームリソグラフィなどの方法を使用しうる。図4IのI−I’線による断面図が図1の構造に対応しうる。
【0050】
図4Aないし図4Iでは、図1のようなシングルゲート構造を有する半導体素子を製造する方法について説明したが、本実施例を変形すれば、図2及び図3のようなダブルゲート構造の半導体素子を製造しうる。
【0051】
例えば、図4Aの段階で、非疎水性層L1を形成する前または後に、基板SUB1の上層部に導電性不純物を高濃度ドーピングすれば、図2の第2コントロールゲートG2を形成しうる。基板SUB1の上層部をドーピングして第2コントロールゲートG2を形成する代わりに、基板SUB1上に別途の層構造で第2コントロールゲートを形成しても良い。また、第1電荷トラップ層CT1を形成する方法と類似した方法で、第2コントロールゲートG2とチャンネル層C1との間に図3の第2電荷トラップ層CT2を形成しうる。
【0052】
このように、本発明の実施例によれば、所定のナノ構造体、例えば、ナノワイヤー(炭素ナノチューブ)やナノパーティクルを基板の所望の領域に容易に配列させうる。また、相異なる少なくとも2つのナノ構造体を1つの素子に共に適用させうる。したがって、本発明の実施例を利用すれば、1つ以上のナノ構造体を適用した高性能の多様な素子を容易に製造しうる。
【0053】
以下、本発明の実施例による半導体素子の動作方法、特性及び適用分野について説明する。
【0054】
図1の素子の場合、第1電荷トラップ層CT1に電子または正孔をトラップさせた後、ソース電極S1、ドレイン電極D1及び第1コントロールゲートG1に正常動作電圧を印加して動作させうる。また図1の素子を使用する間に、第1電荷トラップ層CT1にトラップされる電荷の種類を変えられる。第1電荷トラップ層CT1に電子をトラップさせるためには、第1コントロールゲートG1に正(+)の高電圧、例えば、+10V程度の電圧を印加しうる。この際、前記正(+)の高電圧により電子がチャンネル層C1から第1電荷トラップ層CT1に移動して、トラップされうる。一方、正孔をトラップさせるためには、第1コントロールゲートG1に負(−)の高電圧、例えば、−10V程度の電圧を印加しうる。この際、前記負(−)の高電圧により正孔がチャンネル層C1から第1電荷トラップ層CT1に移動してトラップされうる。第1コントロールゲートG1に正(+)または負(−)の高電圧を印加して第1電荷トラップ層CT1にいかなる電荷(電子または正孔)をトラップさせるかによって、図1の素子の特性が変わりうる。例えば、第1コントロールゲートG1に負(−)の高電圧を印加して第1電荷トラップ層CT1に正孔をトラップさせた場合、前記正常動作電圧範囲で図1の素子はn型チャンネルを有するトランジスタ(以下、n型トランジスタ)の特性を示しうる。また、第1コントロールゲートG1に正(+)の高電圧を印加して第1電荷トラップ層CT1に電子をトラップさせた場合、前記正常動作電圧範囲で図1の素子は、p型チャンネルを有するトランジスタ(以下、p型トランジスタ)の特性を示しうる。これと関連して、図5を参照しつつ詳細に説明する。
【0055】
図5は、図1の素子のゲート電圧Vg−ドレイン電流Id特性を示すグラフである。ここで、ゲート電圧Vgは、第1コントロールゲートG1に印加する電圧を意味し、ドレイン電流Idは、ソース電極S1とドレイン電極D1との間に流れる電流を意味する。ゲート電圧Vgを変化させつつ、ドレイン電流Idを測定し、この際、ソース電極S1とドレイン電極D1との間に1V程度の電圧を印加した。
【0056】
図5に示すように、ゲート電圧Vgが−10Vから+10Vに増加する時のグラフ(以下、第1グラフと称する)G1とゲート電圧Vgが+10Vから−10Vに減少する時のグラフ(以下、第2グラフと称する)G2は、明確な差があるということが分かる。すなわち、ヒステリシス(hysteresis)が明確である。さらに具体的に説明すれば、−10Vのゲート電圧Vgを印加した後、ゲート電圧Vgを増加させれば、+10Vのゲート電圧Vgが印加されるまで、第1グラフG1の特性に従う。−10Vのゲート電圧Vgが印加されれば、第1電荷トラップ層CT1に正孔がトラップされ、前記トラップされた正孔により、チャンネル層C1に印加される電界(electric field)が正(+)の方向に増加する。したがって、第1グラフG1は、全体として負(−)の方向に偏る。一旦、第1電荷トラップ層CT1に正孔がトラップされれば、臨界電圧以下の正(+)の電圧までは第1電荷トラップ層CT1にトラップされた電荷は正孔として維持されていて、臨界電圧以上の正(+)の高電圧が印加される時、第1電荷トラップ層CT1にトラップされた電荷の種類が電子に変われる。前記臨界電圧以上の正(+)の高電圧に対応する+10Vのゲート電圧Vgを印加した後、ゲート電圧Vgを減少させれば、−10Vのゲート電圧Vgが印加されるまで第2グラフG2の特性に従う。+10Vのゲート電圧Vgが印加されれば、第1電荷トラップ層CT1に電子がトラップされ、前記トラップされた電子により、チャンネル層C1に印加される電界が負(−)の方向に減少する。したがって、第2グラフG2は第1グラフG1より全体的に正(+)の方向に偏る。
【0057】
このように第1電荷トラップ層CT1にいかなる電荷がトラップされるかによって、ゲート電圧Vg−ドレイン電流Id特性が大きく変われる。第1グラフG1と第2グラフG2は、所定の電圧範囲内で互いに反対となる特性を示しうる。例えば、約−4Vないし約+5Vのゲート電圧Vg範囲(以下、第1範囲)R1で、ゲート電圧Vgが増加することによって、第1グラフG1は増加する一方、第2グラフG2は減少する。ゲート電圧Vgが増加することによって、ドレイン電流Idが増加することはn型トランジスタの特徴であり、ゲート電圧Vgが増加することによって、ドレイン電流Idが減少することは、p型トランジスタの特徴である。正常動作電圧は、前記第1範囲R1内にありえる。したがって、本発明の実施例による半導体素子は、第1電荷トラップ層CT1にトラップされた電荷の種類によってn型トランジスタ特徴またはp型トランジスタ特徴を有することができる。これは本発明の実施例による素子を使用する時、所定の第1目的のために、n型トランジスタとして利用していて、所定の第2目的のために、型(type)を変換させて、p型トランジスタとして利用できるということを意味する。このように本発明の実施例による半導体素子は可逆的型変換(type−switching)素子(トランジスタまたはメモリ素子)であるために、多様な利点を有する。例えば、本発明の実施例を利用すれば、再構成可能回路(reconfigurable circuit)を製作しうる。
【0058】
図6は、図1の素子に印加するゲート電圧Vgの波形図及びゲート電圧Vgによるドレイン電流Idの変化を示すグラフである。図6に示すように、正(+)の高電圧を第1コントロールゲートG1に印加した後、小さな強度の第1電圧V1を印加した時、第1電圧V1の波形とそのV1により発生するドレイン電流Idの波形は反対である。これは、前記正(+)の高電圧を第1コントロールゲートG1に印加すれば、素子はp型トランジスタの特徴を示すことを示す。一方、負(−)の高電圧を第1コントロールゲートG1に印加した後、小さな強度の第2電圧V2を印加した時、第2電圧V2の波形とそのV2により発生するドレイン電流Idの波形は類似した傾向を示す。これは、前記負(−)の高電圧を第1コントロールゲートG1に印加すれば、素子はn型トランジスタの特徴を示す。
【0059】
一方、本発明の実施例による半導体素子をメモリ素子として利用する場合、第1電荷トラップ層CT1にいかなる電荷(電子または正孔)がトラップされたかによって、または電荷のトラップ如何によって、ドレイン電流Idの大きさは変われる。このような原理を利用すれば、第1電荷トラップ層CT1をメモリ層として利用した不揮発性メモリ素子を具現しうる。
【0060】
図7は、図2の素子、すなわち、ダブルゲート素子に印加する2種のゲート電圧(以下、第1及び第2ゲート電圧)Vg1、Vg2の波形図及び第1及び第2ゲート電圧Vg1、Vg2によるドレイン電流Idの変化を示すグラフである。第1及び第2ゲート電圧Vg1、Vg2は、各々図2の第1及び第2コントロールゲートG1、G2に印加する電圧を示す。
【0061】
図7に示すように、+10Vの第1ゲート電圧Vg1を印加した後、第2コントロールゲートG2に正常動作電圧レベルの第1電圧V1’を印加すれば、そのV1’により発生するドレイン電流Idの波形と第1電圧V1’の波形は反対である。これは+10Vの第1ゲート電圧Vg1を印加すれば、素子はp型トランジスタの特徴を示すことを意味する。また、第1コントロールゲートG1で第1電荷トラップ層CT1に電子をトラップさせた後、第2コントロールゲートG2で素子を正常動作させうることを示す。一方、−10Vの第1ゲート電圧Vg1を印加した後、第2コントロールゲートG2に正常動作電圧レベルの第2電圧V2’を印加すれば、そのV2’により発生するドレイン電流Idの波形と第2電圧V2’の波形は類似している。これは−10Vの第1ゲート電圧Vg1を印加すれば、素子はn型トランジスタの特徴を示すことを意味する。また、第1コントロールゲートG1で第1電荷トラップ層CT1に正孔をトラップさせた後、第2コントロールゲートG2で素子を正常動作させうることを示す。換言すれば、図2の素子の場合、第1電荷トラップ層CT1に電子または正孔をトラップさせた後、ソース電極S1、ドレイン電極D1及び第1コントロールゲートG1に正常動作電圧を印加するか、ソース電極S1、ドレイン電極D1及び第2コントロールゲートG2に正常動作電圧を印加しうる。図2の素子もトランジスタやメモリ素子として利用しうる。
【0062】
図8A及び図8Bは、図3の構造を有するが、製造方法で多少の差を有する二素子のゲート電圧Vg−ドレイン電流Id特性を示すグラフである。ここで、ゲート電圧Vgは、第1コントロールゲートG1に印加する電圧を意味し、ドレイン電流Idは、ソース電極S1とドレイン電極D1との間に流れる電流を意味する。ゲート電圧Vgを変化させつつ、ドレイン電流Idを測定し、この際、ソース電極S1とドレイン電極D1との間に1V程度の電圧を印加した。
【0063】
図8Aの場合、図5と非常に類似した様相を示す。すなわち、−4Vないし+5Vのゲート電圧Vg範囲で、ゲート電圧Vgが増加するにつれて、第1グラフG1’はn型トランジスタの特徴を示し、第2グラフG2’はp型トランジスタの特徴を示す。
【0064】
一方、図8Bの場合、正(+)の高電圧を印加した時のドレイン電流Idは0.2μA程度であって、図8Aでの0.4μAに比べて相当低くなったことが分かる。また、−10Vないし0Vまで第1及び第2グラフG1”、G2”はいずれもp型トランジスタの特性を示すことが分かる。
【0065】
すなわち、図8Aに対応する素子の場合、n型トランジスタの特性とp型トランジスタの特性とが均衡をなす一方、図8Bに対応する素子の場合、n型トランジスタの特性よりp型トランジスタの特性が強いことが分かる。このような図8Aと図8Bとの差から、構造が類似するとしても、製造方法によって履歴現状の様相、すなわち、ゲート電圧Vg−ドレイン電流Id特性は相異なることが分かる。これは図1及び図2の素子についても同様である。
【0066】
図3の素子を動作させるに当たって、第1電荷トラップ層CT1に電子または正孔をトラップさせ、第2電荷トラップ層CT2に電子または正孔をトラップさせた後、ソース電極S1、ドレイン電極D1及び第1コントロールゲートG1に正常動作電圧を印加するか、ソース電極S1、ドレイン電極D1及び第2コントロールゲートG2に正常動作電圧を印加しうる。また図3の素子は、図1及び図2の素子と同様にトランジスタやメモリ素子として利用しうる。図3の素子は、二つの電荷トラップ層CT1、CT2を有するために、1つの電荷トラップ層CT1を有する図1及び図2の素子より多様な状態を有することができる。図3の素子をメモリ素子として利用する場合、第1電荷トラップ層CT1にトラップされる電荷の種類及び第2電荷トラップ層CT2にトラップされる電荷の種類によって、図3の素子は相異なる4つの状態、すなわち、(0、0)、(1、0)、(0、1)及び(1、1)に対応する状態を有する。前記4つの状態は各々図9Aないし図9Dの状態に対応しうる。
【0067】
図9Aに示すように、第1電荷トラップ層CT1及び第2電荷トラップ層CT2にいずれも電子がトラップされている。このために、第1コントロールゲートG1及び第2コントロールゲートG2に正(+)の高電圧を印加しうる。
【0068】
図9Bに示すように、第1電荷トラップ層CT1には正孔がトラップされ、第2電荷トラップ層CT2には電子がトラップされている。このために、第1コントロールゲートG1に負(−)の高電圧を印加し、第2コントロールゲートG2に正(+)の高電圧を印加しうる。
【0069】
図9Cに示すように、第1電荷トラップ層CT1には、電子がトラップされ、第2電荷トラップ層CT2には正孔がトラップされている。このために、第1コントロールゲートG1に正(+)の高電圧を印加し、第2コントロールゲートG2に負(−)の高電圧を印加しうる。図9Cの状態は、チャンネル層C1の一側に正孔がトラップされ、他側に電子がトラップされるという点で、図9Bの状態と類似するといえる。しかし、チャンネル層C1を中心にチャンネル層C1の上側の構成と下側の構成とが完全に対称をなさねば、図9Bと図9Cとの状態は相異なる抵抗を示しうる。さらに具体的に、第1トンネル絶縁層TL1と第2トンネル絶縁層L10’+L20’との厚さ及び物質の差、そして第1及び第2電荷トラップ層CT1、CT2の物質及び大きさの差などがある時、それによって、図9Bと図9Cとの状態は相異なる抵抗を示しうる。
【0070】
図9Dに示すように、第1電荷トラップ層CT1及び第2電荷トラップ層CT2にいずれも正孔がトラップされている。このために、第1コントロールゲートG1及び第2コントロールゲートG2に負(−)の高電圧を印加しうる。
【0071】
したがって、本発明の実施例によれば、1つの単位メモリセルが4つの相異なる抵抗状態を有するマルチビット(multi−bit)メモリ素子の具現が可能である。
【0072】
図10は、図3の素子の第1及び第2コントロールゲートG1、G2に印加する二電圧(すなわち、第1及び第2ゲート電圧)Vg1、Vg2とそれによるドレイン電流Idの変化を示す。本結果は、図3の構造を有するが、図8Aに対応する特性を有する素子に対する結果である。このような結果を得るために使用したドレイン電圧、すなわち、ソース電極S1とドレイン電極D1との間の電圧は1V程度であった。
【0073】
図10に示すように、(0、0)状態は、第1及び第2コントロールゲートG1、G2に+10Vを印加した後の状態を、(1、0)状態は、第1コントロールゲートG1に−10Vの電圧を印加し、第2コントロールゲートG2に+10Vの電圧を印加した後の状態を、(0、1)状態は、第1コントロールゲートG1に+10Vの電圧を印加し、第2コントロールゲートG2に−10Vの電圧を印加した後の状態を、そして、(1、1)状態は、第1及び第2コントロールゲートG1、G2に−10Vを印加した後の状態を示す。(0、0)、(1、0)、(0、1)及び(1、1)状態でドレイン電流Idは互いに異なることが分かる。
【0074】
以上、多くの事項が具体的に記載されているが、それらは発明の範囲を限定するものというより、望ましい実施例の例示として解釈されねばならない。例えば、本発明が属する技術分野で通常の知識を有する者ならば、図1ないし図3の構造及び図4Aないし図4Iの製造方法から多様な変化が可能であるということが分かることである。具体例として、図1ないし図3でチャンネル層C1は炭素ナノチューブではない、他の双極性物質、例えば、グラフェン(graphene)で形成されうるということが分かるであろう。また、本発明の思想(idea)を利用して、ここに具体的に開示されていない他の素子を製造されうるということが分かるであろう。したがって、本発明の範囲は説明された実施例によって決まるものではなく、特許請求の範囲に記載の技術的思想によってのみ決まるべきである。
【符号の説明】
【0075】
SUB1 基板
C1 チャンネル層
n1 第1ナノ構造体
L1 非疎水性層
L2 疎水性層
S1 ソース電極
D1 ドレイン電極
CT1 第1電荷トラップ層
n2 第2ナノ構造体
L10 第1層
L20 第2層
L30 第3層
【技術分野】
【0001】
本発明は、半導体素子とその製造及び動作方法に関する。
【背景技術】
【0002】
シリコン(Si)基盤の半導体素子は、いままで急速度に高集積化及び高性能化されてきた。しかし、Si物質の特性限界と製造工程の限界などによって、今後、Si基盤の半導体素子のさらなる高集積化及び高性能化は難しいと予想されている。
【0003】
そこで、Si基盤の半導体素子の限界を乗越える次世代素子についての研究が進行しつつある。例えば、炭素ナノチューブ(carbon nanotube;CNT)のようなナノ構造体を適用して優秀な性能の微細素子を製造しようとする試みがなされている。炭素ナノチューブは、直径が数ないし数十nm程度と非常に小さく、素子の微細化に有利であり、高い移動度(mobility)、高い電気伝導度、高い熱伝導度、強い機械的強度など優秀な特性を有する。したがって、炭素ナノチューブは、既存素子の限界を乗越える物質として注目されている。
【0004】
しかし、炭素ナノチューブを半導体素子に適用するに当たって、解決しなければならない問題点があるために、まだこれを適用した素子の具現が容易ではない。代表的なものとして、炭素ナノチューブを再現性があるように合成し難いという問題と、合成された炭素ナノチューブを取扱い(handling)難いという問題がある。例えば、炭素ナノチューブを利用して素子を具現するには、炭素ナノチューブを素子製作用基板の所望の領域に正確に配列しうる技術が要求される。その他にも、1つの素子に炭素ナノチューブとそれと異なるナノ構造体を共に適用するのが、容易ではないので、高性能の多様な素子の具現に制約がある。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の一側面(aspect)は、ナノ構造体を含む半導体素子を提供する。本発明の他の側面は、前記半導体素子の製造方法を提供する。本発明のさらに他の側面は、前記半導体素子の動作方法を提供する。
【課題を解決するための手段】
【0006】
本発明の一実施例は、第1ナノ構造体を含むチャンネル層と、前記チャンネル層の両端に各々接触したソース及びドレインと、前記チャンネル層上に備えられた第1トンネル絶縁層と、前記第1トンネル絶縁層上に備えられ、前記第1ナノ構造体と異なる第2ナノ構造体を含む第1電荷トラップ層と、前記第1電荷トラップ層上に備えられた第1ブロッキング絶縁層と、前記第1ブロッキング絶縁層上に備えられた第1コントロールゲートと、を含む半導体素子を提供する。
【0007】
前記第1ナノ構造体は、双極性を有することができる。前記第1ナノ構造体は、ナノワイヤーでありうる。
【0008】
前記ナノワイヤーは、炭素ナノチューブでありうる。
【0009】
前記第2ナノ構造体は、ナノパーティクルでありうる。
【0010】
前記チャンネル層は、親水性層上に備えられる。前記チャンネル層の周りの前記親水性層上に疎水性層が備えられ、前記疎水性層上に前記ソース及び前記ドレインが備えられうる。
【0011】
前記第1トンネル絶縁層は、順次積層された第1及び第2絶縁層を含み、前記第2絶縁層は、親水性分子層または疎水性分子層でありうる。
【0012】
前記チャンネル層と離隔された第2コントロールゲートがさらに備えられ、前記第1及び第2コントロールゲート間に前記チャンネル層が備えられうる。
【0013】
前記チャンネル層と前記第2コントロールゲートとの間に第2電荷トラップ層と、前記チャンネル層と前記第2電荷トラップ層との間に第2トンネル絶縁層と、前記第2電荷トラップ層と前記第2コントロールゲートとの間に第2ブロッキング絶縁層とがさらに備えられうる。
【0014】
前記第2電荷トラップ層は、ナノ構造体、例えば、ナノパーティクルを含みうる。
【0015】
本実施例の半導体素子は、トランジスタまたは不揮発性メモリ素子でありうる。
【0016】
本発明の他の実施例は、基板上に第1ナノ構造体を含むチャンネル層を形成する段階と、前記チャンネル層の両端に各々接触するソース及びドレインを形成する段階と、前記チャンネル層上に第1トンネル絶縁層を形成する段階と、前記第1トンネル絶縁層上に前記第1ナノ構造体と異なる第2ナノ構造体を含む第1電荷トラップ層を形成する段階と、前記第1電荷トラップ層上に第1ブロッキング絶縁層を形成する段階と、前記第1ブロッキング絶縁層上に第1コントロールゲートを形成する段階と、を含む半導体素子の製造方法を提供する。
【0017】
前記第1ナノ構造体は、双極性を有することができる。前記チャンネル層を形成する段階は、前記基板上に非疎水性層を形成する段階と、前記非疎水性層上に前記非疎水性層の第1領域を露出させる開口部を有する疎水性層を形成する段階と、前記開口部により露出された前記第1領域に多数の前記第1ナノ構造体を吸着させる段階と、を含みうる。
【0018】
前記第1ナノ構造体は、ナノワイヤーでありうる。前記ナノワイヤーは、炭素ナノチューブでありうる。
【0019】
前記第1トンネル絶縁層を形成する段階は、前記チャンネル層、前記ソース及び前記ドレインを覆う絶縁層を形成する段階と、前記ソース及び前記ドレインとの間の前記チャンネル層の上方の前記絶縁層上に前記第2ナノ構造体を吸着する吸着層を形成する段階と、を含むことができる。
【0020】
本実施例の製造方法は、前記絶縁層を形成する段階と前記吸着層を形成する段階との間に、前記絶縁層の前記吸着層形成領域以外の領域上に前記第2ナノ構造体を吸着しない非吸着層を形成する段階と、をさらに含みうる。
【0021】
前記第2ナノ構造体は、ナノ構造体、例えば、ナノパーティクルでありうる。
【0022】
本実施例の製造方法は、前記チャンネル層と離隔された第2コントロールゲートを形成する段階をさらに含みうる。この際、前記チャンネル層は、前記第1及び第2コントロールゲート間に備えられうる。
【0023】
本実施例の製造方法は、前記第2コントロールゲートと前記チャンネル層との間に第2電荷トラップ層を形成する段階と、前記第2コントロールゲートと前記第2電荷トラップ層との間に第2ブロッキング絶縁層を形成する段階と、前記第2電荷トラップ層と前記チャンネル層との間に第2トンネル絶縁層を形成する段階と、をさらに含みうる。
【0024】
本発明のさらに他の実施例は、第1ナノ構造体を含むチャンネル層、前記チャンネル層の両端に各々接触したソース及びドレイン、前記チャンネル層上に備えられた第1トンネル絶縁層、前記第1トンネル絶縁層上に備えられて前記第1ナノ構造体と異なる第2ナノ構造体を含む第1電荷トラップ層、前記第1電荷トラップ層上に備えられた第1ブロッキング絶縁層及び前記第1ブロッキング絶縁層上に備えられた第1コントロールゲートを含む半導体素子の動作方法において、前記第1電荷トラップ層に電荷をトラップさせる段階とを含む半導体素子の動作方法を提供する。
【0025】
前記電荷は、電子または正孔でありうる。前記半導体素子は、第2電荷トラップ層及び第2コントロールゲートをさらに含み、本実施例の動作方法は、前記第2電荷トラップ層に電子または正孔をトラップさせる段階をさらに含みうる。
【発明の効果】
【0026】
本発明の実施例によれば、所定のナノ構造体、例えば、ナノワイヤやナノパーティクルを基板の所望の領域に容易に配列させることができる。また、互いに異なる少なくとも2つのナノ構造体を1つの素子に共に適用することができる。よって、本発明の実施例を利用すれば、ナノ構造体を適用した多様な素子を容易に製造することができる。
【0027】
特に、本発明の実施例による半導体素子は、可逆的型変換(type-switching)素子でありえるので、それによる多様な利点を有することができる。
【図面の簡単な説明】
【0028】
【図1】本発明の一実施例による半導体素子の断面図である。
【図2】本発明の他の実施例による半導体素子の断面図である。
【図3】本発明のさらに他の実施例による半導体素子の断面図である。
【図4A】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4B】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4C】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4D】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4E】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4F】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4G】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4H】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図4I】本発明の実施例による半導体素子の製造方法を示す斜視図である。
【図5】図1の素子のゲート電圧Vg−ドレイン電流Id特性を示すグラフである。
【図6】図1の素子に印加するゲート電圧Vgの波形図及び前記ゲート電圧Vgによるドレイン電流Idの変化を示すグラフである。
【図7】図2の素子に印加する2種のゲート電圧Vg1、Vg2の波形図及び前記2種のゲート電圧Vg1、Vg2によるドレイン電流Idの変化を示すグラフである。
【図8A】図3の構造を有する一素子のゲート電圧Vg−ドレイン電流Id特性を示すグラフである。
【図8B】図3の構造を有するが、製造方法で多少の差を有する他の素子のゲート電圧Vg−ドレイン電流Id特性を示すグラフである。
【図9A】図3の素子の相異なる4つの状態を示す断面図である。
【図9B】図3の素子の相異なる4つの状態を示す断面図である。
【図9C】図3の素子の相異なる4つの状態を示す断面図である。
【図9D】図3の素子の相異なる4つの状態を示す断面図である。
【図10】図3の素子に印加する2種のゲート電圧Vg1、Vg2の波形図及び前記2種類ゲート電圧Vg1、Vg2によるドレイン電流Idの変化を示すグラフである。
【発明を実施するための形態】
【0029】
以下、本発明の実施例による半導体素子とその製造及び動作方法を添付された図面を参照して詳細に説明する。添付された図面に示された層や領域などの幅及び厚さは、明細書の明確性のために多少誇張して図示された。詳細な説明の全般に亙って同じ参照番号は同じ構成要素を示す。
【0030】
図1は、本発明の一実施例による半導体素子の断面図である。図1に示すように、基板SUB1上にチャンネル層C1が備えられている。チャンネル層C1は、複数の第1ナノ構造体n1を含みうる。第1ナノ構造体n1は、基板SUB1上に横たえられたナノワイヤーでありうる。第1ナノ構造体n1は、n型半導体特性とp型半導体特性とをいずれも有する双極性(ambipolar)物質で構成されうる。前記双極性物質は、例えば、炭素ナノチューブ(CNT)でありうる。したがって、チャンネル層C1は炭素ナノチューブからなる複数のナノワイヤーを含むことができる。チャンネル層C1と基板SUB1との間に非疎水性層L1が備えられうる。非疎水性層L1は、基板SUB1の全面上に形成され、チャンネル層C1は非疎水性層L1の所定領域上に形成されうる。非疎水性層L1は、親水性層でありうる。例えば、非疎水性層L1は、SiO2層、ガラス、Al2O3層、ZrO2層、HfO2層のような絶縁物質層でありうる。チャンネル層C1周囲の非疎水性層L1上に疎水性層L2がさらに備えられうる。疎水性層L2は、OTS(octadecyl−trichlorosilane)、OTMS(octadecyl−trimethoxysilane)、OTE(octadecyl−triethoxysilane)のような疎水性分子を含む層でありうる。第1ナノ構造体n1は、疎水性層L2には吸着されず、非疎水性層L1(例えば、親水性層)にのみ吸着されるために、チャンネル層C1は疎水性層L2が形成されていない非疎水性層L1上に自己組立(self−assembly)方式で形成されうる。非疎水性層L1とチャンネル層C1との間に親水性分子層(図示せず)がさらに備えられうる。この場合、第1ナノ構造体n1は、前記親水性分子層(図示せず)に自己組立方式によって形成される。前記親水性分子層(図示せず)は、例えば、APTES(aminopropyl−triethoxysilane)及びMPTMS[(3−mercaptopropyl)trimethoxysilane]のような親水性分子を含みうる。
【0031】
チャンネル層C1の両端に各々接触したソース電極S1及びドレイン電極D1が備えられている。ソース電極S1及びドレイン電極D1は、チャンネル層C1の両端から疎水性層L2に拡張された構造を有することができる。ソース電極S1及びドレイン電極D1は、金(Au)やパラジウム(Pd)のような金属や、金属酸化物または導電性不純物が高濃度ドーピングされた半導体からなりうる。
【0032】
チャンネル層C1の上側に第1電荷トラップ層CT1が備えられうる。第1電荷トラップ層CT1は、場合に応じては、浮遊ゲート(floating gate)とも呼ばれる。第1電荷トラップ層CT1は、複数の第2ナノ構造体n2を含むことができる。第2ナノ構造体n2は、第1ナノ構造体n1と異なる構造を有することができる。例えば、第2ナノ構造体n2は、ナノパーティクルでありうる。前記ナノパーティクルは、金属、金属酸化物及び半導体のうち、少なくともいずれか1つを含みうる。一例として、前記第2ナノ構造体n2は、金(Au)のような金属から形成されたナノパーティクルでありうる。
【0033】
チャンネル層C1と第1電荷トラップ層CT1との間に第1トンネル絶縁層TL1が備えられうる。第1トンネル絶縁層TL1は、チャンネル層C1上に順次に備えられた第1層L10及び第2層L20を含みうる。第1層L10は、ソース電極S1及びドレイン電極D1上に延びた構造を有し、第2層L20は、ソース電極S1とドレイン電極D1との間のチャンネル層C1の上側に備えられうる。第2層L20が備えられていない第1層L10上には、第3層L30がさらに備えられうる。第1層L10は、例えば、SiO2、Al2O3、ZrO2、HfO2及びその他異なる絶縁物質で形成され、例えば、約10nm以下、さらに薄くする場合は、1〜5nm程度の厚さに形成されうる。第2層L20は、第2ナノ構造体n2の容易な吸着のための吸着層であって、親水性分子層または疎水性分子層でありうる。第2ナノ構造体n2の種類によって、第2層L20の物質が決定されうる。第3層L30は、第2ナノ構造体n2が吸着されない非吸着層でありうる。第3層L30は、第2層L20とは逆特性を有しうる。すなわち、第2層L20が親水性分子層である場合、第3層L30は疎水性分子層でありうる。逆に、第2層L20が疎水性分子層である場合、第3層L30は、親水性分子層でありうる。第2ナノ構造体n2は、第3層L30には吸着されず、第2層L20にのみ吸着されるために、第1電荷トラップ層CT1は、第2層L20上に自己組立方式で形成されうる。第2ナノ構造体n2がAuナノパーティクルである場合、第2層L20はAPTESのような親水性分子で形成された層であって、第3層L30はOTS、OTMS、OTEのような疎水性分子からなる層でありうる。第2ナノパーティクルn2及び第1層L10の物質によって、第2層L20は必要ないこともある。また、場合によっては、第2層L20のみ備え、第3層L30は備えないこともある。また他の場合、第1層L10をソース電極S1及びドレイン電極D1間のチャンネル層C1上にのみ形成し、第2層L20及び第3層L30を備えないこともある。
【0034】
第1電荷トラップ層CT1と第3層L30上に第1ブロッキング絶縁層BL1が備えられうる。第1ブロッキング絶縁層BL1は、例えば、SiO2、Al2O3、ZrO2、HfO2及びその他の異なる絶縁物質からなった層でありうる。第1ブロッキング絶縁層BL1は、非疎水性層L1及び第1層L10と同じか、異なる物質で形成されうる。第1ブロッキング絶縁層BL1の厚さは、第1層L10より厚くてもよい。例えば、第1ブロッキング絶縁層BL1の厚さは、数十nm以上でありうる。
第1電荷トラップ層CT1の上側の第1ブロッキング絶縁層BL1上に第1コントロールゲートG1が備えられうる。第1コントロールゲートG1はAuやパラジウム(Pd)のような金属や、金属酸化物または導電性不純物が高濃度ドーピングされた半導体で形成されうる。
【0035】
図1では、シングルゲート構造を有する半導体素子について図示したが、本発明の他の実施例によれば、ダブルゲート構造を有する半導体素子も可能である。その例が、図2及び図3に示されている。
【0036】
図2は、本発明の他の実施例による半導体素子を示す。図2に示すように、基板SUB1’の上層部内に第2コントロールゲートG2が備えられうる。基板SUB1’は半導体基板であり、第2コントロールゲートG2は、導電性不純物が高濃度でドーピングされた領域でありうる。第2コントロールゲートG2は、チャンネル層C1の下でソース電極S1及びドレイン電極D1の下方に拡張された構造を有することができるが、チャンネル層C1の下方にのみ備えられることもある。第2コントロールゲートG2とチャンネル層C1との間の非疎水性層L1はゲート絶縁層でありうる。図2で非疎水性層L1及びその上部構造は、図1のそれと同一でありえる。
【0037】
本発明のさらに他の実施例によれば、図2の第2コントロールゲートG2とチャンネル層C1との間に第2電荷トラップ層がさらに備えられうる。その例が図3に示されている。
【0038】
図3に示すように、第2コントロールゲートG2とチャンネル層C1との間に第2電荷トラップ層CT2がさらに備えられている。第1電荷トラップ層CT1と同様に、第2電荷トラップ層CT2は浮遊ゲートとも呼ばれる。第2電荷トラップ層CT2は、ナノ構造体を含むことができる。例えば、第2電荷トラップ層CT2は、第1電荷トラップ層CT1と類似するか、同じ層でありうる。すなわち、第2電荷トラップ層CT2は、第2ナノ構造体n2と類似するか、同じナノ構造体n2’を含むことができる。しかし、本発明はこれに限定されない。第2電荷トラップ層CT2は、第1電荷トラップ層CT1と異なる構造及び物質から構成されうる。第2電荷トラップ層CT2と第2コントロールゲートG2との間にいくつかの層L10’、L20’、L30’が備えられうる。さらに具体的に説明すれば、第2コントロールゲートG2上に第4層L10’が備えられ、第2電荷トラップ層CT2と第4層L10’との間に第5層L20’がさらに備えられうる。第5層L20’は、ナノ構造体n2’の吸着のための吸着層でありうる。第5層L20’周囲の第4層L10’上には第6層L30’がさらに備えられうる。第6層L30’は、ナノ構造体n2’が吸着されない非吸着層でありうる。第2電荷トラップ層CT2と第2コントロールゲートG2との間に備えられた第4及び第5層L10’、L20’は、第2ブロッキング絶縁層を構成しうる。第4ないし第6層L10’、L20’、L30’の物質は、各々第1ないし第3層L10、L20、L30の物質に対応しうる。したがって、第2電荷トラップ層CT2は、第5層L20’上に自己組立方式で形成された層でありうる。また第2層L20及び第3層L30を具備させることが選択的(optional)であるように、第5層L20’及び第6層L30’を具備させることも選択的である。第6層L30’上に第2電荷トラップ層CT2を覆う非疎水性層L1’が備えられうる。非疎水性層L1’は、図1の非疎水性層L1に対応しうる。第2電荷トラップ層CT2とチャンネル層C1との間の非疎水性層L1’は、第2トンネル絶縁層でありうる。非疎水性層L1’上に形成される構造は、図1で非疎水性層L1上に形成される構造と類似しうる。
【0039】
図2及び図3では、第2コントロールゲートG2が基板SUB1’の上層部内に備えられたが、本発明の他の実施例によれば、基板上に第2コントロールゲートを別途の層(金属層またはドーピングされた半導体層)で備えることもできる。また、図3で、第1電荷トラップ層CT1及び第1コントロールゲートG1のない構造も可能である。すなわち、ボトム(bottom)シングルゲート構造も可能である。
【0040】
図4Aないし図4Gは、本発明の実施例による半導体素子の製造方法を示す斜視図である。図4Aに示すように、基板SUB1上に非疎水性層L1を形成しうる。非疎水性層L1は、親水性層でありうる。例えば、非疎水性層L1は、SiO2層、ガラス(Glass)、Al2O3層、ZrO2層、HfO2層のような絶縁物質層でありうる。非疎水性層L1上に非疎水性層L1の一部(以下、第1領域)を露出させる開口部を有する疎水性層L2を形成しうる。疎水性層L2は、OTS、OTMS、OTEのような疎水性分子を含む層でありうる。疎水性層L2を形成する方法にちういてさらに具体的に説明すれば、まず非疎水性層L1の前記第1領域上にレジン膜(図示せず)を形成した後、基板SUB1を疎水性分子が溶けている溶液に入れれば、前記レジン膜のない部分にのみ前記疎水性分子が吸着されるので、疎水性層L2を形成しうる。前記レジン膜は、感光膜であり、例えば、フォトリソグラフィ法などで形成されうる。また、前記疎水性分子が溶けている溶液の溶媒は、ヘキサンのようにレジン膜を溶かさないものでありうる。疎水性層L2の形成後、前記レジン膜はアセトンのような溶媒を利用して選択的に除去しうる。疎水性層L2を形成する方法は、多様に変化されうる。例えば、疎水性層L2を形成するのに、微細接触プリンティング(microcontact printing)やフォトリソグラフィ法を利用しても良い。
【0041】
ここで、図示していないが、非疎水性層L1の露出された領域、すなわち、前記第1領域に親水性分子層をさらに具備させうる。このために、基板SUB1を親水性分子が分散された溶液に入れることができる。この場合、前記親水性分子は、非疎水性層L1にのみ吸着され、疎水性層L2には吸着されない。前記親水性分子は、例えば、APTES及びMPTMSなどであり、前記親水性分子が分散された溶液の溶媒は、エタノール、ヘキサンなどでありうる。非疎水性層L1自体が親水性層であるので、前記親水性分子層の形成は選択的である。
【0042】
図4Bに示すように、多数の第1ナノ構造体n1が分散された溶液(以下、第1ナノ構造体溶液)NS1を準備する。第1ナノ構造体n1は、ナノワイヤー、例えば、炭素ナノチューブでありうる。第1ナノ構造体溶液NS1の溶媒はジクロロベンゼンのように第1ナノ構造体n1に影響を与えないものでありうる。第1ナノ構造体溶液NS1に図4Aの構造物を入れる。第1ナノ構造体n1は、疎水性層L2には吸着されず、非疎水性層L1(例えば、親水性層)にのみ吸着されるために、疎水性層L2が形成されない非疎水性層L1上に自己組立方式により形成される。その結果物が図4Cに図示されている。
【0043】
図4Cにおいて、多数の第1ナノ構造体n1は、1つのチャンネル層C1を構成しうる。このように、自己組立方式を利用すれば、基板SUB1の所望の位置に所望の形状のナノ構造チャンネル層C1を容易に形成しうる。
【0044】
図4Dに示すように、チャンネル層C1の両端に各々接するソース電極S1及びドレイン電極D1を形成する。ソース電極S1及びドレイン電極D1は、チャンネル層C1の両端で疎水性層L2に拡張された構造で形成しうる。ソース電極S1及びドレイン電極D1はAuやPdなどの金属や、金属酸化物で形成するか、または導電性不純物が高濃度ドーピングされた半導体で形成しうる。この際、膜蒸着のためにスパッタリング法及び熱蒸発法のようなPVD(physical vapor deposition)やCVD(chemical vapor deposition)などを使用し、蒸着膜のパターニングのために、フォトリソグラフィや電子ビーム(E−beam)リソグラフィなどの方法を使用しうる。
【0045】
図4Eに示すように、疎水性層L2上にチャンネル層C1、ソース電極S1及びドレイン電極D1を覆う第1絶縁層L10を形成しうる。第1絶縁層L10は、例えば、SiO2、Al2O3、ZrO2、HfO2及びその他の異なる絶縁物質で形成し、約10nm以下、例えば、1〜5nm程度の厚さに形成しうる。第1絶縁層L10の形成にCVD、PE(plasma enhanced)−CVD及びALD(atomic layer deposition)などの方法を利用しうる。第1絶縁層L10を形成する工程は、第1ナノ構造体n1の特性に影響を与えない。
【0046】
図4Fに示すように、ソース電極S1とドレイン電極D1との間のチャンネル層C1の上側の第1絶縁層L10上に第2絶縁層L20を形成し、第2絶縁層L20が形成されていない第1絶縁層L10上に第3絶縁層L30を形成しうる。第3絶縁層L30を先に形成した後、第2絶縁層L20を形成することができ、その反対の場合もある。第2絶縁層L20は、第2ナノ構造体n2(図4G参照)を吸着する特性を有する吸着層であり、第3絶縁層L30は、第2ナノ構造体n2を吸着しない非吸着層でありうる。第2及び第3絶縁層L20、L30のうち、いずれか1つは親水性であり、他の1つは疎水性でありうる。例えば、第2絶縁層L20が親水性層であり、第3絶縁層L30が疎水性層でありうる。この場合、まず図4Aの疎水性層L2を形成する方法と類似した方法で第3絶縁層L30を形成した後、第2絶縁層L20を形成しうる。この際、第2絶縁層L20を形成するために、第3絶縁層L30が形成された基板SUB1を、親水性分子が分散された溶液に入れることができる。この場合、前記親水性分子は、第1絶縁層L10にのみ吸着され、第3絶縁層L30には吸着されないので、図4Fのような構造が得られる。前記親水性分子は、例えば、APTES及びMPTMSなどであり、前記親水性分子が分散された溶液の溶媒は、エタノール、ヘキサンでありうる。場合によっては、第3絶縁層L30は形成せず、第2絶縁層L20のみを形成するか、第2及び第3絶縁層L20、L30の両方を全て形成しないこともある。
【0047】
図4Gに示すように、多数の第2ナノ構造体n2が分散された溶液(以下、第2ナノ構造体溶液)NS2を準備する。第2ナノ構造体n2は、例えば、ナノパーティクルでありうる。第2ナノ構造体溶液NS2の溶媒は、純水(deionized water)でありうる。第2ナノ構造体溶液NS2に図4Fの構造体を入れる。第2ナノ構造体n2は、第2絶縁層L20にのみ吸着され、第3絶縁層L30には吸着されないために、第2絶縁層L20上に自己組立方式により形成される。その結果物が図4Hに図示されている。
【0048】
図4Hで、自己組立方式により形成された多数の第2ナノ構造体n2は、第1電荷トラップ層CT1を構成しうる。このように、自己組立方式を利用すれば、ナノ構造の第1電荷トラップ層CT1を基板SUB1の所望の位置に、所望の形状に容易に形成しうる。
【0049】
図4Iに示すように、第3絶縁層L30上に第1電荷トラップ層CT1を覆う第1ブロッキング絶縁層BL1を形成する。第1ブロッキング絶縁層BL1は、例えば、SiO2、Al2O3、ZrO2、HfO2及びその他の異なる絶縁物質で形成しうる。第1ブロッキング絶縁層BL1は、非疎水性層L1及び第1絶縁層L10と同じか、異なる物質で形成しうる。そして、第1ブロッキング絶縁層BL1は、第1絶縁層L10より厚く、例えば、約数十nm以上の厚さに形成しうる。第1ブロッキング絶縁層BL1は、CVD、PE−CVD、ALDなどの方法で形成し、このような工程中で、第2ナノ構造体n2の特性は変わらない。第1ブロッキング絶縁層BL1上に第1コントロールゲートG1を形成する。第1コントロールゲートG1は、チャンネル層C1の中央部上側を通る第1部分P1と第1部分P1の一端から延びた第2部分P2を含むことができる。第2部分P2は、第1部分P1に垂直になる。第1コントロールゲートG1の形は、多様に変化されうる。第1コントロールゲートG1は、AuやPdのような金属や、金属酸化物または導電性不純物が高濃度ドーピングされた半導体で形成しうる。この際、膜蒸着のためにスパッタリング法及び熱蒸発法のようなPVDやCVDなどを使用し、蒸着された膜のパターニングのためにフォトリソグラフィや電子ビームリソグラフィなどの方法を使用しうる。図4IのI−I’線による断面図が図1の構造に対応しうる。
【0050】
図4Aないし図4Iでは、図1のようなシングルゲート構造を有する半導体素子を製造する方法について説明したが、本実施例を変形すれば、図2及び図3のようなダブルゲート構造の半導体素子を製造しうる。
【0051】
例えば、図4Aの段階で、非疎水性層L1を形成する前または後に、基板SUB1の上層部に導電性不純物を高濃度ドーピングすれば、図2の第2コントロールゲートG2を形成しうる。基板SUB1の上層部をドーピングして第2コントロールゲートG2を形成する代わりに、基板SUB1上に別途の層構造で第2コントロールゲートを形成しても良い。また、第1電荷トラップ層CT1を形成する方法と類似した方法で、第2コントロールゲートG2とチャンネル層C1との間に図3の第2電荷トラップ層CT2を形成しうる。
【0052】
このように、本発明の実施例によれば、所定のナノ構造体、例えば、ナノワイヤー(炭素ナノチューブ)やナノパーティクルを基板の所望の領域に容易に配列させうる。また、相異なる少なくとも2つのナノ構造体を1つの素子に共に適用させうる。したがって、本発明の実施例を利用すれば、1つ以上のナノ構造体を適用した高性能の多様な素子を容易に製造しうる。
【0053】
以下、本発明の実施例による半導体素子の動作方法、特性及び適用分野について説明する。
【0054】
図1の素子の場合、第1電荷トラップ層CT1に電子または正孔をトラップさせた後、ソース電極S1、ドレイン電極D1及び第1コントロールゲートG1に正常動作電圧を印加して動作させうる。また図1の素子を使用する間に、第1電荷トラップ層CT1にトラップされる電荷の種類を変えられる。第1電荷トラップ層CT1に電子をトラップさせるためには、第1コントロールゲートG1に正(+)の高電圧、例えば、+10V程度の電圧を印加しうる。この際、前記正(+)の高電圧により電子がチャンネル層C1から第1電荷トラップ層CT1に移動して、トラップされうる。一方、正孔をトラップさせるためには、第1コントロールゲートG1に負(−)の高電圧、例えば、−10V程度の電圧を印加しうる。この際、前記負(−)の高電圧により正孔がチャンネル層C1から第1電荷トラップ層CT1に移動してトラップされうる。第1コントロールゲートG1に正(+)または負(−)の高電圧を印加して第1電荷トラップ層CT1にいかなる電荷(電子または正孔)をトラップさせるかによって、図1の素子の特性が変わりうる。例えば、第1コントロールゲートG1に負(−)の高電圧を印加して第1電荷トラップ層CT1に正孔をトラップさせた場合、前記正常動作電圧範囲で図1の素子はn型チャンネルを有するトランジスタ(以下、n型トランジスタ)の特性を示しうる。また、第1コントロールゲートG1に正(+)の高電圧を印加して第1電荷トラップ層CT1に電子をトラップさせた場合、前記正常動作電圧範囲で図1の素子は、p型チャンネルを有するトランジスタ(以下、p型トランジスタ)の特性を示しうる。これと関連して、図5を参照しつつ詳細に説明する。
【0055】
図5は、図1の素子のゲート電圧Vg−ドレイン電流Id特性を示すグラフである。ここで、ゲート電圧Vgは、第1コントロールゲートG1に印加する電圧を意味し、ドレイン電流Idは、ソース電極S1とドレイン電極D1との間に流れる電流を意味する。ゲート電圧Vgを変化させつつ、ドレイン電流Idを測定し、この際、ソース電極S1とドレイン電極D1との間に1V程度の電圧を印加した。
【0056】
図5に示すように、ゲート電圧Vgが−10Vから+10Vに増加する時のグラフ(以下、第1グラフと称する)G1とゲート電圧Vgが+10Vから−10Vに減少する時のグラフ(以下、第2グラフと称する)G2は、明確な差があるということが分かる。すなわち、ヒステリシス(hysteresis)が明確である。さらに具体的に説明すれば、−10Vのゲート電圧Vgを印加した後、ゲート電圧Vgを増加させれば、+10Vのゲート電圧Vgが印加されるまで、第1グラフG1の特性に従う。−10Vのゲート電圧Vgが印加されれば、第1電荷トラップ層CT1に正孔がトラップされ、前記トラップされた正孔により、チャンネル層C1に印加される電界(electric field)が正(+)の方向に増加する。したがって、第1グラフG1は、全体として負(−)の方向に偏る。一旦、第1電荷トラップ層CT1に正孔がトラップされれば、臨界電圧以下の正(+)の電圧までは第1電荷トラップ層CT1にトラップされた電荷は正孔として維持されていて、臨界電圧以上の正(+)の高電圧が印加される時、第1電荷トラップ層CT1にトラップされた電荷の種類が電子に変われる。前記臨界電圧以上の正(+)の高電圧に対応する+10Vのゲート電圧Vgを印加した後、ゲート電圧Vgを減少させれば、−10Vのゲート電圧Vgが印加されるまで第2グラフG2の特性に従う。+10Vのゲート電圧Vgが印加されれば、第1電荷トラップ層CT1に電子がトラップされ、前記トラップされた電子により、チャンネル層C1に印加される電界が負(−)の方向に減少する。したがって、第2グラフG2は第1グラフG1より全体的に正(+)の方向に偏る。
【0057】
このように第1電荷トラップ層CT1にいかなる電荷がトラップされるかによって、ゲート電圧Vg−ドレイン電流Id特性が大きく変われる。第1グラフG1と第2グラフG2は、所定の電圧範囲内で互いに反対となる特性を示しうる。例えば、約−4Vないし約+5Vのゲート電圧Vg範囲(以下、第1範囲)R1で、ゲート電圧Vgが増加することによって、第1グラフG1は増加する一方、第2グラフG2は減少する。ゲート電圧Vgが増加することによって、ドレイン電流Idが増加することはn型トランジスタの特徴であり、ゲート電圧Vgが増加することによって、ドレイン電流Idが減少することは、p型トランジスタの特徴である。正常動作電圧は、前記第1範囲R1内にありえる。したがって、本発明の実施例による半導体素子は、第1電荷トラップ層CT1にトラップされた電荷の種類によってn型トランジスタ特徴またはp型トランジスタ特徴を有することができる。これは本発明の実施例による素子を使用する時、所定の第1目的のために、n型トランジスタとして利用していて、所定の第2目的のために、型(type)を変換させて、p型トランジスタとして利用できるということを意味する。このように本発明の実施例による半導体素子は可逆的型変換(type−switching)素子(トランジスタまたはメモリ素子)であるために、多様な利点を有する。例えば、本発明の実施例を利用すれば、再構成可能回路(reconfigurable circuit)を製作しうる。
【0058】
図6は、図1の素子に印加するゲート電圧Vgの波形図及びゲート電圧Vgによるドレイン電流Idの変化を示すグラフである。図6に示すように、正(+)の高電圧を第1コントロールゲートG1に印加した後、小さな強度の第1電圧V1を印加した時、第1電圧V1の波形とそのV1により発生するドレイン電流Idの波形は反対である。これは、前記正(+)の高電圧を第1コントロールゲートG1に印加すれば、素子はp型トランジスタの特徴を示すことを示す。一方、負(−)の高電圧を第1コントロールゲートG1に印加した後、小さな強度の第2電圧V2を印加した時、第2電圧V2の波形とそのV2により発生するドレイン電流Idの波形は類似した傾向を示す。これは、前記負(−)の高電圧を第1コントロールゲートG1に印加すれば、素子はn型トランジスタの特徴を示す。
【0059】
一方、本発明の実施例による半導体素子をメモリ素子として利用する場合、第1電荷トラップ層CT1にいかなる電荷(電子または正孔)がトラップされたかによって、または電荷のトラップ如何によって、ドレイン電流Idの大きさは変われる。このような原理を利用すれば、第1電荷トラップ層CT1をメモリ層として利用した不揮発性メモリ素子を具現しうる。
【0060】
図7は、図2の素子、すなわち、ダブルゲート素子に印加する2種のゲート電圧(以下、第1及び第2ゲート電圧)Vg1、Vg2の波形図及び第1及び第2ゲート電圧Vg1、Vg2によるドレイン電流Idの変化を示すグラフである。第1及び第2ゲート電圧Vg1、Vg2は、各々図2の第1及び第2コントロールゲートG1、G2に印加する電圧を示す。
【0061】
図7に示すように、+10Vの第1ゲート電圧Vg1を印加した後、第2コントロールゲートG2に正常動作電圧レベルの第1電圧V1’を印加すれば、そのV1’により発生するドレイン電流Idの波形と第1電圧V1’の波形は反対である。これは+10Vの第1ゲート電圧Vg1を印加すれば、素子はp型トランジスタの特徴を示すことを意味する。また、第1コントロールゲートG1で第1電荷トラップ層CT1に電子をトラップさせた後、第2コントロールゲートG2で素子を正常動作させうることを示す。一方、−10Vの第1ゲート電圧Vg1を印加した後、第2コントロールゲートG2に正常動作電圧レベルの第2電圧V2’を印加すれば、そのV2’により発生するドレイン電流Idの波形と第2電圧V2’の波形は類似している。これは−10Vの第1ゲート電圧Vg1を印加すれば、素子はn型トランジスタの特徴を示すことを意味する。また、第1コントロールゲートG1で第1電荷トラップ層CT1に正孔をトラップさせた後、第2コントロールゲートG2で素子を正常動作させうることを示す。換言すれば、図2の素子の場合、第1電荷トラップ層CT1に電子または正孔をトラップさせた後、ソース電極S1、ドレイン電極D1及び第1コントロールゲートG1に正常動作電圧を印加するか、ソース電極S1、ドレイン電極D1及び第2コントロールゲートG2に正常動作電圧を印加しうる。図2の素子もトランジスタやメモリ素子として利用しうる。
【0062】
図8A及び図8Bは、図3の構造を有するが、製造方法で多少の差を有する二素子のゲート電圧Vg−ドレイン電流Id特性を示すグラフである。ここで、ゲート電圧Vgは、第1コントロールゲートG1に印加する電圧を意味し、ドレイン電流Idは、ソース電極S1とドレイン電極D1との間に流れる電流を意味する。ゲート電圧Vgを変化させつつ、ドレイン電流Idを測定し、この際、ソース電極S1とドレイン電極D1との間に1V程度の電圧を印加した。
【0063】
図8Aの場合、図5と非常に類似した様相を示す。すなわち、−4Vないし+5Vのゲート電圧Vg範囲で、ゲート電圧Vgが増加するにつれて、第1グラフG1’はn型トランジスタの特徴を示し、第2グラフG2’はp型トランジスタの特徴を示す。
【0064】
一方、図8Bの場合、正(+)の高電圧を印加した時のドレイン電流Idは0.2μA程度であって、図8Aでの0.4μAに比べて相当低くなったことが分かる。また、−10Vないし0Vまで第1及び第2グラフG1”、G2”はいずれもp型トランジスタの特性を示すことが分かる。
【0065】
すなわち、図8Aに対応する素子の場合、n型トランジスタの特性とp型トランジスタの特性とが均衡をなす一方、図8Bに対応する素子の場合、n型トランジスタの特性よりp型トランジスタの特性が強いことが分かる。このような図8Aと図8Bとの差から、構造が類似するとしても、製造方法によって履歴現状の様相、すなわち、ゲート電圧Vg−ドレイン電流Id特性は相異なることが分かる。これは図1及び図2の素子についても同様である。
【0066】
図3の素子を動作させるに当たって、第1電荷トラップ層CT1に電子または正孔をトラップさせ、第2電荷トラップ層CT2に電子または正孔をトラップさせた後、ソース電極S1、ドレイン電極D1及び第1コントロールゲートG1に正常動作電圧を印加するか、ソース電極S1、ドレイン電極D1及び第2コントロールゲートG2に正常動作電圧を印加しうる。また図3の素子は、図1及び図2の素子と同様にトランジスタやメモリ素子として利用しうる。図3の素子は、二つの電荷トラップ層CT1、CT2を有するために、1つの電荷トラップ層CT1を有する図1及び図2の素子より多様な状態を有することができる。図3の素子をメモリ素子として利用する場合、第1電荷トラップ層CT1にトラップされる電荷の種類及び第2電荷トラップ層CT2にトラップされる電荷の種類によって、図3の素子は相異なる4つの状態、すなわち、(0、0)、(1、0)、(0、1)及び(1、1)に対応する状態を有する。前記4つの状態は各々図9Aないし図9Dの状態に対応しうる。
【0067】
図9Aに示すように、第1電荷トラップ層CT1及び第2電荷トラップ層CT2にいずれも電子がトラップされている。このために、第1コントロールゲートG1及び第2コントロールゲートG2に正(+)の高電圧を印加しうる。
【0068】
図9Bに示すように、第1電荷トラップ層CT1には正孔がトラップされ、第2電荷トラップ層CT2には電子がトラップされている。このために、第1コントロールゲートG1に負(−)の高電圧を印加し、第2コントロールゲートG2に正(+)の高電圧を印加しうる。
【0069】
図9Cに示すように、第1電荷トラップ層CT1には、電子がトラップされ、第2電荷トラップ層CT2には正孔がトラップされている。このために、第1コントロールゲートG1に正(+)の高電圧を印加し、第2コントロールゲートG2に負(−)の高電圧を印加しうる。図9Cの状態は、チャンネル層C1の一側に正孔がトラップされ、他側に電子がトラップされるという点で、図9Bの状態と類似するといえる。しかし、チャンネル層C1を中心にチャンネル層C1の上側の構成と下側の構成とが完全に対称をなさねば、図9Bと図9Cとの状態は相異なる抵抗を示しうる。さらに具体的に、第1トンネル絶縁層TL1と第2トンネル絶縁層L10’+L20’との厚さ及び物質の差、そして第1及び第2電荷トラップ層CT1、CT2の物質及び大きさの差などがある時、それによって、図9Bと図9Cとの状態は相異なる抵抗を示しうる。
【0070】
図9Dに示すように、第1電荷トラップ層CT1及び第2電荷トラップ層CT2にいずれも正孔がトラップされている。このために、第1コントロールゲートG1及び第2コントロールゲートG2に負(−)の高電圧を印加しうる。
【0071】
したがって、本発明の実施例によれば、1つの単位メモリセルが4つの相異なる抵抗状態を有するマルチビット(multi−bit)メモリ素子の具現が可能である。
【0072】
図10は、図3の素子の第1及び第2コントロールゲートG1、G2に印加する二電圧(すなわち、第1及び第2ゲート電圧)Vg1、Vg2とそれによるドレイン電流Idの変化を示す。本結果は、図3の構造を有するが、図8Aに対応する特性を有する素子に対する結果である。このような結果を得るために使用したドレイン電圧、すなわち、ソース電極S1とドレイン電極D1との間の電圧は1V程度であった。
【0073】
図10に示すように、(0、0)状態は、第1及び第2コントロールゲートG1、G2に+10Vを印加した後の状態を、(1、0)状態は、第1コントロールゲートG1に−10Vの電圧を印加し、第2コントロールゲートG2に+10Vの電圧を印加した後の状態を、(0、1)状態は、第1コントロールゲートG1に+10Vの電圧を印加し、第2コントロールゲートG2に−10Vの電圧を印加した後の状態を、そして、(1、1)状態は、第1及び第2コントロールゲートG1、G2に−10Vを印加した後の状態を示す。(0、0)、(1、0)、(0、1)及び(1、1)状態でドレイン電流Idは互いに異なることが分かる。
【0074】
以上、多くの事項が具体的に記載されているが、それらは発明の範囲を限定するものというより、望ましい実施例の例示として解釈されねばならない。例えば、本発明が属する技術分野で通常の知識を有する者ならば、図1ないし図3の構造及び図4Aないし図4Iの製造方法から多様な変化が可能であるということが分かることである。具体例として、図1ないし図3でチャンネル層C1は炭素ナノチューブではない、他の双極性物質、例えば、グラフェン(graphene)で形成されうるということが分かるであろう。また、本発明の思想(idea)を利用して、ここに具体的に開示されていない他の素子を製造されうるということが分かるであろう。したがって、本発明の範囲は説明された実施例によって決まるものではなく、特許請求の範囲に記載の技術的思想によってのみ決まるべきである。
【符号の説明】
【0075】
SUB1 基板
C1 チャンネル層
n1 第1ナノ構造体
L1 非疎水性層
L2 疎水性層
S1 ソース電極
D1 ドレイン電極
CT1 第1電荷トラップ層
n2 第2ナノ構造体
L10 第1層
L20 第2層
L30 第3層
【特許請求の範囲】
【請求項1】
第1ナノ構造体を含むチャンネル層と、
前記チャンネル層の両端に各々接続されるソース及びドレインと、
前記チャンネル層上に備えられる第1トンネル絶縁層と、
前記第1トンネル絶縁層上に備えられ、前記第1ナノ構造体と異なる第2ナノ構造体を含む第1電荷トラップ層と、
前記第1電荷トラップ層上に備えられる第1ブロッキング絶縁層と、
前記第1ブロッキング絶縁層上に備えられた第1コントロールゲートと
を含む半導体素子。
【請求項2】
前記第1ナノ構造体は双極性を有することを特徴とする請求項1に記載の半導体素子。
【請求項3】
前記第1ナノ構造体はナノワイヤーであることを特徴とする請求項1に記載の半導体素子。
【請求項4】
前記第2ナノ構造体はナノパーティクルであることを特徴とする請求項1に記載の半導体素子。
【請求項5】
前記チャンネル層は親水性層上に備えられることを特徴とする請求項1に記載の半導体素子。
【請求項6】
前記チャンネル層の周りの前記親水性層上に疎水性層が備えられ、
前記疎水性層上に前記ソース及び前記ドレインが備えられることを特徴とする請求項5記載の半導体素子。
【請求項7】
前記第1トンネル絶縁層は、順次積層された第1及び第2絶縁層を含み、
前記第2絶縁層は親水性分子層または疎水性分子層であることを特徴とする請求項1に記載の半導体素子。
【請求項8】
前記チャンネル層と離隔される第2コントロールゲートをさらに含み、
前記第1及び第2コントロールゲートの間に前記チャンネル層が備えられることを特徴とする請求項1に記載の半導体素子。
【請求項9】
前記チャンネル層と前記第2コントロールゲートとの間に備えられる第2電荷トラップ層と、
前記チャンネル層と前記第2電荷トラップ層との間に備えられる第2トンネル絶縁層と、
前記第2電荷トラップ層と前記第2コントロールゲートとの間に備えられる第2ブロッキング絶縁層と
をさらに含むことを特徴とする請求項8に記載の半導体素子。
【請求項10】
前記第2電荷トラップ層はナノパーティクルを含むことを特徴とする請求項9に記載の半導体素子。
【請求項11】
前記半導体素子はトランジスタまたは不揮発性メモリ素子であることを特徴とする請求項1に記載の半導体素子。
【請求項12】
基板上に第1ナノ構造体を含むチャンネル層を形成する段階と、
前記チャンネル層の両端に各々接続されるソース及びドレインを形成する段階と、
前記チャンネル層上に第1トンネル絶縁層を形成する段階と、
前記第1トンネル絶縁層上に前記第1ナノ構造体と異なる第2ナノ構造体を含む第1電荷トラップ層を形成する段階と、
前記第1電荷トラップ層上に第1ブロッキング絶縁層を形成する段階と、
前記第1ブロッキング絶縁層上に第1コントロールゲートを形成する段階と
を含む半導体素子の製造方法。
【請求項13】
前記第1ナノ構造体は双極性を有することを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項14】
前記チャンネル層を形成する段階は、
前記基板上に非疎水性層を形成する段階と、
前記非疎水性層上に前記非疎水性層の第1領域を露出させる開口部を有する疎水性層を形成する段階と、
前記開口部により露出された前記第1領域に多数の前記第1ナノ構造体を吸着させる段階と
を含むことを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項15】
前記第1ナノ構造体はナノワイヤーであることを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項16】
前記第1トンネル絶縁層を形成する段階は、
前記チャンネル層、前記ソース及び前記ドレインを覆う絶縁層を形成する段階と、
前記ソース及び前記ドレイン間の前記チャンネル層の上側の前記絶縁層上に前記第2ナノ構造体を吸着する吸着層を形成する段階と
を含むことを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項17】
前記絶縁層を形成する段階と前記吸着層を形成する段階との間に、
前記絶縁層の前記吸着層形成領域以外の領域上に前記第2ナノ構造体を吸着しない非吸着層を形成する段階をさらに含むことを特徴とする請求項16に記載の半導体素子の製造方法。
【請求項18】
前記第2ナノ構造体はナノパーティクルであることを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項19】
前記チャンネル層と離隔される第2コントロールゲートを形成する段階をさらに含み、
前記第1及び第2コントロールゲート間に前記チャンネル層が備えられることを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項20】
前記第2コントロールゲートと前記チャンネル層との間に第2電荷トラップ層を形成する段階と、
前記第2電荷トラップ層と前記チャンネル層との間に第2トンネル絶縁層を形成する段階と、
前記第2コントロールゲートと前記第2電荷トラップ層との間に第2ブロッキング絶縁層を形成する段階と
をさらに含むことを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項21】
請求項1ないし20に記載の半導体素子の動作方法において、
前記第1電荷トラップ層に電荷をトラップさせる段階を含む半導体素子の動作方法。
【請求項22】
前記電荷は電子または正孔であることを特徴とする請求項19に記載の半導体素子の動作方法。
【請求項23】
前記半導体素子は、第2電荷トラップ層及び第2コントロールゲートをさらに含み、
前記第2電荷トラップ層に電子または正孔をトラップさせる段階をさらに含むことを特徴とする請求項21に記載の半導体素子の動作方法。
【請求項1】
第1ナノ構造体を含むチャンネル層と、
前記チャンネル層の両端に各々接続されるソース及びドレインと、
前記チャンネル層上に備えられる第1トンネル絶縁層と、
前記第1トンネル絶縁層上に備えられ、前記第1ナノ構造体と異なる第2ナノ構造体を含む第1電荷トラップ層と、
前記第1電荷トラップ層上に備えられる第1ブロッキング絶縁層と、
前記第1ブロッキング絶縁層上に備えられた第1コントロールゲートと
を含む半導体素子。
【請求項2】
前記第1ナノ構造体は双極性を有することを特徴とする請求項1に記載の半導体素子。
【請求項3】
前記第1ナノ構造体はナノワイヤーであることを特徴とする請求項1に記載の半導体素子。
【請求項4】
前記第2ナノ構造体はナノパーティクルであることを特徴とする請求項1に記載の半導体素子。
【請求項5】
前記チャンネル層は親水性層上に備えられることを特徴とする請求項1に記載の半導体素子。
【請求項6】
前記チャンネル層の周りの前記親水性層上に疎水性層が備えられ、
前記疎水性層上に前記ソース及び前記ドレインが備えられることを特徴とする請求項5記載の半導体素子。
【請求項7】
前記第1トンネル絶縁層は、順次積層された第1及び第2絶縁層を含み、
前記第2絶縁層は親水性分子層または疎水性分子層であることを特徴とする請求項1に記載の半導体素子。
【請求項8】
前記チャンネル層と離隔される第2コントロールゲートをさらに含み、
前記第1及び第2コントロールゲートの間に前記チャンネル層が備えられることを特徴とする請求項1に記載の半導体素子。
【請求項9】
前記チャンネル層と前記第2コントロールゲートとの間に備えられる第2電荷トラップ層と、
前記チャンネル層と前記第2電荷トラップ層との間に備えられる第2トンネル絶縁層と、
前記第2電荷トラップ層と前記第2コントロールゲートとの間に備えられる第2ブロッキング絶縁層と
をさらに含むことを特徴とする請求項8に記載の半導体素子。
【請求項10】
前記第2電荷トラップ層はナノパーティクルを含むことを特徴とする請求項9に記載の半導体素子。
【請求項11】
前記半導体素子はトランジスタまたは不揮発性メモリ素子であることを特徴とする請求項1に記載の半導体素子。
【請求項12】
基板上に第1ナノ構造体を含むチャンネル層を形成する段階と、
前記チャンネル層の両端に各々接続されるソース及びドレインを形成する段階と、
前記チャンネル層上に第1トンネル絶縁層を形成する段階と、
前記第1トンネル絶縁層上に前記第1ナノ構造体と異なる第2ナノ構造体を含む第1電荷トラップ層を形成する段階と、
前記第1電荷トラップ層上に第1ブロッキング絶縁層を形成する段階と、
前記第1ブロッキング絶縁層上に第1コントロールゲートを形成する段階と
を含む半導体素子の製造方法。
【請求項13】
前記第1ナノ構造体は双極性を有することを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項14】
前記チャンネル層を形成する段階は、
前記基板上に非疎水性層を形成する段階と、
前記非疎水性層上に前記非疎水性層の第1領域を露出させる開口部を有する疎水性層を形成する段階と、
前記開口部により露出された前記第1領域に多数の前記第1ナノ構造体を吸着させる段階と
を含むことを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項15】
前記第1ナノ構造体はナノワイヤーであることを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項16】
前記第1トンネル絶縁層を形成する段階は、
前記チャンネル層、前記ソース及び前記ドレインを覆う絶縁層を形成する段階と、
前記ソース及び前記ドレイン間の前記チャンネル層の上側の前記絶縁層上に前記第2ナノ構造体を吸着する吸着層を形成する段階と
を含むことを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項17】
前記絶縁層を形成する段階と前記吸着層を形成する段階との間に、
前記絶縁層の前記吸着層形成領域以外の領域上に前記第2ナノ構造体を吸着しない非吸着層を形成する段階をさらに含むことを特徴とする請求項16に記載の半導体素子の製造方法。
【請求項18】
前記第2ナノ構造体はナノパーティクルであることを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項19】
前記チャンネル層と離隔される第2コントロールゲートを形成する段階をさらに含み、
前記第1及び第2コントロールゲート間に前記チャンネル層が備えられることを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項20】
前記第2コントロールゲートと前記チャンネル層との間に第2電荷トラップ層を形成する段階と、
前記第2電荷トラップ層と前記チャンネル層との間に第2トンネル絶縁層を形成する段階と、
前記第2コントロールゲートと前記第2電荷トラップ層との間に第2ブロッキング絶縁層を形成する段階と
をさらに含むことを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項21】
請求項1ないし20に記載の半導体素子の動作方法において、
前記第1電荷トラップ層に電荷をトラップさせる段階を含む半導体素子の動作方法。
【請求項22】
前記電荷は電子または正孔であることを特徴とする請求項19に記載の半導体素子の動作方法。
【請求項23】
前記半導体素子は、第2電荷トラップ層及び第2コントロールゲートをさらに含み、
前記第2電荷トラップ層に電子または正孔をトラップさせる段階をさらに含むことを特徴とする請求項21に記載の半導体素子の動作方法。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図4I】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図9A】
【図9B】
【図9C】
【図9D】
【図10】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図4I】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図9A】
【図9B】
【図9C】
【図9D】
【図10】
【公開番号】特開2010−87519(P2010−87519A)
【公開日】平成22年4月15日(2010.4.15)
【国際特許分類】
【出願番号】特願2009−229558(P2009−229558)
【出願日】平成21年10月1日(2009.10.1)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】SAMSUNG ELECTRONICS CO.,LTD.
【住所又は居所原語表記】416,Maetan−dong,Yeongtong−gu,Suwon−si,Gyeonggi−do 442−742(KR)
【出願人】(508298075)ソウル大学校産学協力団 (27)
【Fターム(参考)】
【公開日】平成22年4月15日(2010.4.15)
【国際特許分類】
【出願日】平成21年10月1日(2009.10.1)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】SAMSUNG ELECTRONICS CO.,LTD.
【住所又は居所原語表記】416,Maetan−dong,Yeongtong−gu,Suwon−si,Gyeonggi−do 442−742(KR)
【出願人】(508298075)ソウル大学校産学協力団 (27)
【Fターム(参考)】
[ Back to top ]