【課題】主成分として有害物質鉛元素を含まずに、強誘電性を示しかつ外部磁場によって分極の大きさを制御可能な新規なマンガン酸化物、およびそのメモリへの利用を提供する。
【解決手段】マンガン酸化物は、ペロブスカイト構造を有する、式（１）Ｓｒ_１−ｘＢａ_ｘＭｎＯ_３（１≧ｘ＞０．４）・・・（１）で表されるマンガン酸化物である。単位格子１の対称中心には磁性イオンであるＭｎイオン３が存在する。単位格子１の対称中心をＭｎサイトとする。単位格子１が有する８個の頂点には、ＳｒイオンおよびＢａイオンのうちいずれか一方が存在している。単位格子１が有する頂点をＳｒサイト２とする。単位格子１が有する６面の面心には、Ｏイオン４が存在する。 （もっと読む）

【課題】多くの半導体装置に必要な低温処理と両立しない高温操作を必要とするような欠点がない、半導体構造を提供することを目的とする。
【解決手段】下部誘電層（１５１）へ接合された基板（１０３）、および、下部電極（１２１）を通じて前記下部誘電層（１５１）と接合される垂直方向半導体装置（１１１）を含む半導体構造であって、前記垂直方向半導体装置（１１１）は、ｎ^＋−ｐ−ｎ^＋層（１２４）を有する隔離構造（１３５）を含む。 （もっと読む）

【課題】多くの半導体装置に必要な低温処理と両立しない高温操作を必要とするような欠点がない、堆積可能なアッド‐オン層形成方法を提供することを目的とする。
【解決手段】堆積可能なアッド‐オン層形成方法であって、第一半導体基板の取り外し層の形成、取り外し層の上の第一半導体基板に多くのドーピング領域の形成、ここで多くのドーピング層の形成は、第一電導型を有するように、ドーピングされ、取り外し層の上の第一半導体基板の第一ドーピング層の形成、第一電導型に対する第二電導型を有するようにドーピングされ、第一ドーピング層の上の第一半導体基板に最低中間ドーピング層の形成、及び中間ドーピング層上の第一半導体基板に最低第三ドーピング層の形成からなり、第三ドーピング層上に第一の電導性ブランケット層の形成、第一電導ブランケット層上に第二の電導性ブランケット層の形成、及び第二電導性ブランケット層が第二半導体基板の対応する電導性上部層と接触するように、第一半導体基板を第二半導体基板への取り付け、からなる。 （もっと読む）

【課題】MFMIS構造の半導体不揮発性記憶装置において、メモリセル面積を大きくすることなく、効率的に強誘電体キャパシタに分配電圧を加えることができる半導体不揮発性記憶装置及びその製造方法を提供する。
【解決手段】強誘電体不揮発性記憶素子において、チャンネル領域上に第１絶縁体層（３）、第１導電体層（４）、強誘電体層（５）、及び第２導電体層（６）が順次積層された構造を持ち、ソース領域とドレイン領域上にそれぞれ積層された第３導電体（９）と第４導電体（１０）を持ち、第３導電体（９）及び第４導電体（１０）が、第１導電体層（４）と第２絶縁体薄膜（１１）を介して対向する構造を持つ。 （もっと読む）

【課題】新たなコンセプトに基づく不揮発性半導体メモリを提供する。
【解決手段】本開示の不揮発性半導体メモリは、半導体基板11上の半導体層12と、半導体層12を貫通する複数のコントロールゲートCG11〜CG17と、第１方向の２つの端部における半導体層12内にそれぞれ配置される２つの第１導電型拡散層14と、半導体層12上で第１方向に延びる複数のセレクトゲート線SG1〜SG5と、複数のセレクトゲート線SG1〜SG5上で第２方向に延びる複数のワード線WL1〜WL7とを備える。複数のセレクトゲート線SG1〜SG5の各々は、第１方向に並ぶ複数のコントロールゲートCG11〜CG17と複数のワード線WL1〜WL7との間に接続される複数のセレクトトランジスタに共有されるセレクトゲートとして機能する。半導体層12及び複数のコントロールゲートCG11〜CG17は、メモリセルアレイを構成する。 （もっと読む）

【課題】簡単な動作で、ＭＦＳＦＥＴに記憶された多値データを読み出すことのできる半導体記憶装置を提供することにある。
【解決手段】強誘電体膜１３からなるゲート絶縁膜と、半導体膜１４からなるチャネルとを有する第１の電界効果トランジスタ２１で構成されたメモリセルと、メモリセルに直列に接続された読み出し用の負荷素子２４とを備え、メモリセルは、強誘電体膜１３の分極状態に応じた、少なくとも３値以上のチャネル抵抗値を多値データとして記憶している。メモリセルに記憶された多値データは、メモリセルと負荷素子２４との間の中間電位を検出することによって読み出され、読み出し動作は、メモリセルに記憶された多値データを、チャネル抵抗値の高い状態から順に判別することによって実行される。 （もっと読む）

【課題】従来よりも小型化が可能で安定した動作が可能であり、下地との密着性に優れた強誘電体膜、強誘電体膜を用いた半導体装置、その製造方法および強誘電体膜を用いた強誘電体デバイスを提供する。
【解決手段】半導体装置７１は基板５５、絶縁体５６、酸化イットリウム膜６６、強誘電体膜（ＳＴＮ膜）５７、上部電極６２を有している。酸化イットリウム膜６６は強誘電体膜（ＳＴＮ膜）５７を結晶化する際に下地となる。酸化イットリウム膜６６は酸素を含み、格子情報が強誘電体膜（ＳＴＮ膜）５７の結晶と近似している。そのため、酸化イットリウム膜６６上にＳＴＮを結晶化すると、酸素欠損がなく、かつ抗電界が２００ｋＶ／ｃｍ以上の強誘電体膜（ＳＴＮ膜）５７が得られる。 （もっと読む）

【課題】 強誘電体膜厚が薄く、長期のデータ保持特性を有する強誘電体メモリー装置に用いられる半導体装置、その製造方法、その製造装置、強誘電体膜及び強誘電体膜の製造方法を提供すること。
【解決手段】 強誘電体膜５７は、膜材料として、Ｓｒ、Ｔａ、及びＮｂを主成分とする強誘電体材料が用いられ、１０日以上のデータ保持時間を有する。強誘電体膜を製造する方法は、強誘電体膜５７を形成する膜形成工程と、前記強誘電体膜５７を酸素ラジカル５８によって酸化する酸素導入工程とを有する。 （もっと読む）

【課題】
シリコン基板上に（１１０）配向したＰｔ薄膜を形成し、優れた特性の強誘電体素子を得ることを目的とする。
【解決手段】
ＭＦＭＩＳ構造２の最下層のシリコン基板４上には、γ−Ａｌ_２Ｏ_３膜６が形成されている。γ−Ａｌ_２Ｏ_３膜６の直上には、酸化物導電体であるＬａＮｉＯ_３膜８が形成されている。ＬａＮｉＯ_３膜８の直上には、下部電極材料であるＰｔ膜１０が形成され、さらにその直上に強誘電体材料であるＰＺＴ薄膜１０が形成されている。ＰＺＴ薄膜１０の上面には、上部電極であるＰｔ層１２が形成されている。 （もっと読む）

【課題】シリコン基板上にバッファ層としてγ−Ａｌ_２Ｏ_３単結晶膜を用いることにより、優れた特性の強誘電体素子を提供する。
【解決手段】ＭＦＭＩＳ構造薄膜２の最下層のシリコン基板４上には、γ−Ａｌ_２Ｏ_３単結晶膜６が形成されている。γ−Ａｌ_２Ｏ_３単結晶膜６の直上には、酸化物導電体であるＬａＮｉＯ_３膜８が下部電極として形成されている。ＬａＮｉＯ_３膜８の直上には、強誘電体材料であるＰＺＴ薄膜１０が形成されている。ＰＺＴ薄膜１０の上面には、上部電極であるＰｔ層１２が形成されている。 （もっと読む）

【課題】強誘電体メモリの駆動方法であって信頼性が高い新規な駆動方法を提供する。
【解決手段】本発明の方法は、半導体１１と、半導体１１上に積層された絶縁膜１２、電極１３、強誘電体膜１４および電極１５とを含む強誘電体メモリの駆動方法である。この駆動方法は、強誘電体膜１４を第１分極状態にする第１書き込み電圧、または、第２分極状態にする第２書き込み電圧による書き込みステップと、第２の電極１５に、電圧Ｒ₁ボルトと電圧Ｒ₂ボルトのパルスを印加する読み出しステップとを含む。｜Ｒ₁｜＞｜Ｒ₂｜、Ｒ₁・Ｒ₂＜０である。第２分極状態は、第１分極状態よりも分極の大きさが小さい。第１書き込み電圧は電圧Ｗ₁₁ボルトのパルスを含み、電圧第２書き込み電圧は、電圧Ｗ₂₁ボルトのパルスと電圧Ｗ₂₂ボルトのパルスとを含む。強誘電体キャパシタの抗電圧をＶ_cボルトとすると、｜Ｗ₂₁｜＞｜Ｗ₂₂｜、Ｗ₂₁・Ｗ₂₂＜０、｜Ｗ₂₁｜≧｜Ｗ₁₁｜＞｜Ｖ_c｜である。 （もっと読む）

【課題】強誘電体電界効果トランジスタを備えそのゲート側に設けられる回路の簡素化を図ることができる半導体装置を提供する。
【解決手段】ゲート部の等価回路が直列接続された強誘電体キャパシタＣ_F及び常誘電体キャパシタＣ_Pからなり、強誘電体キャパシタＣ_Fの残留分極に応じた閾値電圧Ｖ_THを有する強誘電体電界効果トランジスタと、前記強誘電体電界効果トランジスタのゲート電位を固定（例えばグランド電位に固定）し、前記強誘電体電界効果トランジスタのバックゲート電位を可変する（例えば＋１０Ｖ／−１０Ｖの切り替え）ことにより、前記強誘電体電界効果トランジスタのゲートとバックゲート間の電位差に応じた残留分極状態を前記強誘電体キャパシタに書き込む制御部（不図示）とを備えることを特徴とする半導体装置。 （もっと読む）

【課題】 信頼性高く不揮発記憶を書き込めるようにする。非記憶と不揮発記憶の両方、一時記憶(揮発記憶)と不揮発記憶の両方を一つの回路で行い得るようにする。
【解決手段】 前段回路の情報を状態検地強調回路Aを介して本段回路に書き込む。制御信号V selectがL、即ち/V selectがHの時、回路Aでは小電圧のVcc0とVss0が選択され、これが前段回路に印加される。この時、本段回路のn-Tr2のゲート-p型基板端子間には0V以上Vcc0-Vss0以下の電位しか印加されないのでオフとオンの判別が可能な程度にチャネル抵抗は変化するが十分な不揮発記憶書き込みを行うほどではない。V selectがH、即ち/V selectがLに変わると、回路Aでは大電圧のVcc3とVss3が選択され、これが前段回路に印加される。V selectがHになる直前のVnの論理がHならば、n-Tr2には不揮発オン状態の書込が行われ、p-Tr2には不揮発オフ状態の書込が行われる。 （もっと読む）

【課題】ＦｅＲＡＭやＭＲＡＭ等の半導体記憶装置の側壁部のダメージを軽減し、キャパシタリーク電流を低減する。
【解決手段】半導体基板１０に配置されたスイッチングトランジスタのソース・ドレイン拡散層２６と、半導体基板１０及びソース・ドレイン拡散層２６上に配置された層間絶縁膜８と、層間絶縁膜８上に配置された下部電極１４，下部電極１４上に配置された強誘電体膜１６，及び強誘電体膜１６上に配置された上部電極１８からなる強誘電体キャパシタとを備え、上部電極１８が強誘電体膜１６と接する側壁部が強誘電体膜１６の表面となす角度αが、上部電極１８の表面近傍のハードマスクの側壁部２０が強誘電体膜１６の表面となす角度βよりも大きい半導体記憶装置及びその製造方法。 （もっと読む）

【課題】１ビットを超える情報の記憶と低電源電圧化との両立を図り、且つ可及的に簡略な配線の、高集積度且つ高性能の不揮発性半導体記憶素子を得ることを可能にする。
【解決手段】半導体基板１に形成された第一の導電型の半導体領域３内に互いに向かい合う様に形成された第二の導電型のソース・ドレイン領域４と、ソース・ドレイン領域の間の半導体領域上に形成され且つ間に浮遊ゲート電極６，８を介して積層された少なくとも二層の強誘電体絶縁膜５，７，９と、浮遊ゲート電極と強誘電体絶縁膜との積層膜の、ソース・ドレイン領域を結ぶ方向と垂直な方向の側面に設けられた第一の絶縁膜１０と、第一の絶縁膜が設けられた、浮遊ゲート電極と強誘電体絶縁膜との積層膜の側面に第一の絶縁膜を挟むように形成されるとともに浮遊ゲート電極と強誘電体絶縁膜との積層膜の上面に形成された制御ゲート電極１１と、を備えている。 （もっと読む）

【課題】より安定な記憶保持が行えるメモリが実現できるようにする。
【解決手段】半導体基板１０１の上に、ビスマス（Ｂｉ）とチタン（Ｔｉ）と酸素とから構成された例えば膜厚１００ｎｍの金属酸化物層１０２と、上部電極１０３とを備え、また、半導体基板１０１の一部にオーミックコンタクト１０４を備える。金属酸化物層１０２は、半導体基板１０１の上に接して形成されている。例えば、金属酸化物層１０４は、Ｂｉ₄Ｔｉ₃Ｏ₁₂の化学量論的組成に比較して過剰なＴｉを含む基部層の中に、Ｂｉ₄Ｔｉ₃Ｏ₁₂の化学量論的組成の３ｎｍ〜１５ｎｍ程度の複数の微結晶粒から構成されている。また、金属酸化物層１０４は、３０〜１８０℃と低温条件のスパッタ法により形成されている。 （もっと読む）

【課題】より安定な記憶保持が行えるメモリを実現する。
【解決手段】基板１０１の上に、絶縁層１０２を介し、下部電極層（第１電極）１０３と、ビスマス（Ｂｉ）とチタン（Ｔｉ）と酸素とから構成された金属酸化物層１０４と、上部電極（第２電極）１０５とを備える。例えば、金属酸化物層１０４は、Ｂｉ₄Ｔｉ₃Ｏ₁₂の化学量論的組成に比較して過剰なＴｉを含む基部層の中に、Ｂｉ₄Ｔｉ₃Ｏ₁₂の化学量論的組成の３ｎｍ〜１５ｎｍ程度の複数の微結晶粒から構成されている。また、金属酸化物層１０４は、３０〜１８０℃と低温条件のスパッタ法により形成されている。 （もっと読む）

【課題】
高誘電率で低いリーク電流密度の酸化物誘電体薄膜を備えた、酸化物誘電体素子
を提供すること。
【解決手段】
本発明の酸化物誘電体素子は、従来技術より低い酸素濃度雰囲気下で酸化物誘電体薄膜を形成するので、形成温度を低い温度にでき、酸化物誘電体薄膜が分極軸を上下方向に有する面方位で優先的に配向した結晶構造を有し、酸化物誘電体薄膜と電極材料との反応が無く、さらに酸化物誘電体薄膜の結晶粒の成長を制御するので、高い自発分極と小さい抗電界を有し、リーク電流密度も小さい。 （もっと読む）

【課題】ゲート絶縁層を介した、ソース電極とドレイン電極間とのリーク電流の発生を好適に防止または低減し得る半導体装置、かかる半導体装置を簡易に製造し得る半導体装置の製造方法、および信頼性の高い記憶装置を提供すること。
【解決手段】強誘電体メモリ１は、基板２と、基板２の一方の面側に設けられたソース電極３およびドレイン電極４と、ソース電極３とドレイン電極４との間に設けられたチャネル領域５１を備える半導体層５と、これらの各部と離間して設けられたゲート電極７と、ゲート電極７に対してソース電極３およびドレイン電極４を絶縁する機能を有し、強誘電体として機能する強誘電体ポリマーを主材料として構成された強誘電体層６とを備え、この強誘電体層６において、強誘電体ポリマーの主鎖が、基板２に対してほぼ平行、かつチャネル長方向とほぼ垂直な方向に沿って揃っている。 （もっと読む）

【課題】 従来の強誘電体メモリは不揮発性を利用する強誘電体薄膜がメモリセル毎に孤立している。したがって、不揮発性メモリとして集積度を高める際には強誘電体薄膜も小さな形状に裁断されることとなり、その結果、充分な特性や信頼性が得られず、微細化、高集積化には限界が生ずるという課題があった。
【解決手段】 強誘電体薄膜を複数個の電極で挟み、強誘電体薄膜の中で分極信号を転送する分極転送デバイスをメモリセルアレイとして集積し、強誘電体薄膜を連続、一体化した構成をとることにより、強誘電体特性を確保し、微細化、高集積化に適した強誘電体メモリを得る。 （もっと読む）