フローティングゲートメモリセル２０２は、基板２０４上に基板２０４中のチャネル領域２２２を覆う状態で配置されたスタックゲート構造２０８を有する。フローティングゲートメモリセル２０２は更に、基板２０４中にスタックゲート構造２０８に隣接して形成されたリセス２２８を有し、リセス２２８は側壁２３０、底部２３２、深さ２３６を有する。フローティングゲートメモリセル２０２は更に、リセス２２８の側壁２３０に隣接し、且つ、スタックゲート構造２０８の下に配置されるソース２３４を有する。フローティングゲートメモリセル２０２は更に、リセス２２８の底部２３２にあり、ソース２３４の下に配置されるＶｓｓ接続領域２３８を有し、Ｖｓｓ接続領域２３８はソース２３４に接続されている。Ｖｓｓ接続領域２３８はリセス２２８の底部２３２の下に配置されているため、チャネル領域２２２におけるソース２３４の側方拡散が低減されている。
（もっと読む）

本発明は、ダブル・ゲート・スタック及びシングル・アクセス・ゲートを備える不揮発性メモリ・セル（５０）を加工する方法に関する。この方法は、アクセス・ゲートを加工する方法を、自己整合的な、ソース注入とは別のドレイン注入と組み合わせる。本発明の方法は、マスク位置合せ精度を考慮せずに、メモリ装置を消去するための延長されたドレインを自己整合的に注入することを可能にする。さらに、この方法は、さらなるマスクを使用せずにドレイン及びソース注入を互いに異なるドーピングで実施する方法を提供する。
（もっと読む）

【課題】下部メタライズ線（３０２）に導電的に結合された横方向の金属ストラップ（３２６）を含む、電界効果トランジスタ（ＦＥＴ）ベースの磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイス用の導電線構造を提供すること。
【解決手段】金属ストラップ（３２６）上に磁気トンネル接合（ＭＴＪ）スタック（３１６）が形成され、ＭＴＪスタック（３１６）を覆って金属シールド（３２４）が形成され、金属シールド（３２４）は金属ストラップ（３２６）に対して自己整列される。上部メタライズ線（３３２）は金属シールド（３２４）に導電的に結合され、金属シールド（３２４）は上部メタライズ線（３３２）の形成時にエッチ・ストップとして働く。 （もっと読む）

基板面から離れて延在する突起部を有するフローティングゲート構造を開示する。この突起部によって、フローティングゲートとコントロールゲートとを結合するための増加した表面積をフローティングゲートに提供することが可能となる。１つの実施形態では、フローティングゲートの個々の側面でワードラインが下方へ延在して、同じ列の隣接するフローティングゲートを遮蔽する。別の実施形態では、突起部を有するフローティングゲートの組立て製造処理工程を開示する。残りのフローティングゲートに対して自己位置合せを行うために突起部を形成してもよい。
（もっと読む）