方法は、半導体基板（１２）上にゲート材料の第一層（１８）を形成すること、第一層上にハードマスク層（２０）を形成すること、開口（２２）を形成すること、ハードマスク層上と開口内とに電荷蓄積層（２４）を形成すること、電荷蓄積層上にゲート材料の第二層（２６）を形成すること、ハードマスク層を被覆している、第二層の一部と電荷蓄積層の一部とを除去することであって、第二層の第二部分が開口内に残存している、除去すること、ハードマスク層上と第二部分上とに、第一ビットセル及び第二ビットセルの両方を画定するパターン化されたマスク層（２８、３０、３２）を形成すること、パターン化されたマスク層を用いて第一ビットセル及び第二ビットセルを形成することを含み、第一ビットセル及び第二ビットセルはそれぞれ、第一層から形成された選択ゲート（３８、４０）と、第二層から形成された制御ゲート（３４、３６）とを含む。
（もっと読む）

【課題】高い信頼性を有し且つ安価な不揮発性半導体記憶装置を提供する。
【解決手段】メモリストリングスＭＳは、基板Ｂａに対して垂直方向に延びる複数の柱状部ＣＬ_ｍｎ、及び複数の柱状部ＣＬ_ｍｎの下端を連結させるように形成された連結部ＪＰ_ｍｎを有する半導体層ＳＣ_ｍｎを有する。ワード線ＷＬ１〜４は、この柱状部ＣＬ_ｍｎを取り囲む板状電極として形成されている。また、選択ゲート線ＳＧは、カラム方向を長手方向として形成され、ビット線ＢＬはロウ方向を長手方向として、１つの柱状部ＣＬ_ｍｎごとに形成されている。 （もっと読む）

【課題】NANDベースNMOS NORフラッシュメモリセル／アレイ及びその製造方法の提供。
【解決手段】ＮＯＲフラッシュ不揮発性メモリ回路において、ＮＡＮＤストリングにおいて直列に接続された複数の電荷保持トランジスタを包含し、そのうち最上の電荷保持トランジスタのドレインは該直列に接続された複数の電荷保持トランジスタに関連するビット線に接続され、そのうち最下の電荷保持トランジスタのソースは該複数の電荷保持トランジスタに関連するソース線に接続され、該複数の電荷保持トランジスタのコントロールゲートはワード線に接続されたことを特徴とする。 （もっと読む）

【課題】不揮発性メモリを有する半導体装置の製造歩留まりと性能を向上させる。
【解決手段】半導体基板１の上部に不揮発性メモリを構成する制御ゲート電極ＣＧとメモリゲート電極ＭＧが並んで配置されている。制御ゲート電極ＣＧの高さよりも、メモリゲート電極ＭＧの高さが低い。制御ゲート電極ＣＧの上面には金属シリサイド膜２１が形成されているが、メモリゲート電極ＭＧの上面９ａには、金属シリサイド膜は形成されておらず、メモリゲート電極ＭＧの上面９ａ上に酸化シリコンの側壁絶縁膜１３ｃが形成されている。側壁絶縁膜１３ｃは、メモリゲート電極ＭＧおよび制御ゲート電極ＣＧの側壁上に形成された側壁絶縁膜１３ａ，１３ｂと同工程で形成されている。 （もっと読む）

ゲート誘電体を備えるメモリセルを有する不揮発性メモリが記載される。ゲート誘電体は、トランジスタのコントロールゲートとチャネル領域との間の、正に帯電した正孔をトラップする多層電荷トラップ誘電体である。多層電荷トラップ誘電体は、少なくとも１つのＨｉｇｈ−Ｋ（高誘電体定数）層を含む。 （もっと読む）

【課題】バイト単位の書き換えが可能な不揮発性半導体メモリを提供する。
【解決手段】メモリセルアレイは、１個のメモリセルと１個のセレクトトランジスタとから構成されるユニットを有する。１ブロックには、１本のコントロールゲート線が配置され、１本のコントロールゲート線に接続されるメモリセルにより１ページが構成される。ビット線には、ラッチ機能を持つセンスアンプが接続される。データ書き換えは、まず、１ページ分のメモリセルのデータをセンスアンプに読み出し、センスアンプでデータの上書きを行い、ページ消去を行った後、センスアンプのデータを１ページ分のメモリセルに書き込む。センスアンプにおけるデータの上書きによりバイト単位のデータ書き換えが可能となる。 （もっと読む）

【課題】 信頼性の高いゲート絶縁膜を有する半導体装置およびその製造方法を提供する。
【解決手段】 半導体装置は、主表面を有する半導体基板８と、半導体基板８の主表面上にゲート絶縁膜１２を介して形成され、半導体基板８に反転層を形成するアシストゲート電極３と、半導体基板８の主表面上においてアシストゲート電極３と隣り合う位置に断続的に形成され、半導体基板８およびアシストゲート電極３と電気的に絶縁された孤立パターンであるフローティングゲート電極２０と、アシストゲート電極３上にシリコン酸化膜１３Ａを介して形成され、ゲルマニウムが注入されたシリコン窒化膜１３Ｂと、シリコン窒化膜１３Ｂ上からフローティングゲート電極２０上に形成される絶縁膜１５と、フローティングゲート電極２０が位置する絶縁膜１５上に設けられたコントロールゲート電極２とを備える。 （もっと読む）

【課題】 不揮発性メモリに対して読み出し速度の高速化と書き換え回数を多く保証することを両方させる。
【解決手段】 半導体集積回路は、閾値電圧の相違によって情報記憶を行う第１の不揮発性メモリ領域（ＰＧＭ）と第２の不揮発性メモリ領域（ＤＡＴ）とを有する。前記第１の不揮発性メモリ領域は、前記第２の不揮発性メモリ領域に対して、消去ベリファイ判定メモリゲート電圧、消去ベリファイ判定メモリ電流、書込みベリファイ判定メモリゲート電圧、書込みベリファイ判定メモリ電流、消去電圧、消去電圧印加時間、書込み電圧、及び書込み電圧印加時間のうちの何れか一つの条件又は複数の条件に差がつけれら、第１の不揮発性メモリ領域は第２の不揮発性メモリ領域よりも記憶情報の読み出し速度が速く、第２の不揮発性メモリ領域は第１の不揮発性メモリ領域よりも書き換え保証回数が多くされる。 （もっと読む）