【課題】メモリセルの電荷蓄積層内での電荷の横方向の移動を抑制する。
【解決手段】実施形態に係わる不揮発性半導体記憶装置は、第１乃至第ｎの半導体層（ｎは２以上の自然数）１２−１〜１２−３と、第１乃至第ｎの半導体層１２−１〜１２−３をチャネルとする第１乃至第ｎのメモリストリングＳ１〜Ｓ３とを備える。第ｉのメモリストリング（ｉは１〜ｎのうちの１つ）Ｓｉは、第ｉの半導体層１２−ｉの第３の方向にある表面上に、複数のメモリセルＭＣに対応する、複数の電荷蓄積層１６及び複数のコントロールゲート１８を備える。また、第ｉのメモリストリング内において、少なくとも第２の方向に隣接する２つのメモリセルＭＣの電荷蓄積層１６が互いに結合される。そして、複数のコントロールゲート１８間に、複数の電荷蓄積層１６のバンドオフセットを上昇させる金属元素１９が添加される。 （もっと読む）

【課題】 周辺回路領域の電荷蓄積層へのホットキャリア注入の影響を少なくする半導体装置等を提供する。
【解決手段】 半導体装置であって、少なくとも１つの不揮発性記憶セルの少なくとも１つの第１のトランジスタと、前記少なくとも１つの不揮発性記憶セルを駆動するための少なくとも１つの第２のトランジスタと、を含む。第１のトランジスタは、第１のゲート絶縁層と、第１のゲート電荷蓄積層と、第２のゲート絶縁層とを有する。第２のトランジスタは、第３のゲート絶縁層と、第２のゲート電荷蓄積層と、第４のゲート絶縁層とを有する。フッ素系ガスおよび／または水素系ガスを用いるイオン注入が実施された前記第２のゲート電荷蓄積層（２２ｂ’）の全部または一部の第１の電荷蓄積能力は、フッ素系ガスおよび／または水素系ガスを用いるイオン注入が実施される前の前記第２のゲート電荷蓄積層（２２ｂ’）の前記全部または前記一部の第２の電荷蓄積能力より低い。 （もっと読む）

【課題】 本発明は、ＮＡＮＤ型不揮発性半導体記憶装置の集積密度を向上させることが
できる。
【解決手段】 本発明の不揮発性半導体記憶装置は、半導体基板１表面内に、チャネル領
域を挟んでソース領域２及びドレイン領域３が形成される。そして、チャネル領域上に、
第１の絶縁層８ａ、トラップ層８ｂ、第２の絶縁層８ｃの順で積層された積層膜８が形成
される。そして、積層膜８のソース領域側側部には、第３の絶縁層６が形成される。また
、ソース領域２と第３の絶縁層６との間のチャネル領域上には、ゲート絶縁膜５が形成さ
れる。そして、ゲート絶縁膜５上及び積層膜８のソース領域２側端部上には、制御ゲート
７が形成される。また、積層膜８上であって、ソース領域２からドレイン領域３の方向に
向かって、制御ゲート７と離間形成され、かつ互いに離間形成された複数のプログラミン
グゲート９とを備える。 （もっと読む）

【課題】電荷トラップ効率が可及的に高いＭＯＮＯＳ型メモリセルを有する不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】半導体基板５に離間して設けられたソース・ドレイン領域４ａ、４ｂと、ソース領域とドレイン領域４ａ、４ｂの間の半導体基板５上に設けられたトンネル絶縁膜１２と、トンネル絶縁膜１２上に設けられ、電荷をトラップする電荷蓄積膜１３と、電荷蓄積膜１３上に設けられた制御ゲート電極１６と、電荷蓄積膜１３と制御ゲート電極１６との間に設けられ、電荷蓄積膜１３側に設けられた遷移アルミナ層１４ａおよび制御ゲート電極１６側に設けられたα相アルミナ層１５ａを有するアルミナ膜と、を含むメモリセルを備えている。 （もっと読む）

【課題】電荷トラップ層を有する不揮発性メモリ素子及びその製造方法を提供する。
【解決手段】結晶質物質を含むように形成された電荷トラップ層を備える不揮発性メモリ素子である。基板上にトンネリング絶縁膜を形成する工程と、トンネリング絶縁膜上に結晶質電荷トラップ層を形成する工程と、を含む不揮発性メモリ素子の製造方法である。 （もっと読む）

【課題】 低い電圧でデータ格納が可能なセミコンダクタ・オン・インシュレータタイプの構造及びその製造プロセスを提供する。
【解決手段】 本発明は、ドナー基板（１０）の半導体層（１１）と、絶縁体層（６０）と、レシーバ基板（２０）とを備えるセミコンダクタ・オン・インシュレータタイプの構造において、レシーバ基板（２０）上にドナー基板（１０）を接合するステップを備え、基板の少なくとも１つが絶縁体層でコーティングされる、セミコンダクタ・オン・インシュレータタイプの構造の製造プロセスであって、電荷キャリアを保持するのに適切な電気的に活性なトラップを備える、いわゆる、トラップ界面（３０）を接合界面に形成するステップを備えることを特徴とする、製造プロセスに関する。また、本発明は、トラップ界面を備えるセミコンダクタ・オン・インシュレータタイプの構造に関する。 （もっと読む）

【課題】リーク特性等の特性が優れた高誘電体絶縁膜を提供する。
【解決手段】本発明の絶縁膜は、第１の金属と酸素からなる金属酸化物にフッ素を導入した絶縁膜であって、窒素或いは前記金属酸化物をなす第１の金属の価数よりも小さな価数の第２の金属を少なくとも１つ、前記フッ素と同時に導入したことを特徴とし、窒素または前記第２の金属の量を［Ｘ］、フッ素の量を［Ｆ］と表わすとき、｛［Ｘ］−［Ｆ］｝／２≦８．４atomic％であることを特徴とする。 （もっと読む）

２次電子注入（ＳＥＩ）は、ＮＲＯＭセルなどのＯＮＯ層内に別個の電荷蓄積領域を有するＮＶＭセルをプログラムするために使用される。低ワード線電圧（Ｖｗｌ）、負基板電圧（Ｖｂ）、更に狭い及び深いインプラントの種々の組合せによりプロセスが促進される。第２ビット問題を制御することができ、保存及びパンチスルーを改善することができる。より低いＳＥＩプログラミング電流が、ビット線抵抗、必要な接点の数、及び電源要件に関する制約の緩和をもたらすことができる。 （もっと読む）

【課題】良好な特性が得られる微粒子含有体と、比較的少ない手間で良好な特性の微粒子含有体を製造できる微粒子含有体の製造方法を提供すること。
【解決手段】シリコン基板１００の表面に、膜厚が約５０ｎｍのシリコン酸化膜１１０を熱酸化によって形成する。シリコン酸化膜１１０中に、約３０ｋｅＶの注入エネルギーで、負イオン注入法によって銀を注入する。銀が注入されたシリコン酸化膜１１０を、２００℃よりも高く、かつ、銀の融点未満の温度で熱処理して、銀微粒子を形成する。酸化雰囲気中で熱処理をして、微粒子の表面部分を酸化して、被覆層としての酸化銀１４０を形成する。ナノメートルサイズの複数の微粒子１３０および被覆層１４０を、少ない工程で形成する。 （もっと読む）

改善した、サイリスタに基づくメモリセルを提供する。一例では、シリコン‐オン‐インシュレータ（ＳＯＩ）技術を用いて、セル（１０）をフローティング基板内に形成する。セルには、第２ワードラインによりゲート駆動されるとともに完全にフローティング基板内に形成されたラテラルサイリスタ（２０）を有するのが好ましい。このサイリスタのカソードは、アクセストランジスタ（１８）のソースをも有し、このアクセストランジスタのドレインは装置のビットラインに接続されており、このアクセストランジスタは第１ワードライン（１４）によりゲート駆動される。フローティング基板内にはトラッピング層が形成され、セルに書き込みを行う場合、パルスを加えて、論理状態“１”に対し正孔をトラッピング層にトラッピングさせ、論理状態“０”に対し電子をトラッピング層にトラッピングさせる。トラッピング層に電荷をトラッピングさせることにより、記憶されたデータ状態に追加の余裕度を加え、これらデータ状態の劣化を回避し、セルを不揮発性とする。
（もっと読む）