【課題】ゲートの遷移電流や漏れ電流が小さく、ピンチオフ電圧が安定な電界効果トランジスタを提供すること。
【解決手段】半導体層３上でこの半導体層３の表面に沿って互いに離間した位置に、それぞれ金属電極を有するソース５、第１ゲート６、第２ゲート７、ドレイン８をこの順に備える。第１ゲート６はノーマリオフ、第２ゲート７はノーマリオンになっている。第１ゲート６はショットキ型であり、第２ゲート７はＭＩＳ型である。 （もっと読む）

シリコン内の接合型電界効果トランジスタを用いて相補型論理回路を構築する方法が開示される。本発明は、理想的に、好ましくは６５ｎｍ未満のディープサブミクロンの寸法に適したものである。本発明の基礎となるものは、エンハンスメントモードで動作する相補型接合型電界効果トランジスタである。このＪＦＥＴの速度−パワー性能はサブ７０ｎｍ寸法のＣＭＯＳデバイスに匹敵するものになる。しかしながら、ＪＦＥＴの最大電源電圧は依然として内蔵電位（ダイオードの電圧降下）より小さく制限される。より高い電圧レベルまで駆動される外部回路へのインターフェースを必要とする一定の用途を満足させるため、本発明は、ＪＦＥＴと同一基板上にＣＭＯＳデバイスを構築する構造及び方法を含む。 （もっと読む）

【課題】カスコード回路を介して高電子移動度トランジスタ（ＨＥＭＴ）を制御する方法を提供する。
【解決手段】本発明に係るカスコード回路は、第１及び第２のスイッチ、第１のスイッチのソースに接続されたコンデンサ、第１のスイッチのドレインに接続されたＨＥＭＴのソース、並びに、第１及び第２のスイッチを制御するコントローラを備える。この方法は状態Ａを定義することによって達成され、第１のスイッチはＯＦＦに、第２のスイッチはＯＮになるように制御されコンデンサが帯電されることを可能にし、ＨＥＭＴゲート閾値電圧の周辺でＨＥＭＴのドレイン電圧を安定させる。この方法はさらに状態Ｂを定義し、第１のスイッチはＯＮに、第２のスイッチはほとんどの間ＯＦＦになるように制御されコンデンサに蓄えられた電荷を維持する。さらにこの方法は状態を遷移させ、コンデンサからの第１のスイッチの出力キャパシタンスのより速い帯電を可能にする。 （もっと読む）

【課題】ノーマリオフ型と同等の動作をするヘテロ接合電界効果トランジスタを有し、パッケージのサイズが小型で、信頼性が高く、本来の半導体素子の優れた特性を備えること。
【解決手段】高耐圧を有するノーマリオン型のヘテロ接合電界効果トランジスタ１００とノーマリオフ型の絶縁ゲート型電界効果トランジスタ２００をモノリシックに形成し、それらをカスコード接続することによって、ノーマリオフ型と同等の動作をするヘテロ接合電界効果トランジスタ１００を備えた構成とする。また、絶縁ゲート型電界効果トランジスタ２００にアバランシェダイオード３００を並列に接続して、絶縁ゲート型電界効果トランジスタ２００の破壊を防ぐ。 （もっと読む）

高速シリコンＣＭＯＳ回路及び高電力ＡｌＧａＮ／ＧａＮ増幅器が、同じウェハー上に集積される。高抵抗シリコンの薄層が、基板上に結合される。ボンディングに続いて、ＡｌＧａＮ／ＧａＮ構造を結合したシリコン層上に成長させる。次いで、窒化シリコン又は酸化シリコン層をＡｌＧａＮ／ＧａＮ構造上に堆積させる。これに続いて、シリコンの薄層を窒化シリコン／酸化シリコン層に結合させる。ＡｌＧａＮ／ＧａＮ装置の形成領域が規定され、シリコンがこれらの領域から離れてエッチングされる。これに続いて、ＣＭＯＳ装置がシリコン層上に形成され、ＡｌＧａＮ／ＧａＮ装置がＡｌＧａＮ／ＧａＮ表面上に形成される。 （もっと読む）

【課題】
ホットキャリア発生を回避しつつ飽和電流を絞った、アナログ・スイッチに好適なＭＯＳＦＥＴを提供する。
【解決手段】
本発明のＭＯＳＦＥＴでは、ドレイン部とチャネル部の間に、電流キャリアの空乏化現象により生じるＪＦＥＴ抵抗部分を設ける。このＪＦＥＴ抵抗部分でドレイン−ソース間電圧の大部分を分担するため、チャネル部への電圧分担が減少し電界集中も回避される。また飽和電流は、ＪＦＥＴ抵抗で調整するので、ゲート電極の幅を十分確保することが可能でありチャネル部への電流集中も回避される。 （もっと読む）

【課題】 非絶縁型ＤＣ／ＤＣコンバータの変換効率を向上させ、高効率化を実現することができる電源システムを提供する。
【解決手段】 ハイサイドスイッチ１とローサイドスイッチ２とを有する電源システムに用いられる非絶縁型ＤＣ／ＤＣコンバータにおいて、ハイサイドスイッチ１に、低容量かつ低オン抵抗の、窒化ガリウム素子のＨＥＭＴやＨＦＥＴを使用し、ローサイドスイッチ２に、低オン抵抗のシリコン素子の縦型パワーＭＯＳＦＥＴを使用する。 （もっと読む）

高出力半導体デバイスのための基材配置物は、ＳｉＣウエハの表面上に付着させたＳｉ層を有するＳｉＣウエハを包含する。Ｓｉ第１層、ＳｉＯ_２中間層およびＳｉ第３層を有するＳＯＩ構造体が、そのＳｉ第３層を、ＳｉＣウエハ上に付着させたＳｉに接着して、単一構造体を形成する。ＳＯＩのＳｉ第１層およびＳｉＯ_２中間層を除去して、純粋なＳｉ第３層を残し、この上にさまざまな半導体デバイスを製作することができる。Ｓｉ第３層および付着Ｓｉ層を、１種以上の半導体デバイスをＳｉＣウエハ上に製作することができるように基材配置物の一部にわたり除去してもよい一方、他の半導体デバイスを純粋なＳｉ第３層上に対応させてもよい。 （もっと読む）

電源制御装置システム（２５）は、電源制御装置システム（２５）のスタートアップ動作を制御するために２つの別個の電流を使用する。２つの電流は、電源制御装置システム（２５）の動作を抑止するために接地に分流され、２つの電流のうちの１つは電力消散を最小限にするためにディセーブルにされる。２つの独立した制御電流は、２つの別個の制御信号（２３、２４）に応答して、マルチ出力電流高電圧装置（１２）によって生成される。
（もっと読む）