【課題】表面が（１１１）面以外であるシリコン層と、表面が（０００１）面である窒化物半導体層とを基板に設け、かつシリコンと窒化物半導体の線膨張係数の違いに起因した応力を小さくする。
【解決手段】まずＳＯＩ（Silicon On Insulator）基板を準備する。ＳＯＩ基板は、表面が（１１１）面であるシリコン基板１００上に絶縁層１２０及びシリコン層２００を積層した基板である。シリコン層２００は、表面が（１１１）面以外の面方位である。次いで、絶縁層１２０及びシリコン層２００に、底面にシリコン基板１００が露出している開口部２０１を形成する。次いで、開口部２０１内にＩＩＩ族の窒化物半導体層３００を形成する。 （もっと読む）

【課題】ノーマリーオフ動作を実現するとともに製造コストの増大を防ぐことが可能な半導体装置および電子機器を提供する。
【解決手段】半導体装置１０１は、第１の電界効果トランジスタＦ１の制御電極と第２電源ノードＮ２との間に接続され、第１の電界効果トランジスタＦ１の制御電極における電圧が所定値以上になると第１の電界効果トランジスタＦ１の制御電極から第２電源ノードＮ２への方向に導通するスイッチ素子ＺＤを備え、第１の電界効果トランジスタＦ１は、エピタキシャル成長用基板と、エピタキシャル成長用基板の主表面上に形成された半導体層とを含み、第１の電界効果トランジスタＦ１の第１導通電極、第２導通電極および制御電極は半導体層上に形成され、半導体層と電気的に接続され、第１の電界効果トランジスタＦ１の制御電極および半導体層によってショットキー接合が形成されている。 （もっと読む）

【課題】３ー５族半導体デバイスを４族半導体デバイスと一緒に、単一のダイの上にモノリシック集積することができる半導体装置を提供する。
【解決手段】第１、第２の表面を有する両面仕上げ処理された半導体基板と、前記第１の表面上に形成され、一つの４族半導体デバイスを含む４族半導体層と、前記第２の表面上に形成され且つ前記少なくとも一つの４族半導体デバイスに電気的に結合された３−５族半導体デバイスを含む３−５族半導体本体１３０とを備える。さらに電気的結合のための基板ビア１１２及び／又はウェハ貫通ビア１１４を備える。４族半導体層はエピタキシャルシリコン層とすることができ、エピタキシャル層上に形成されたＴＦＥＴ及びショットキーダイオード（ＦＥＴＫＹ）とすることができる。また、３−５族半導体デバイスは高電子移動度トランジスタ（ＨＥＭＴ）１７０とすることができる。 （もっと読む）

【課題】高いアバランシュブレークダイン強度を有する横型ＨＥＭＴと、その製造方法を提供する。
【解決手段】基板１０と、基板上に配置された、第１導電型のチヤネルとなる第１層１１、少なくとも部分的に上記第１層１１の上に配置された電子供給層となる第２層１２を有する。さらに、上記横型ＨＥＭＴは、上記第１導電型に対して相補的な第２導電型の半導体物質を有し、少なくとも部分的に上記第１層１１の中に配置された第３層１３を有する。このためＰＮダイオードが上記第１層および第３層の間で形成され、ＰＮダイオードは横型ＨＥＭＴより低いブレークダウン電圧を有することにより、ＨＥＭＴを高い電界から保護することができ、ＨＥＭＴの劣化を防止できる。 （もっと読む）

【課題】接合ＦＥＴを備えた半導体装置の特性を向上させる。
【解決手段】主たるトランジスタとして接合ＦＥＴ１０を備え、制御用トランジスタとしてＭＩＳＦＥＴ２０を備えた半導体装置であって、接合ＦＥＴ１０は第１ゲート電極Ｇ１、第１ソース電極Ｓ１、および、第１ドレイン電極Ｄ１を有し、ＭＩＳＦＥＴ２０は第２ゲート電極Ｇ２、第２ソース電極Ｓ２、および、第２ドレイン電極Ｄ２を有する。また、ＭＩＳＦＥＴ２０はｎチャネル型であり、エンハンスメント型の電気特性を有する。また、ＭＩＳＦＥＴ２０の第２ゲート電極Ｇ２と第２ドレイン電極Ｄ２とは短絡接続され、接合ＦＥＴ１０の第１ゲート電極Ｇ１とＭＩＳＦＥＴ２０の第２ソース電極Ｓ２とは短絡接続されている。 （もっと読む）

半導体構造体は、基板（１２）と、基板を覆うシード層（１３）と、シード層上に配置されるシリコン層（２２）と、シリコン層中のトランジスタデバイス（２７）と、シード層上に配置されるＩＩＩ−Ｖ族デバイスと、複数の電気コンタクトと、を備え、それぞれの電気コンタクトは、ＴｉＮまたはＴａＮの層（３２）と、ＴａＮまたはＴｉＮの層上の銅またはアルミニウムの層（３４）と、を備え、電気コンタクトの１つは、トランジスタ（２７）に電気的に接続され、電気コンタクトの別の１つは、ＩＩＩ−Ｖ族デバイスに電気的に接続される。 （もっと読む）

【課題】耐熱性の低い部分を有する基板に加熱処理をして半導体基板を製造する。
【解決手段】単結晶層を有し熱処理される被熱処理部と、熱処理で加えられる熱から保護されるべき被保護部とを備えるベース基板を熱処理して半導体基板を製造する方法であって、被保護部の上方に、ベース基板に照射される電磁波から被保護部を保護する保護層を設ける段階と、ベース基板の全体に電磁波を照射することにより被熱処理部をアニールする段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】回路全体の小型化を実現し、高温環境下で使用することができる窒化ガリウム半導体装置およびその製造方法を提供すること。
【解決手段】半導体基板１の表面には、絶縁層２、アンドープの第１ＧａＮ層３、ＡｌＧａＮ層４がこの順で積層されている。第１ＧａＮ層３とＡｌＧａＮ層４の界面には、２次元電子ガスで形成された表面障壁層５が形成されている。ＡｌＧａＮ層４の表面層には、第１ＧａＮ層３に達し、かつ貫通しない程度の凹部（第１凹部）が形成されている。このような半導体基板１に、第１高耐圧トランジスタ１１０および制御回路１２０が一体的に形成されている。第１高耐圧トランジスタ１１０は、第１凹部およびＡｌＧａＮ層４の表面に形成されている。また、制御回路１２０は、第１凹部の一部に形成されたｎチャネルＭＯＳＦＥＴと、ＡｌＧａＮ層４の表面に形成されたデプレッション型ｎチャネルＭＯＳＦＥＴとで構成されている。 （もっと読む）

【課題】３−５集積回路とシリコン集積回路とは別々の集積回路上に設けられてきた。３−５集積回路とシリコン集積回路等の相違する基板を必要とする複数の回路を１つの集積回路において組み合わせることを可能にするハイブリッド基板回路を提供すること。
【解決手段】ハイブリッド基板回路は、第１半導体材料の第１領域と、埋め込み酸化層および埋め込み酸化層の上方の第２半導体材料を含んでいる第２領域と、第１半導体材料内に形成された第１回路と、第２半導体材料内に形成された第２回路と、第１回路と第２回路との間のシャロー・トレンチ・アイソレーション領域１０３と、を含んでいる。第１半導体材料はシリコンを含み、第２半導体材料はシリコンを含んでいない。第１回路はＣＭＯＳ回路１０１であり、第２回路は高電子移動度トランジスタ回路１０２である。 （もっと読む）

寄生ＮＰＮなしでバルクシリコンからの電流フローを許容する、非常に短いチャネルを有するハイブリッドパワー電界効果トランジスタ（ＦＥＴ）装置。装置は、ＪＦＥＴコンポーネント、ＪＦＥＴコンポーネントに近接して配置された第１の蓄積型ＭＯＳＦＥＴ、およびトレンチ端の底部のＪＦＥＴコンポーネントに近接して配置された第２の蓄積型ＭＯＳＦＥＴまたはソースに接続する絶縁ゲートを有するＭＯＳＦＥＴを含む。 （もっと読む）

第１絶縁ゲート電界効果トランジスタ（１）が第２電界効果トランジスタＦＥＴ（２）と直列に接続された半導体デバイスであって、前記第１絶縁ゲート電界効果トランジスタの厚くドープされたドレイン接点領域（１９１）へ電気的に接続されている厚くドープされたソース領域（１９Ａ）を前記第２電界効果トランジスタ（２）が有し、更に第２電界効果トランジスタ（２）のピンチ電圧Ｖｐよりも前記第１絶縁ゲート電界効果トランジスタ（１）のブレークスルー電圧の方が高い前記半導体デバイス。
（もっと読む）

【課題】 ゲート電極下端の側面に接する領域に半導体表面が露出することを防止することが可能な半導体装置を提供する。
【解決手段】 半導体基板(20)の上に、電子走行層(21)と電子供給層(23)とが配置されている。電子供給層の上に、ソース電極(30F)及びドレイン電極(31F)が、相互に間隔を隔てて配置されている。ソース電極とドレイン電極との間の電子供給層の上に、ゲート電極(40F)が配置されている。電子供給層の上に、ソース電極とゲート電極との間の領域、及びドレイン電極とゲート電極との間の領域を覆う保護膜(35)が形成されている。ゲート横開口(38)が保護膜に形成されている。ゲート横開口は、ソース電極とゲート電極との間の領域、及びドレイン電極とゲート電極との間の領域の少なくとも一方に、ゲート電極、ソース電極、及びドレイン電極のいずれからも間隔を隔てて配置されている。 （もっと読む）

【課題】良好な特性を得ながら、小型化、高耐圧化および低消費電力化が可能な半導体装置を提供する。
【解決手段】この半導体装置１は、シリコンよりも大きいバンドギャップを有し、パワートランジスタ２が形成されたＳｉＣ層１１と、ＳｉＣ層１１の主表面１１ａよりも上側の所定領域に形成されるとともに、制御回路用のＮＭＯＳトランジスタ３およびＰＭＯＳトランジスタ４が形成され、ＳｉＣ層１１とは別の層からなるシリコン層２１と、ＳｉＣ層１１のパワートランジスタ２とシリコン層２１のＮＭＯＳトランジスタ３およびＰＭＯＳトランジスタ４とを接続するＡｌ配線５とを備える。 （もっと読む）

【課題】双方向ＭＯＳとしてのモデルを実現可能とし、高耐圧ＭＯＳのシミュレーション精度を向上する。
【解決手段】高耐圧ＭＯＳＦＥＴのシミュレーションを行うためのマクロモデルとして、ＮＭＯＳＦＥＴのドレイン側とソース側に第１、第２のＪＦＥＴ（ＪＮ１、ＪＮ２）をそれぞれ付加し、第１のＪＦＥＴ（Ｊ１）のゲートに第１のダイオード（Ｄ１）の一端を接続し、第１のダイオード（Ｄ１）の他端を、前記ＮＭＯＳＦＥＴのソースに接続し、第２のＪＦＥＴ（Ｊ２）のゲートに第２ダイオード（Ｄ２）の一端を接続し、第２のダイオード（Ｄ２）の他端を前記ＮＭＯＳＦＥＴのドレインに接続してなるマクロモデルを用いてシミュレーションを行う。 （もっと読む）

【課題】リーク電流の増大、及び電流コラプス現象によるオン抵抗の増大を抑制できる窒化物系化合物半導体装置を提供する。
【解決手段】窒化物系化合物半導体からなるキャリア走行層３を有する半導体層１０と、半導体層１０の主面１００上に配置され、キャリア走行層３を流れる主電流の電流経路の端部である第１の主電極２１及び第２の主電極２２と、第１の主電極２１及び第２の主電極２２を囲むように主面１００上に配置され、主面１００直下及びその近傍の半導体層１０内の電荷を制御する外周電極３０とを備える。 （もっと読む）

【課題】ブレイクダウン電圧が高く、閾値電圧が安定で、かつゲート電極についての遷移電流が小さい電界効果トランジスタを提供すること。
【解決手段】この発明の電界効果トランジスタは、半導体層上でこの半導体層の表面に沿って互いに離間した位置に、それぞれ金属電極を有するソース、第１ゲート、第２ゲート、ドレインをこの順に備える。第１ゲートはＭＩＳ型であり、第２ゲートはショットキ型である。 （もっと読む）

【課題】コプラス時オン抵抗を低減化し、かつゲート漏れ電流を低減化した半導体装置を提供する。
【解決手段】窒化物系化合物半導体層（３,４）上に窒化物系化合物半導体層（３,４）とショットキー接触するゲート電極７と、ゲート電極７上に形成された第１の絶縁膜１８と、ゲート電極７から離間した窒化物系化合物半導体層（３,４）上に窒化物系化合物半導体層（３,４）と低抵抗接触するソース電極５と、ゲート電極７と第１の絶縁膜１８を介して形成され、ソース電極５と電気的に接続し、平面的に見て、ゲート電極７の上を跨ぐように延伸しているソースＦＰ電極９と、ソースＦＰ電極９上に形成された第２の絶縁膜１０とを有する半導体装置であって、ソースＦＰ電極９の厚みはソース電極５の厚みよりも厚く形成されている。 （もっと読む）

【課題】充電対象素子へ充電電流を効率的に供給することが可能な半導体装置を提供する。
【解決手段】充電対象素子Ｃに充電電流を供給する半導体装置であって、半導体装置は、第１導電型の半導体層１と、充電対象素子Ｃの第１電極に結合される第１ノードＮ１と、電源電圧が供給される電源電位ノードＮＬ１に結合される第２ノードＮ２とを有し、半導体層１の主表面上に形成される第２導電型の第１の半導体領域２と、電源電位ノードＮＬ１に結合される第３ノードＮ３を有し、第１の半導体領域２の表面において半導体層１と間隔をあけて形成される第１導電型の第２の半導体領域３と、第３ノードＮ３から半導体層１への電荷キャリアの移動を制限する電荷キャリア移動制限部とを備える。 （もっと読む）

【課題】分布増幅器の動作を安定化する。
【解決手段】デュアルゲート電極と、２つの主電極とを有する半導体素子において、デュアルゲート電極の第２ゲート電極２１から配線層２４を延出し、配線層２４を絶縁膜２５を介して、ソース電極２３に接続し、配線層２４と絶縁膜２５とソース電極２３で構成されるＭＩＭキャパシタ２６を半導体素子１内部に配置した。そして、このような半導体素子１を分布増幅器に増幅回路素子として搭載した。これにより、分布増幅器は高出力で広帯域特性を備え、安定に動作する。更に、高集積化、低コスト化を図ることができる。 （もっと読む）

【課題】 ノーマリオフで動作するMIS構造を有するHEMTを提供すること。
【解決手段】 HEMT１０は、ドレイン電極に電気的に接続するドレイン領域３２と、ソース電極に電気的に接続するソース領域３４と、ドレイン領域３２とソース領域３４の間に形成されている第１半導体領域２２と、第１半導体領域２２の表面の一部にゲート絶縁膜４２を介して対向しているゲート電極４２を有するMIS構造４０と、第１半導体領域２２の表面の残部に接しているとともに第１半導体領域２２のバンドギャップよりも広いバンドギャップを有する第２半導体領域２４を有するヘテロ構造を備えている。ドレイン領域３２とソース領域３４は、MIS構造４０とヘテロ構造を直列に配置した構造で接続されている。 （もっと読む）