【課題】ＧａＮ系電界効果トランジスタをノーマリオフで動作させつつ、チャネルの電流密度を増加する。
【解決手段】窒素を含む３−５族化合物半導体のチャネル層と、前記チャネル層に電子を供給する電子供給層と、前記電子供給層の前記チャネル層に対向する面の反対面に形成された、窒素を含む３−５族化合物の真性またはｎ形の半導体層と、前記半導体層と接して形成された、または、前記半導体層との間に中間層を介して形成された制御電極と、を備えた半導体装置を提供する。 （もっと読む）

【課題】 非極性面を主面としたIII族窒化物半導体を用いて、積層欠陥の密度が小さい電界効果トランジスタを提供すること。
【解決手段】 非極性面を主面とする基板２の主面からチャネル層４を成長させ、このチャネル層４上にさらに電子閉じ込め層５を成長させることによって、基板２の一方側に窒化物半導体積層構造部３を形成する。チャネル層４および電子閉じ込め層５を成長させるとき、これらを構成するIII族窒化物半導体の格子定数が一致するように、これらのIII族原子のモル分率を適切な値に定める。これにより、チャネル層４上に、チャネル層４とのｃ軸方向における格子定数が一致する格子整合系の電子閉じ込め層５を形成する。 （もっと読む）

【課題】III族窒化物半導体からなり、ヘテロ接合を有する半導体装置において、ＨＪＦＥＴを作製する際、エンハンスメント型のＨＪＦＥＴが容易に実現でき、そのエンハンスメント動作時におけるチャネル抵抗の低減がなされる構造を提供を提供する。
【解決手段】ゲート部を、障壁層に接するように設ける。ゲート直下となる部分では、ゲートを設けていない状態でも、障壁層とチャネル層とのヘテロ接合界面には、二次元電子ガスは発生しないように、チャネル層上に形成されるＩｎＡｌＧａＮ障壁層を構成する、ＩｎＡｌＧａＮの組成を選択する。ゲート直下を除き、ＩｎＡｌＧａＮ障壁層の上層として、ＩｎＡｌＧａＮキャップ層を設ける。ＩｎＡｌＧａＮキャップ層は、バッファ層と格子整合し、自発分極により、障壁層とチャネル層の界面に二次元電子を発生させる組成のＩｎＡｌＧａＮで形成する。 （もっと読む）

【課題】良好なトランジスタ特性を保ちつつ衝突イオン化により生成した正孔を外部に放出することができる半導体装置を提供する。
【解決手段】基板１００と、基板１００上に設けられたＩＩＩ族窒化物半導体多層膜と、ＩＩＩ族窒化物半導体多層膜の上部に設けられた、ゲート電極１１２、ソース電極１１０およびドレイン電極１１４とを備え、ＩＩＩ族窒化物半導体多層膜は、正孔走行層１０４、電子走行層１０６および電子供給層１０８を含み、正孔走行層１０４とゲート電極１１２とが導電体により電気的に接続されている。 （もっと読む）

【課題】
高周波信号遮断後の回復が早く、素子分離特性のよい化合物半導体エピタキシャル基板を提供する。
【解決手段】
半導体エピタキシャル基板は、単結晶基板と、単結晶基板上にエピタキシャル成長されたＡｌＮ層と、ＡｌＮ層の上にエピタキシャル成長された窒化物半導体層とを有し、単結晶基板とＡｌＮ層間界面より、ＡｌＮ層と窒化物半導体層間界面の方が凹凸が大きい、ことを特徴とする。 （もっと読む）

【課題】良好な電気的得意のＦＥＴを高い安定性をもって製造することができる電界効果トランジスタ用エピタキシャル基板を提案すること。
【解決手段】電界効果トランジスタ用エピタキシャル基板において、下地基板１と動作層として動くｕｄ−ＡｌＧａＮ層５との間に、Ｇａ又はＡｌを含むＡｌＮ第一緩衝層２とＡｌＧａＮ第二緩衝層３とを設け、これらの内の少なくとも一方を周期律表においてＧａと同一周期にありかつ原子番号の小さい補償不純物元素を添加して高抵抗結晶層とすると共に、この高抵抗結晶層とｕｄ−ＡｌＧａＮ層５との間に無添加もしくは空乏状態を維持できる程度の微量アクセプター不純物を含有するｕｄ−ＧａＮ高純度エピタキシャル結晶層４を設けた。 （もっと読む）

【課題】高電子移動度トランジスタ用エピタキシャルウェハの格子不整合を解消して、このウェハから作製される高電子移動度トランジスタのソース電極−ドレイン電極間の縦方向抵抗を低減する。
【解決手段】ＧａＡｓ基板１上に、ＡｌＧａＡｓ又はＧａＡｓの電子供給層３とＩｎＧａＡｓのチャネル層４とを有する高電子移動度トランジスタ用エピタキシャルウェハＷにおいて、電子供給層３とチャネル層４との間に、チャネル層４側から電子供給層３側へＩｎ組成を徐々に小さくしたグレーデッドＩｎＧａＡｓ電子供給層７又は８が設けられている。 （もっと読む）

【課題】ＡｌＮバリア層の表面のひび割れを防止し、更に、順方向電圧Ｖｆ特性を改善する。
【解決手段】ＡｌＧａＮ／ＧａＮ−ＨＥＭＴは、サファイヤ基板２１ａ等の成長基板上にＡｌＮ層２１ｂが形成されたＡｌＮテンプレート２１と、このＡｌＮテンプレート２１上にエピタキシャル成長されたＧａＮチャネル層２２と、このＧａＮチャネル層２２上に形成されたサンドイッチ構造の層とを有している。サンドイッチ構造の層は、下層のＡｌ_ｘＧａ_１ーｘＮバリア層２３と、厚さ２ｎｍ以上の中間のＡｌＮバリア層２４と、上層側のＡｌ_ｘＧａ_１ーｘＮキャップ層２５とにより形成されている。 （もっと読む）

【課題】絶縁ゲート構造のＧａＮ−ＨＥＭＴ等において、下地の結晶と格子定数・熱膨張係数の異なる結晶薄膜のＡｌＮ膜等をゲート絶縁膜として用いた時に、表面形状の劣化が生じることを防止する。
【解決手段】バリア層又は電子供給層（３３）とこのバリア層又は電子供給層（３３）に隣接するチャネル層（３２）とのヘテロ構造上に、結晶薄膜のゲート絶縁膜（３４）が設けられた絶縁ゲート構造のＧａＮ−ＨＥＭＴ等において、下地のバリア層又は電子供給層（３３）と同じか、あるいは同様な格子定数又は熱膨張係数を有するキャップ層（３５）をゲート絶縁膜（３４）上に形成している。そのため、応力がゲート絶縁膜（３４）の上下で平均化され、これによって表面形状の改善や、及びその結果得られる電気特性の改善を向上出来る。 （もっと読む）

【課題】基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を良好な結晶品質で成長させることができる窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を提供する。
【解決手段】ＧａＮ層を基板上に化学気相成長法により成長させ、このＧａＮ層上にＡｌＧａＮ層を化学気相成長法により成長させる場合に、Ｇａの原料の供給量に対するＮの原料の供給量のモル比を８０００以上、好ましくは１００００以上、より好ましくは１１０００以上にしてＧａＮ層を成長させる。基板としてはＡｌ₂ Ｏ₃ 基板、ＺｎＯ基板、ＳｉＣ基板などを用いる。 （もっと読む）

【課題】窒化物半導体層のヘテロ構造を含むノーマリオフタイプのＦＥＴを提供する。
【解決手段】格子定数ａ₁およびバンドギャップＥｇ₁を有する第１窒化物半導体層と、第１窒化物半導体層上に積層されていて格子定数ａ₂およびバンドギャップＥｇ₂を有する第２窒化物半導体層と、第２窒化物半導体層上に形成されたソース電極およびドレイン電極と、ソース電極とドレイン電極との間の領域において第２窒化物半導体層上に形成されたピエゾ効果膜と、ピエゾ効果膜の領域上に形成されたゲート電極とを含み、格子定数ａ₁とａ₂との関係がａ₁＞ａ₂であり、バンドギャップＥｇ₁とＥｇ₂との関係がＥｇ₁＜Ｅｇ₂であり、ピエゾ効果膜の第２窒化物半導体層側の表面における残留分極密度が、第１窒化物半導体層と第２窒化物半導体層との界面における２次元電子ガス層の電荷密度以上であって、ピエゾ効果膜の第２窒化物半導体層側の表面にマイナス電荷が分極している電界効果型トランジスタである。 （もっと読む）

【課題】電流ヒステリシス特性が良好で順方向ゲートリークを低減させることができるガリウムナイトライド系電界効果トランジスタを提供すること。
【解決手段】ゲート絶縁膜１０８を有するガリウムナイトライド系電界効果トランジスタ１００において、ゲート絶縁膜１０８を構成する材料の一部もしくは全部が、比誘電率９以上２２以下の誘電体であり、ゲート絶縁膜１０８に接する半導体結晶層Ａ１０４と、半導体結晶層Ａ１０４に近接して、半導体結晶Ａ１０４よりも大きな電子親和力を有する半導体結晶層Ｂ１０３から構成されるヘテロ接合を有している。ゲート絶縁膜１０８を構成する材料の少なくとも一部に、ＨｆＯ₂ 、ＨｆＡｌＯ、ＨｆＡｌＯＮ、又はＨｆＳｉＯ等の酸化ハフニウムを含むようにするのが好ましい。 （もっと読む）

【課題】良好なノーマリーオフを実現し、低消費電力、大電流、高耐圧、およびハイパワーで動作可能な窒化物半導体素子を提供すること。
【解決手段】電子供給層であるＡｌ_0.3Ｇａ_0.7Ｎ１５上に、Ａｌ_0.3Ｇａ_0.7Ｎ１５よりも大きな格子定数を有する、電子走行層であるＧａＮ１６が形成されている。Ａｌ_0.3Ｇａ_0.7Ｎ１５のＧａＮ１６側の表面は、ＩＩＩ族面であるので、自発分極電界Ｐ_自は、Ａｌ_0.3Ｇａ_0.7Ｎ１５側からＧａＮ１６側の方向である。上述のように、ＧａＮ１６の格子定数はＡｌ_0.3Ｇａ_0.7Ｎ１５の格子定数よりも大きいので、ＧａＮ１６には圧縮応力がかかりＧａＮ１６層を歪ませることにより、Ａｌ_0.3Ｇａ_0.7Ｎ１５側からＧａＮ１６側へと向かうピエゾ分極電界が生じる。 （もっと読む）

【課題】リサーフの効果を用いる構造により窒化物系ヘテロ接合トランジスタの高耐圧化を行う。
【解決手段】窒化物半導体により構成されるトランジスタにおいて、ＧａＮ層３とＡｌ_ｙＧａ_１−ｙＮバリアー層４のヘテロ接合に形成された二次元キャリアガスの特性を持つｎ型チャンネルに対して、Ａｌ_ｘＧａ_１−ｘＮバリアー層２とＧａＮ層３のヘテロ接合にｐ型の二次元状キャリアを持つ電界制御チャンネルを平行に形成し、チャンネルと電界制御チャンネルが空乏化したときの空間固定電荷の面密度が実質的に等しくなるトランジスタ構造とすることにより、リサーフ効果を持たせ、これにより、オン耐圧やオフ耐圧の向上を行う。 （もっと読む）

【課題】閾値電圧を容易に制御することができるとともに低いオン抵抗を有する窒化物系半導体装置を歩留まりよく提供すること。
【解決手段】ノンドープのＡｌ_XＧａ_1-XＮ（０≦Ｘ＜１）からなるキャリア走行層１と、キャリア走行層１よりも格子定数の小さいノンドープまたはｎ型のＡｌ_YＧａ_1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる障壁層２と、キャリア走行層１と格子定数の等しいノンドープの半導体からなる閾値制御層３と、キャリア走行層１よりも格子定数の小さいノンドープまたはｎ型の半導体からなるキャリア誘起層４とが順に積層され、ゲート電極形成領域におけるキャリア誘起層４の全部またはキャリア誘起層４の全部と閾値制御層３の一部を除去したリセス構造３０中に形成したゲート電極５と、ゲート電極５を挟んだ障壁層２、閾値制御層３およびキャリア誘起層４のいずれかに形成されるソース電極６およびドレイン電極７と、を備える。 （もっと読む）

【課題】
寄生抵抗を低減した電界効果トランジスタを提供し、素子の性能および信頼性を向上させることを目的とする。
【解決手段】
基板上に、窒化物半導体からなるチャネル層１３と、チャネル層１３上に位置し窒化物半導体からなる電子供給層１４とを含む積層体を有し、この積層体表面にソース電極１６、ドレイン電極１７及びゲート電極１８を備えた電界効果トランジスタであって、チャネル層１３において、ソース電極１６及びドレイン電極１７各々の下のｎ型不純物濃度が、ゲート電極１８の下のｎ型不純物濃度よりも高く、電子供給層１４において、ソース電極１６及びドレイン電極１７各々の下のｎ型不純物濃度が、ゲート電極１８の下のｎ型不純物濃度よりも高い電界効果トランジスタを提供する。 （もっと読む）

【課題】ＳｉＧｅ層を有する歪みシリコンウェーハにおいて、ＳｉＧｅ層上に形成される歪みＳｉ層における貫通転位密度の一層の低減化を図ることができる歪みシリコンウェーハの製造方法を提供する。
【解決手段】単結晶シリコン基板上にＧｅ濃度を上げながら組成傾斜ＳｉＧｅ層（Ｓｉ_１−ｘＧｅ_ｘ層のＧｅ濃度比ｘが０＜x≦0.5）を厚さ０．１〜３μｍにエピタキシャル形成し、その上に厚さ０．１〜１μｍのＧｅ組成比が一定である歪み緩和Ｓｉ_１−ｘＧｅ_ｘ層を形成し、更に、厚さ５〜３０ｎｍの第１歪みＳｉ層を形成し、その上に第２歪みＳｉ層として、第１歪みＳｉ層の成膜温度より低い温度で厚さ１０ｎｍ以下の歪みＳｉ層をエピタキシャル成長させる。 （もっと読む）

【課題】 半導体のヘテロ構造を含むにも拘らず、ゲート電圧が印加されていない状態では電流が流れないノーマルオフタイプのトランジスタなどの半導体装置を提供する。
【解決手段】 半導体装置１のチャネル層１３に接して設けられるバリア層１４を、チャネル層１３を構成する半導体材料のａ軸格子定数ａ_１以上のａ軸格子定数ａ_２を有し、かつチャネル層１３を構成する半導体材料のバンドギャップＥｇ_１よりも大きいバンドギャップＥｇ_２を有する半導体材料で形成し、バリア層１４に接するようにピエゾ効果材層１５を設け、ピエゾ効果材層１５のバリア層１４に接する側と反対側にゲート電極１８を設ける。これによって、ゲート電圧がゼロの場合にはドレイン電流が流れず、ゲート電極１８に電圧を印加すると、ピエゾ効果材層１５が変形してバリア層１４に応力が印加され、ドレイン電流が流れる状態となるノーマルオフタイプのトランジスタ１が得られる。 （もっと読む）

【課題】Ｓｉまたはシリコン・オン・インシュレータ（ＳＯＩ）基板上に、薄い（３００ｎｍ未満）歪み緩和Ｓｉ_1-xＧｅ_xバッファ層を形成する方法を提供する。
【解決手段】これらのバッファ層は、歪みを緩和し、著しく平坦な表面を有し、貫通転位（ＴＤ）密度が低い、すなわち１０⁶ｃｍ^-2未満である、一様な分布の不整合転位を有する。この手法は、擬似格子整合またはほぼ擬似格子整合したＳｉ_1-xＧｅ_x層すなわち不整合転位が存在しない層を成長させることから開始し、次いでＨｅまたは他の軽元素を注入し、続いてアニーリングを行って、実質的な歪み緩和を得る。この方法によって機能する極めて有効な歪み緩和機構は、Ｓｉ／Ｓｉ_1-xＧｅ_x界面の下に、Ｓｉ（００１）表面に平行な、Ｈｅが誘導した小板（泡でない）における転位核化である。
（もっと読む）

【課題】 低いオン抵抗を有するノーマリーオフ型半導体装置を歩留まりよく作製できる半導体装置を提供する。
【解決手段】 Ｉｎ_ＸＧａ_１−ＸＮ（０≦Ｘ≦１）からなるキャリア走行層１と、キャリア走行層１上に積層され、その一部を除去することで形成されたリセス構造１０を有する、もしくはｎ型のＩｎ_ＹＡｌ_ＺＧａ_{１−Ｙ―Ｚ}Ｎ（０＜Ｙ≦１、０＜Ｚ≦１）からなる障壁層２とを有する電界効果トランジスタにおいて、リセス構造１０における障壁層膜厚が、１６．４×（１−１．２７×Ｚ＋０．６８×（Ｙ−Ｘ））／（Ｚ−４．６６×（Ｙ−Ｘ））以下である （もっと読む）