【課題】電流コラプスを低減することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１上に形成されたＧａＮ層２と、ＧａＮ層２上に形成されたｎ型ＡｌＧａＮ層３と、ｎ型ＡｌＧａＮ層３上に形成されたソース電極１１ｓ及びドレイン電極１１ｄと、ｎ型ＡｌＧａＮ層３上においてソース電極１１ｓ及びドレイン電極１１ｄとの間に位置し、Ｎを含み、開口部２２が形成されたＡｌＮ層５と、開口部２２内からＡｌＮ層５の上方まで延在するゲート電極１１ｇと、が設けられている。更に、開口部２２内においてゲート電極１１ｇとＡｌＮ層５とを絶縁するＳｉＮ膜７が設けられている。 （もっと読む）

【課題】孔のないキャリア（支持基板）を用いても、キャリアの取り外し時の半導体チップの散乱を防止することができる半導体装置の製造方法を提供する。
【解決手段】半導体素子が形成された素子形成基板の表面に、接着剤１１を用いてキャリア（支持基板）１２を貼り付ける。その後、素子形成基板の裏面から、素子形成基板の途中まで延びる複数のスルーホール１ｂを互いに離間して形成する。次に、裏面の処理として、裏面の研磨及びＡｕ層２３の形成等を行う。次に、複数のスルーホール１ｂを接着剤１１まで到達させる。そして、複数のスルーホール１ｂから接着剤１１の溶解液を接着剤１１まで浸透させて、接着剤１１を溶解させる。 （もっと読む）

【課題】応答特性が良く電流コラプスの問題を改善できると同時に、デバイス設計値どおりのゲートリセス部を再現性よく形成しうる窒化物半導体装置を得ること。
【解決手段】基板１上に形成された第１の窒化物半導体からなるチャネル層２と、チャネル層２の上部に形成され、第１の窒化物半導体よりも大きなバンドギャップを有する第２の窒化物半導体からなる第１の電子供給層３ａと、第１の電子供給層の上部で離隔した２つの領域として形成され、第１の窒化物半導体と同じか、又はこれよりも大きなバンドギャップを有する第３の窒化物半導体からなる第２の電子供給層３ｂとを備えている。
第１と第２の電子供給層３ａ、３ｂの間には、第２の電子供給層３ｂよりもドライエッチング速度が小さい材料からなるエッチングストッパ層４が形成されており、この層４の上部で２つの領域に挟まれたゲートリセス部を、ゲート電極５が充填するように形成されている。 （もっと読む）

【課題】アクセプタドープ層を含む積層体を形成する場合に、アクセプタドープ層におけるアクセプタ濃度の増大を図らなくても、ホール濃度を十分な濃度とし、ｐ型化を容易に実現できる半導体素子を提供する。
【解決手段】ＺｎＯ基板１上に、アンドープＺｎＯ層２、共ドープＭｇＺｎＯ層３、透明導電膜４が順に積層されている。ここで、共ドープＭｇＺｎＯ層３は、アクセプタ元素とドナー元素とが共に含まれている共ドープ層である。共ドープＭｇＺｎＯ層３のバンドギャップは、共ドープ層以外の半導体層中で最も小さいバンドギャップとなるアンドープＺｎＯ層２のバンドギャップよりも大きくなるように形成されている。 （もっと読む）

【課題】電子移動度が高く、アクセス抵抗が低いＦＥＴとして動作する窒化物半導体装置を提供すること。
【解決手段】ＧａＮ１上に、厚さ 3nm のＡｌ_０．２２Ｇａ_０．７８Ｎから構成されたＡ層２を有し、Ａ層２の上に、厚さ 10nm のＩｎ_０．３２Ａｌ_０．６８Ｎから構成されＢ層３を有し、Ａ層２の上に設けられ、Ｂ層３を、Ｂ層３に平行な方向において挟む２つの、厚さ 12nm のＡｌ_０．３Ｇａ_０．７Ｎから構成されたＣ層４を有し、Ｂ層３の上にゲート電極９を有し、一方のＣ層４の上にソース電極７を有し、他方のＣ層４の上にドレイン電極８を有し、ＦＥＴとして動作することを特徴とする窒化物半導体装置を構成する。 （もっと読む）

【課題】ゲートリーク電流を抑制することが可能な半導体装置を提供すること。
【解決手段】ＧａＮ系の基板と、この基板上に形成されたＡｌＧａＮ層１３と、このＡｌＧａＮ層１３上に、互いに離間して形成されたドレイン電極１４及びソース電極１５と、これらのドレイン電極１４とソース電極１５との間に形成され、これらの電極１４、１５に対して平行な開口１６を有する表面保護層１７と、ＡｌＧａＮ層１３上に、表面保護層１７の上部表面及び表面保護層１７の開口１６の側壁と離間するように形成されたゲート電極１８と、を具備する。 （もっと読む）

【課題】装置の性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】SiC基板１１と、このSiC基板１１上に形成されたAlGaN層１３と、このAlGaN層１３上にそれぞれ離間して形成されたソース電極１５及びドレイン電極１４と、これらのソース電極１５、ドレイン電極１４間に形成され、ソース電極１５及びドレイン電極１４に対して平行な開口部１６を有する絶縁膜１７と、この絶縁膜１７の開口部１６に形成されたゲート電極１８と、このゲート電極１８のドレイン電極１４側にゲート電極１８と一体形成され、ドレイン電極１４側端部１９１が絶縁膜１７と離間したドレイン側フィールドプレート電極１９とを具備する半導体装置。 （もっと読む）

【課題】ノーマリーオフ動作を実現でき且つ低オン抵抗な絶縁ゲート構造の半導体装置を提供する。
【解決手段】本発明の半導体装置は、第１の窒化物半導体を含む第１の半導体層１と、第１の半導体層１上に設けられ第１の窒化物半導体よりもバンドギャップが広い第２の窒化物半導体を含む第２の半導体層２と、第２の半導体層２に接続された第１の主電極３と、第２の半導体層２に接続された第２の主電極４と、第１の主電極３と第２の主電極４との間の第２の半導体層２表面に接して設けられたフローティング電極５と、フローティング電極５上に設けられたゲート絶縁膜７と、ゲート絶縁膜７上に設けられた制御電極８と、フローティング電極５と第１の主電極３との間およびフローティング電極５と第２の主電極４との間の第２の半導体層２表面上に設けられたフィールド絶縁膜６とを備えた。 （もっと読む）

【課題】装置の性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１と、このＳｉＣ基板１１上に形成されたＡｌＧａＮ層１３と、このＡｌＧａＮ層１３上にそれぞれ離間して形成されたソース電極１５及びドレイン電極１４と、これらのソース電極１５、ドレイン電極１４間に形成され、ソース電極１５及びドレイン電極１４に対して平行な開口部１６を有する第１の絶縁膜１７と、この第１の絶縁膜１７の開口部１６に形成されたゲート電極１８と、このゲート電極１８が形成された第１の絶縁膜１７上に形成された第２の絶縁膜１９と、この第２の絶縁膜１９及びソース電極１５上に形成され、ドレイン電極１４側の端部２０１が、第２の絶縁膜１９と離間したソースフィールドプレート電極２０と、を具備する半導体装置。 （もっと読む）

【課題】信頼性が高く、かつ微細化可能な大電力用の半導体装置およびその製造方法を提供する。
【解決手段】基板１０と、基板１０上に配置された窒化物系化合物半導体層１２、窒化物系化合物半導体層１２に配置され、アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１４からなる活性領域と、活性領域を互いに素子分離する素子分離領域２４と、素子分離領域２４によって囲まれた活性領域上に配置されたゲート電極２０、ソース電極１８およびドレイン電極２６と、ゲート電極２０下の一部をエッチングした溝部２８ａ，２８ｂとを備える半導体装置およびその製造方法。 （もっと読む）

【課題】最高動作温度が高くドレイン電流密度が大きい、かつ、長時間の大電力動作にも耐える信頼性のある、実用的なダイヤモンドＦＥＴを提供すること。
【解決手段】ダイヤモンド結晶１を用意し、マイクロ波ＣＶＤ装置のリアクター内で水素プラズマ（Ｈで表す）を照射し、水素を含む表面層２を形成する（図１（ａ））。第1の表面層２上の一部の領域に、空間的に分離して、厚さ６００ｎｍの金薄膜３１、３２を蒸着する。これは、各ソース電極３１、ドレイン電極３２になる。ソース電極３１とドレイン電極３２との間に、空間的に分離して、Ａｌ薄膜４を蒸着する（図１（ｃ））。このＡｌ薄膜４はゲート電極４になる。試料にＮＯ_２を供給し、第１の表面層２上に第２の表面層５を形成する（図１（ｄ））。露出した第２の表面層５全体を覆うように保護層６を第２の表面層５上に堆積させる（図１（ｅ））。 （もっと読む）

【課題】信頼性が高く、かつ高性能の大電力用の半導体装置およびその製造方法を提供する。
【解決手段】基板１０と、基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１４からなる活性領域ＡＡと、活性領域ＡＡを互いに素子分離する素子分離領域３４と、素子分離領域３４によって囲まれた活性領域ＡＡ上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、素子分離領域３４上に配置され、それぞれゲート電極２４，ソース電極２０およびドレイン電極２２に接続されたゲート端子電極２４０，ソース端子電極２００およびドレイン端子電極２２０と、ゲート電極２４とドレイン端子電極２２０との間に形成した溝部２８とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】簡便に形成でき、特性の良好な電界効果型トランジスタを提供すること。
【解決手段】本発明にかかる電界効果型トランジスタは、アクティブ領域４０に形成されたソース電極２０と、アクティブ領域４０に形成されたドレイン電極３０を有する。また、アクティブ領域４０に形成され、ソース電極２０とドレイン電極３０に挟まれたゲート電極１０と、ゲート電極１０とソース電極２０によって挟まれた領域より外側において、ゲート電極１０近傍に形成されたＦＰ電極５０と、ＦＰ電極５０に含まれ、アクティブ領域４０の外側に形成され、接地されたＦＰパッド５２とを有するものである。 （もっと読む）

【課題】 一対の主電極の間に設けられたゲート電極を有する半導体装置において、高い耐圧を確保しながらオン抵抗を低くする技術を提供する。
【解決手段】 半導体装置１００は、一対の主電極２，２２間に設けられたゲート電極１０を備えている。ゲート部１０は絶縁ゲート電極部１０ａとショットキー電極部１０ｂを有している。半導体装置１００は、主電極２に接続するコンタクト領域１８と、コンタクト領域１８に隣接するチャネル半導体領域８と、チャネル半導体領域８の裏面に接しているｐ型半導体領域２０と、チャネル半導体領域８とｐ型半導体領域２０の両者に隣接するドリフト半導体領域１２を備えている。絶縁ゲート電極部１０ａは、ゲート絶縁膜４を介してコンタクト領域１８の表面に対向している。ショットキー電極部１０ｂは、ドリフト半導体領域１２の表面に直接的に接触している。 （もっと読む）

【課題】電極の断線が生じても動作可能であり、かつ大電力で動作することが可能な、小型の半導体装置を提供する。
【解決手段】セル１６０は、六角形の素子形成領域を画定する開口部を形成するように形成されたソース電極１８２と、素子形成領域に、ソース電極１８２と一定距離を隔てて帯状に形成されたドレイン電極１８０と、ソース電極１８２とドレイン電極１８０との双方から所定の距離を隔てて形成されたゲート電極１８４とを含む。ゲート電極１８４の各辺の中央部分からソース電極１８２に重畳するようにゲート引出電極１８６を形成し、ゲート引出電極１８６とソース電極１８２との間には絶縁膜を形成する。 （もっと読む）

【課題】ゲート電極破壊が起こらず、高電圧で安定して動作し、かつリーク電流を低減することができるヘテロ接合電界効果トランジスタを提供すること。
【解決手段】基板１の表面上にチャネル層２および障壁層３がこの順で積層された半導体層Ｓと、半導体層Ｓ上のトランジスタ領域１１に形成されたトランジスタ部１１Ａおよびホール抜き領域１２に形成されたホール抜き部１２Ａと、トランジスタ領域１１とホール抜き領域１２との間の半導体層Ｓの一部を選択除去して設けられた絶縁部１０とを備え、ホール抜き部１２Ａにおけるホール抜き電極８と第２ドレイン電極９の間でアバランシェ降伏が生じるように、ホール抜き電極８と第２ドレイン電極９の間の耐圧が、トランジスタ部１１Ａのゲート電極と第１ドレイン電極との間の耐圧よりも小さく設定されたことを特徴とするヘテロ接合電界効果トランジスタ。 （もっと読む）

【課題】高電圧動作させる場合においても十分な破壊耐圧を有し、かつ電流コラプスを抑制するために、集中する電界強度を効率良く低減させる。
【解決手段】下地１１と、この下地の下地面１１ａを被覆して順次形成された第１及び第２絶縁膜１３及び１５とを具える。そして、第１及び第２絶縁膜には、これら第１及び第２絶縁膜を連続的に貫通して、下地面を露出させるゲート形成用孔部２９が形成されている。更に、このゲート形成用孔部を埋め込むとともに、ゲート形成用孔部周辺の第２絶縁膜表面を被覆するゲート電極３３を具える。そして、ゲート形成用孔部は、第１絶縁膜に穿たれた第１孔部２１、及び第２絶縁膜に穿たれた、ゲート長方向の開口長が第１孔部よりも大きい第２孔部２３を含む。 （もっと読む）

【課題】電子供給層について膜厚とＡｌ組成比率の最適化を図り、ノーマリオフとなる半導体装置を提供することである。
【解決手段】半導体装置１０は、基板１８上に電子走行層１７をエピタキシャル成長により形成し、さらに電子走行層１７上に電子供給層１５をエピタキシャル成長により形成する。電子走行層１７と電子供給層１５とはヘテロ接合構造とし、接合界面に二次元電子ガスチャネル１６を形成可能なＨＥＭＴとする。電子供給層１５上は絶縁膜１４で覆い、ソース電極１１，ゲート電極１２およびドレイン電極１３を設ける。電子供給層１５は、Ａｌ組成比率を１０〜１８[％]とし、膜厚を５〜１５[nm]として形成する。作製された半導体装置１０は、クラック等の発生が防止され、ノーマリオフになる。よって、この半導体装置１０はパワーデバイスとして利用することができる。 （もっと読む）

【課題】電圧ストレス前後でのしきい値電圧変動が少ない高信頼性の電界効果トランジスタ、その製造方法、及び半導体装置を提供すること
【解決手段】本発明にかかるＪ−ＦＥＴ５１は、半絶縁性ＧａＡｓ基板１上に形成された第１導電型のチャネル層（Ｓｉドープｎ型ＡｌＧａＡｓ電子供給層３、７、アンドープＡｌＧａＡｓスペーサ層４、６、アンドープＩｎＧａＡｓチャネル層５）と、第１導電型のチャネル層上に形成された少なくとも１層以上の半導体層からなる上層半導体層と、上層半導体層に設けられたリセス内、又は上層半導体層の上に形成された第２導電型の半導体層（Ｃドープｐ^＋−ＧａＡｓ層１８）と、第２導電型の半導体層上に接触して設けられたゲート電極１９と、上層半導体層の上に接触して設けられた窒化膜１６と、窒化膜１６上に形成され、窒化膜１６よりも膜厚の厚い酸化膜１７とを含むゲート絶縁膜と、を備えるものである。 （もっと読む）

【課題】ワイヤボンドを行っても、断線、抵抗増加および信頼性低下を防ぐことができると共に、歩留まりを向上できる半導体装置を提供する。
【解決手段】基板１０１の上面には半導体層１０２が形成されている。基板１０１および半導体層１０２を貫通するバイアホール１１０が形成され、半導体層１０２上にはソース電極１０４およびドレイン電極１０５が形成されている。ソース電極１０４はソース配線１０７に電気的に接続されている。バイアホール１１０およびソース配線１０７上に絶縁膜１０３が形成されている。絶縁膜１０３上には、ドレイン電極１０５に電気的に接続されたドレイン配線１０８が形成されている。ドレイン配線１０８は、バイアホール１１０と重なる領域以外の領域に形成されている。つまり、バイアホール１１０の上方においてドレイン配線１０８が形成されていない。 （もっと読む）