【課題】パワートランジスタに適用可能なノーマリオフ型の窒化物半導体装置に生じる電流コラプスを抑制できるようにする。
【解決手段】窒化物半導体装置は、サファイアからなる基板１１と、該基板１１の上に形成されたＧａＮからなるチャネル層１３と、該チャネル層１３の上に形成され、該チャネル層１３よりもバンドギャップエネルギーが大きいＡｌＧａＮからなるバリア層１４と、該バリア層１４の上に形成され、ｐ型ＡｌＧａＮ層１５及びｐ型ＧａＮ層１６を含むｐ型窒化物半導体層と、該ｐ型窒化物半導体層の上に形成されたゲート電極１９と、該ゲート電極１９の両側方の領域にそれぞれ形成されたソース電極１７及びドレイン電極１８とを有している。ｐ型窒化物半導体層は、ゲート電極１９の下側部分の厚さが該ゲート電極１９の側方部分の厚さよりも大きい。 （もっと読む）

【課題】 チャネルの高い移動度を得ながら、かつ、縦方向耐圧およびゲート電極端における耐圧の両方の耐圧性能を確実に得ることができる、半導体装置およびその製造方法を提供する。
【解決手段】 ｎ型ドリフト層および該ｎ型ドリフト層上に位置するｐ型層を含むＧａＮ系積層体に、開口部が設けられ、開口部を覆うように位置する、チャネルを含む再成長層と、再成長層に沿って該再成長層上に位置するゲート電極とを備え、開口部はｎ型ドリフト層に届いており、ゲート電極の端は、平面的に見てｐ型層から外れた部分がないように位置していることを特徴とする。 （もっと読む）

【課題】高電圧印加時にフィールドプレート構造端に集中する電界強度を緩和し、高耐圧で信頼性の高い窒化物半導体装置を提供する。
【解決手段】フィールドプレート構造を備えた窒化物半導体装置において、ゲート電極１８に、オフ制御の制御電圧を印加するとき、フィールドプレート構造の傾斜面部直下の窒化物半導体層中１３にはキャリアが存在しないようにする。 （もっと読む）

【課題】ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減を図ると共に、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制する。
【解決手段】ｐ⁺型ゲート領域２をＳｉＣ基板１の内部に埋め込んだ構造とする。これにより、ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減を図ることが可能となる。また、ｐ⁺型ゲート領域２がｎ^-型チャネル層３に直接接触させられる構造であるため、ｐ⁺型ゲート領域２から広がる空乏層によって容易にｎ^-型チャネル層３をピンチオフさせることができ、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制できる。 （もっと読む）

【課題】高い信頼性を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】窒化物半導体層１上に、高融点金属を含む第１の導電膜３を形成する。第１の熱処理を行うことにより、第１の導電膜３と窒化物半導体層１とを反応させて高融点金属の窒化物層４を形成すると共に、窒化物半導体層１の表面に窒素空孔を生じさせる。第１の導電膜２上に、Ａｌを含有する第２の導電膜３を形成する。第２の熱処理を行うことにより、第２の導電膜３中のＡｌ原子を窒化物半導体層１の表面まで拡散させる。 （もっと読む）

【課題】複数に分割された接続部とこれらの接続部の間に形成された抵抗体とが、電極パッドにより良好に接続される半導体装置の製造方法を提供すること。
【解決手段】複数のＦＥＴ１２が化合物半導体基板１１上に並列に形成され、ゲートパッド２７が複数に分割された半導体装置の製造方法であって、化合物半導体基板１１上に抵抗体２２を形成する工程と、抵抗体２２上にこの抵抗体２２を保護する保護パターン２３を形成する工程と、複数のＦＥＴ１２、抵抗体２２および保護パターン２３を含む化合物半導体基板１１上に保護膜２４を形成する工程と、複数のＦＥＴ１２の各電極１３、１４、１５をそれぞれ接続する電極接続部１７、１８、２１上および保護パターン２３上の保護膜２４をエッチングにより除去する工程と、エッチングにより除去した位置に電極パッド２５、２６、２７を形成する工程と、を具備する。 （もっと読む）

【課題】ゲートリーク電流の増大を抑制する、窒化物半導体からなるリセスゲート構造のヘテロ接合ＦＥＴ及びその製造方法を提供することを目的とする。
【解決手段】本発明の窒化物半導体からなるヘテロ接合電界効果トランジスタは、バリア層４と、バリア層４上に設けられたキャップ層５と、キャップ層５に下部を埋没するようにしてキャップ層５上に設けられたゲート電極１０と、ゲート電極１０の両側に離間して夫々設けられたソース電極９及びドレイン電極８と、を備える。ゲート電極１０とドレイン電極８の間である第１領域及びゲート電極１０とソース電極９の間である第２領域のうち、少なくとも第１領域のキャップ層５において少なくとも１箇所にトレンチが形成される。 （もっと読む）

【課題】より高いブレークダウン電圧に適した半導体素子構造およびその製造方法を提供する。
【解決手段】半導体基板構造（１００）は、半導体基板（１）と、半導体基板（１）の上部にＧａＮタイプの層スタック（２０）とを備える。ＧａＮタイプ層スタック（２０）は、少なくとも１つのバッファ層（２１，２２）と、第１活性層（２）と、第２活性層（３）とを備え、第１活性層と第２活性層の界面において、能動素子領域が規定可能である。半導体基板（１）は、絶縁層（１２）の上に存在しており、所定のパターンに従って溝（１４）を規定するようにパターン化され、そのパターンは、こうした能動素子領域の下地となる少なくとも１つの溝（１４）を含み、前記溝（１４）は、絶縁層（１２）から、ＧａＮタイプ層スタック（２０）の少なくとも１つのバッファ層（２１，２２）の中まで延びて、前記少なくとも１つのバッファ層（２２）の範囲で過成長しており、第１および第２活性層（２，３）は、少なくとも能動素子領域の範囲で連続している。 （もっと読む）

本願は、ドレイン（１４０）と、ゲート（１６０）と、ソース（１３０）と、を有し、ドレイン（１４０）およびソース（１３０）が、第１の型の半導体領域によって形成される、電界効果トランジスタに関する。一局面では、電界効果トランジスタはまた、ゲート（１６０）とドレイン（１４０）の中間のさらなるＮ^＋領域（４１０）等のさらにドープされた領域を含む。さらにドープされた領域は、電界効果トランジスタの中間ドレインとして見なすことができる。いくつかの実装では、さらにドープされた領域は、高濃度にドープすることができる。さらにドープされた領域によって、ドレイン（１４０）周囲の電界勾配を減少させることができる。
（もっと読む）

【課題】ゲートリセス構造を採用してノーマリーオフ動作を可能とするも、バラツキの小さい安定した閾値を有し、十分な高耐圧を実現する信頼性の高い化合物半導体装置を実現する。
【解決手段】電子走行層３と電子供給層４との間にｉ−ＡｌＮからなる中間層５を形成し、キャップ構造７上のゲート電極の形成予定部位に中間層５をエッチングストッパとして用いて開口１１ａを形成した後、中間層５の開口１１ａに位置整合する部位に熱リン酸を用いたウェットエッチングにより開口１１ｂを形成して、開口１１ａ，１１ｂからなる開口１１をゲート絶縁膜１２を介して下部が埋め込み、上部がキャップ構造７上方に突出するゲート電極１３を形成する。 （もっと読む）

【課題】ＭＭＩＣのＳＰＤＴスイッチなど、半導体デバイスとして用いるのに適したＭＯＳ−ＰＨＥＭＴの構造及びその製造方法を開示する。
【解決手段】ＭＯＳ−ＰＨＥＭＴ構造は、Ａｌ_２Ｏ_３、ＨｆＯ_２、Ｌａ_２Ｏ_３及びＺｒＯ_２からなる群から選ばれる材料からなるゲート誘電体層107を有することを特徴とし、これにより、このＭＯＳ−ＰＨＥＭＴの構造を含む、高周波スイッチデバイスなどの半導体構造が、直流電流の損失及び挿入損失の低下を防ぎ、隔絶性を向上させることができる。 （もっと読む）

【課題】ノーマリオフでオン抵抗の低いＨＦＥＴを実現すること。
【解決手段】ＨＦＥＴ１００は、第１キャリア走行層１０３上の互いに離間した２つの領域上に、２つに分離して形成されたノンドープのＧａＮからなる第２キャリア走行層１０４と、２つの分離した第２キャリア走行層１０４上にそれぞれ位置するＡｌＧａＮからなるキャリア供給層１０５を有している。第２キャリア走行層１０４とキャリア供給層１０５は、第１キャリア走行層１０３上に選択的に再成長させて形成した層である。第２キャリア走行層１０４とキャリア供給層１０５のヘテロ接合界面１１０は平坦性が高く、そのヘテロ接合界面１１０近傍は再成長に伴って混入した不純物はほとんど見られないため、２ＤＥＧの移動度を低下させることがなく、オン抵抗が低減されている。 （もっと読む）

【課題】本発明は、耐圧特性を維持したままアクセス抵抗を低減して高速動作が可能な窒化物半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明による窒化物半導体装置は、窒化物半導体を用いたヘテロ接合電界効果型の半導体装置であって、基板１上に順次積層して形成されたチャネル層３およびバリア層４と、バリア層４上に離間して形成されたソース電極５およびドレイン電極６とを備え、ソース電極５およびドレイン電極６のそれぞれの下方であり、かつ、バリア層４の表面からチャネル層３の少なくとも一部までの領域に対して、不純物拡散を行うことによって不純物拡散領域２２を設け、バンドギャップを変化させることを特徴とする。 （もっと読む）

【課題】
【解決手段】本発明は基板と、該基板上のGaNを含む第１層とAlGaNを含む第２層とを含む構成を含む半導体装置に関する。第１層上に第２層を堆積させ、第１層及び第２層は少なくとも部分的に基板を被覆する。また該構造はダイヤモンドを含む第３層を含む。 （もっと読む）

【課題】オン抵抗の上昇を抑制し、かつ、オフ容量を低減することができる電界効果トランジスタ、電界効果トランジスタの製造方法及び通信装置を提供する。
【解決手段】化合物半導体基板１０の一面側に、バッファ層１１、下部ドーピング層１２、下部スペーサ層１３、チャネル層１４、上部スペーサ層１５、上部ドーピング層１６、拡散層１７をこの順に積層し、拡散層１７上の一部にゲート電極１８、ソース電極１９及びドレイン電極２０を形成する。また、ゲート電極１８とソース電極１９及びドレイン電極２０との間の領域にそれぞれ所定の間隔ｄ２，ｄ３を空けてｐ型半導体層２１を形成すると共に、拡散層１７のうちゲート電極１８直下の部分にゲート領域２３を形成する。 （もっと読む）

【課題】炭化ケイ素（ＳｉＣ）を含む半導体構造体（１００）及びデバイスと、その製造方法を提供すること。
【解決手段】構造体（１００）及びデバイスは、ベース又はシールド層（１１６）、チャネル（１１８）及び表面層（１２０）を備え、望ましくはすべてイオン注入によって形成される。その結果として本明細書に示す構造体及びデバイスは、ハードな「ノーマリオフ」デバイスであり、即ち約３Ｖ超の閾値電圧を示す。 （もっと読む）

【課題】本発明の目的は、従来技術のデバイスのドレイン電流値が実用的には少なすぎ、試料を昇温すると、ある温度以上でドレイン電流が劇的に減少し、元に戻らず、デバイスが劣化するという問題を解決するダイヤモンド電界効果トランジスターおよびダイヤモンド多層膜。
【解決手段】ダイヤモンド上に水素を含む第１の表面層があり、その上にソース電極、ゲート電極、ドレイン電極が順に並んでおり、ソース電極−ゲート電極間、およびゲート電極−ドレイン電極間の上記ダイヤモンド結晶の第１の表面層上に、フッ素を含む保護層があることを特徴とするダイヤモンド電界効果トランジスター。 （もっと読む）

【課題】過電圧に伴う破壊を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の一態様には、互いに並列に接続され、ゲート電極１０、ソース電極９及びドレイン電極１５を備えた複数の縦型トランジスタ３２と、前記複数の縦型トランジスタ３２を個別に取り囲むダイオード３１と、が設けられている。前記ソース電極９に前記ダイオード３１のアノード１１が接続され、前記ドレイン電極１５に前記ダイオードのカソード１が接続されている。 （もっと読む）

【課題】本発明は、絶縁領域において破壊が起こるのを防止できる半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、半導体基板と、前記半導体基板の上面側に設けられた不純物添加領域と、前記半導体基板の上面側において、イオン注入によって前記不純物添加領域の周囲に設けられた絶縁領域と、前記不純物添加領域上に設けられたゲート電極と、前記ゲート電極を挟むように前記不純物添加領域上に設けられた第１の電極及び第２の電極と、前記絶縁領域上に設けられ、前記ゲート電極に接続した第１のパッドと、前記絶縁領域上において前記不純物添加領域を挟んで前記第１のパッドと対向するように設けられ、前記第２の電極に接続した第２のパッドと、前記絶縁領域上において、前記第１の電極と前記第２のパッドの間に設けられた導体と、を備えることを特徴とするものである。 （もっと読む）

【課題】低温短時間のアニールによっても、低いコンタクト抵抗を得ることのできるオーミック電極を備える電子デバイスを提供する。
【解決手段】電子デバイスは、ワイドバンドギャップ化合物半導体層１６と、ワイドバンドギャップ化合物半導体層１６上に形成されるオーミック電極であるソース電極１８及びドレイン電極とを含む電子デバイスであって、オーミック電極は、密着層４０、オーミック層４２、及び、酸化防止層４６が、ワイドバンドギャップ化合物半導体層１６側からこの順に積層されて形成された電極であり、密着層４０は、バナジウム（Ｖ）からなり、かつ、厚みが３００Å以下であるようにする。 （もっと読む）