説明

Fターム[5F102GV05]の内容

接合型電界効果トランジスタ (42,929) | その他の構造 (2,409) | 表面保護膜を形成したもの (2,097)

Fターム[5F102GV05]の下位に属するFターム

Fターム[5F102GV05]に分類される特許

101 - 120 / 405


【課題】窒化物化合物半導体装置において、ゲートリーク電流を抑制する。
【解決手段】化合物半導体装置20は、基板21と、前記基板上方に形成された窒化物半導体よりなるキャリア走行層22を含む半導体積層構造と、前記半導体積層構造上方に形成されたゲート電極26、ソース電極27A、ドレイン電極27Bと、前記半導体積層構造上方であって、ゲート電極とソース電極の間、及び、ゲート電極とドレイン電極との間に形成された絶縁膜28と、前記絶縁膜のうち、ゲート電極とソース電極の間、及びゲート電極とドレイン電極の間に形成された開口と、前記開口に埋め込まれたアルミナ膜29と、を備える。 (もっと読む)


【課題】放熱スペースが短縮された、複数のユニットセルを有する高出力高周波半導体デバイスを提供する
【解決手段】ユニットセルは各々、制御電極24と、第1及び第2の被制御電極20,22とを有する。熱スペーサ(すなわち、電気的に不活性な領域)40が、これらのユニットセルのうち少なくとも1つを第1の活性部分及び第2の活性部分50に分割し、第2の活性部分は、この熱スペーサにより第1の部分から離隔される。ユニットセルの制御電極ならびに第1及び第2の被制御電極は、第1の熱スペーサを横切っている。 (もっと読む)


【課題】半導体積層体に含まれるチャネル層下の化合物半導体層を不純物ドーピングでp型化することなく、その半導体積層体を含むHFETのリーク電流の低減や耐電圧の向上などを可能とする。
【解決手段】半導体積層体は、基板(11)上において順次堆積された第1、第2および第3の化合物半導体層(13、14、15)を少なくとも含み、その第1化合物半導体層(13)の少なくとも部分的層(16)は非晶質に改質されており、第2化合物半導体層(14)は第1化合物半導体層(13)に比べて小さなバンドギャップを有して光吸収層として作用し得る。 (もっと読む)


【課題】電界効果トランジスタにおけるソースの高キャリア濃度化をプロセス面での負荷を抑えつつ実現する。
【解決手段】ゲート絶縁膜30は、3−5族化合物半導体のチャネル層20の第1面のゲート領域に形成される。ソースコンタクト層34およびドレインコンタクト層38は、チャネル層20の第1面にゲート領域を挟むように位置するドレイン領域およびソース領域それぞれに形成される。裏面絶縁膜50は、チャネル層20の第1面と反対側の第2面側に形成される。ソース下面電極52は、裏面絶縁膜50のチャネル層20と反対の面側に、ソースコンタクト層34と対向する領域に形成される。 (もっと読む)


【課題】電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタの製造方法の提供を目的とする。
【解決手段】本発明に係るヘテロ接合電界効果トランジスタの製造方法は、(a)チャネル層30、バリア層40、キャップ層50が順に積層された積層体を備える窒化物半導体層を準備する工程と、(b)前記窒化物半導体層上にSiを含まないキャップ膜110を形成する工程と、(c)工程(b)の後、前記窒化物半導体層に選択的に不純物を注入し、熱処理により前記不純物を活性化して不純物領域60を形成する工程と、(d)工程(c)の後、キャップ膜110を除去して不純物領域60上にソース電極80及びドレイン電極90を形成する工程と、(e)前記窒化物半導体層の少なくとも一部を除去した領域にゲート電極100を形成する工程と、を備える。 (もっと読む)


【課題】歩留まり良く形成することができ、高い信頼性を保つことができる、高周波特性が優れた窒化物半導体装置を提供する。
【解決手段】ソース電極5とドレイン電極6との間の電子供給層4上に、電子供給層とショットキー接触する浮遊電極8を配置し、この浮遊電極上に絶縁膜9を介してゲート電極7を配置する。特に絶縁膜を強誘電体材料とすると好ましい。 (もっと読む)


【課題】電流コラプスを抑制し、高出力動作可能な窒化物半導体装置を提供する。
【解決手段】ショットキ接触する電極(ゲート電極16)16とオーミック接触する電極(ソース電極17a、ドレイン電極17b)との間のIII−V族窒化物半導体層14表面に、ECRスパッタリング法により珪素膜15を形成する。ショットキ接触する電極16とIII−V族窒化物半導体層14との間に、珪素膜15を形成してもよい。 (もっと読む)


【課題】高周波領域において優れた電気的特性が得られるように、寄生容量を低減し得る半導体装置の製造方法を得る。
【解決手段】第1のソース電極、ゲート電極、ドレイン電極、及び第2のソース電極が、所定方向に沿ってこの順に並んで半導体基板の上面上に形成された構造を有するトランジスタを形成する。犠牲層を、トランジスタを覆って半導体基板の上面上に形成する。犠牲層を部分的に除去することにより、第1のソース電極及び前記第2のソース電極を露出する。第1のソース電極及び第2のソース電極に接続され、所定方向に沿って延在する配線を、犠牲層の上面上に形成する。犠牲層を除去する。上面が開口した枠体を、トランジスタの周囲を取り囲んで、半導体基板の上面上に形成する。枠体上にテープを貼り付けることにより、枠体及びテープによってトランジスタ及び配線を覆う。 (もっと読む)


【課題】電極材料が表面パッシベーション膜に拡散するのを防止することである。
【解決手段】
実施形態の半導体装置は、基板と、前記基板上に設けられた半導体層と、前記半導体層上に設けられ、少なくとも2つの開口を有し、窒化物を含む第1表面パッシベーション膜と、前記第1表面パッシベーション膜の上面及び側面を覆う第2表面パッシベーション膜と、前記第2表面パッシベーション膜上の一部に設けられたゲート電極と、前記2つの開口にそれぞれ設けられたソース電極およびドレイン電極と、を有する。前記第2表面パッシベーション膜は、前記ゲート電極、前記ソース電極、および前記ドレイン電極よりも融点が高い材料で形成される。 (もっと読む)


【課題】電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタとその製造方法の提供を目的とする。
【解決手段】本発明に係るヘテロ接合電界効果トランジスタは、バリア層40及びバリア層40上に形成されたキャップ層50を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極90と、前記窒化物半導体層上に形成されたSiを含まない絶縁膜からなる表面保護膜100とを備える。 (もっと読む)


【課題】電界効果型トランジスタの表面に、誘電性材料の堆積/成長させ、誘電性材料をエッチングし、および、メタルを蒸着させる、連続的なステップを用いる、シングルゲートまたはマルチゲートプレートの製造プロセスの提供。
【解決手段】本製造プロセスは、誘電性材料の堆積/成長が、典型的には、非常によく制御できるプロセスなので、フィールドプレート動作を厳しく制御できる。さらに、デバイス表面に堆積された誘電性材料は、デバイスの真性領域から除去される必要はない。このため、乾式または湿式のエッチングプロセスで受けるダメージの少ない材料を用いることなく、フィールドプレートされたデバイスを、実現することができる。マルチゲートフィールドプレートを使うと、マルチ接続を使用するので、ゲート抵抗を減らすこともでき、こうして、大周辺デバイスおよび/またはサブミクロンゲートデバイスの性能を向上することができる。 (もっと読む)


【課題】検波できる周波数が高く、トンネル電流が流れやすい半導体装置を提供する。
【解決手段】第1の導電型の第1の半導体層と、前記第1の半導体層に接して形成された第2の半導体層と、前記第2の半導体層に接して形成された第2の導電型の第3の半導体層と、を有し、前記第1の半導体層において、前記第1の半導体層と前記第2の半導体層との界面より所定の距離離れた位置には第1の半導体領域が形成されており、前記第1の半導体領域における不純物濃度は、前記第1の半導体領域を除く前記第1の半導体層における不純物濃度よりも高いものであることを特徴とする半導体装置により上記課題を解決する。 (もっと読む)


【課題】チャネル層をInAsから構成するヘテロ構造の電界効果トランジスタで、高速で安定した動作ができるようにする。
【解決手段】キャップ層105の表面を塩酸からなる処理液で処理する。処理液は、例えば、塩化水素の37質量%水溶液を、水で5倍(体積)に希釈したものである。次に、基板101を処理液中より引き上げ、直ちにキャップ層105の表面に付着している塩酸を除去する。この塩酸の除去では、水を用いることなく、例えば、キャップ層105の表面に窒素ガスを吹き付けることで付着している塩酸を除去する。 (もっと読む)


【課題】ゲート−ソース間の容量低減及びソース抵抗を低減させ、且つ耐圧向上、高出力化及び高周波化を、容易且つ確実に可能とする量産化に優れた信頼性の高い化合物半導体装置を実現する。
【解決手段】ゲート電極19を形成する際に、4層の電子線レジスト11〜14を用いてゲート開口17を形成し、ゲート開口17内に、キャップ層5の表面との接触面を含む幹状の下方部分19aと下方部分19aから傘状に拡がる上方部分19bとが一体形成されてなり、下方部分19aの接触面がドレイン電極7に比べてソース電極6に偏倚した位置に設けられており、上方部分19bの傘状の下端面のうちソース電極6側の部位がドレイン電極7側の部位よりもキャップ層5の表面からの高さが高いゲート電極19を形成する。 (もっと読む)


【課題】活性層の上に電極パッドを形成する場合に生じる問題を解決し、オン抵抗の上昇を抑えた窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、活性領域102Aを有する窒化物半導体層積層体102と、活性領域の上に互いに間隔をおいて形成されたフィンガー状の第1の電極131及び第2の電極132とを備えている。第1の電極の上に接して第1の電極配線151が形成され、第2の電極の上に第2の電極配線152が接して形成されている。第1の電極配線及び第2の電極配線を覆うように第2の絶縁膜が形成され、第2の絶縁膜の上に第1の金属層161が形成されている。第1の金属層は、第2の絶縁膜を介して活性領域の上に形成され、第1の電極配線と接続されている。 (もっと読む)


【課題】電界効果トランジスタにおいて、フィールドプレート終端での高電界の集中を緩和し、もって高耐圧半導体装置として利用可能とする。
【解決手段】本電界効果トランジスタ30は、GaN系エピタキシャル基板32の電子走行層上に、ゲート電極38を挟んで配置されたソース電極34及びドレイン電極36を備え、ゲート電極38及びソース電極34はドレイン電極36を囲み、ソース電極34の上部に、ゲート電極38の上方を通過してドレイン電極36側に庇状に突き出したフィールドプレート170が形成され、GaN系エピタキシャル基板32の表面層とフィールドプレート170との間に、誘電体膜46が形成され、誘電体膜46は、フィールドプレート170の直下領域においてフィールドプレート終端面と面一状態となるように切れ込み、その下端からドレイン電極36に接続するようにドレイン電極36に向かって延びている。 (もっと読む)


【課題】高い入力電力耐性と、低い雑音指数の両者を達成する低雑音増幅器を提供すること。
【解決手段】低雑音増幅器は、第一のIII族窒化物系トランジスタと、第一のIII族窒化物系トランジスタに結合された第二のIII族窒化物系トランジスタとを含んでいる。第一のIII族窒化物系トランジスタは、入力信号に対する第一増幅段を提供するように構成され、第二のIII族窒化物系トランジスタは、入力信号に対する第二増幅段を提供するように構成される。 (もっと読む)


【課題】リフトオフ法を用いずに、簡易な手法で化合物半導体装置のゲート電極、ソース電極、及びドレイン電極を各種パターンに欠陥を生ぜしめることなく形成する。
【解決手段】AlGaN/GaN・HEMTを製造する際に、化合物半導体層上に保護絶縁膜8を形成し、保護絶縁膜8に開口を形成し、開口を埋め込む導電材料を保護絶縁膜8上に形成し、導電材料上の開口上方に相当する部位にマスクを形成し、マスクを用いて導電材料をエッチングしてゲート電極15(又はソース電極45及びドレイン46)を形成し、その後、保護絶縁膜8上に保護絶縁膜16を形成し、保護絶縁膜8,16に開口を形成し、開口を埋め込む導電材料を保護絶縁膜16上に形成し、導電材料上の開口上方に相当する部位にマスクを形成し、マスクを用いて導電材料をエッチングしてソース電極22及びドレイン23(又はゲート電極53)を形成する。 (もっと読む)


【課題】III族窒化物エンハンスメントモード電界効果デバイスについての構造および製造工程がある製造方法を提供する。
【解決手段】二次元電子ガス38が、III族窒化物バリア層26およびIII族窒化物半導体層を含む1対の活性層28の間の界面において、またはこの界面付近において存在する。バリア層26は、隣接し下にある半導体層24のバンドギャップよりも広いバンドギャップを有する。バリア層26上にわたって配置された1つ以上の層28を設けることによって二次元電子ガスを発生させる。ゲート電極32はバリア層と直接接触している。ソース電極34およびドレイン電極36用のそれぞれのオーミックコンタクトは、バリア層26と直接接触しているか、またはバリア層26上にわたって配置された半導体窒化物層28と直接接触している。 (もっと読む)


【課題】半導体基板上の金属電極と半導体基板の界面に、現像残渣のない半導体装置を提供すること。
【解決手段】半導体基板上に、金属電極が設けられた半導体装置であって、金属電極は、半導体基板の上面視において、細線部と、細線部の電極の長手方向の両端に太線部と、細線部から太線部へ向けて線幅が漸増する線幅漸増部とからなり、細線部の側面と線幅漸増部の側面の境界領域に、曲率を有す円弧が付けられた形状であることを特徴とする半導体装置。 (もっと読む)


101 - 120 / 405