ヘテロ接合電界効果トランジスタ及びその製造方法
【課題】電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタとその製造方法の提供を目的とする。
【解決手段】本発明に係るヘテロ接合電界効果トランジスタは、バリア層40及びバリア層40上に形成されたキャップ層50を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極90と、前記窒化物半導体層上に形成されたSiを含まない絶縁膜からなる表面保護膜100とを備える。
【解決手段】本発明に係るヘテロ接合電界効果トランジスタは、バリア層40及びバリア層40上に形成されたキャップ層50を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極90と、前記窒化物半導体層上に形成されたSiを含まない絶縁膜からなる表面保護膜100とを備える。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、窒化物を含む半導体からなるヘテロ接合電界効果トランジスタ及びその製造方法に関するものである。
【背景技術】
【0002】
従来の窒化物半導体からなるヘテロ接合電界効果トランジスタ(ヘテロ接合FET:Field Effect Transistor)において、半導体表面に直接ゲート電極を形成した構造では、ゲート電極にパルス電圧を印加して動作させた場合にドレイン電流が大きく減少してしまう現象(電流コラプス)が発生し、実際に高周波で動作させた際にDC特性から予測できる出力や効率に比べてドレイン電流が大きく減少してしまう。
【0003】
電流コラプスは半導体表面に形成されるトラップ準位によって生じるため、電流コラプスを抑制するためには最も強く電界がかかるゲート電極/半導体界面を半導体表面から遠ざけることが効果的である。そのため、半導体表面のゲート電極を形成する領域のみエッチングした後にゲート電極を形成するリセスゲート構造とすることが望ましい。そして、リセス部分の深さは深ければ深いほど、ゲート電極/半導体界面を半導体表面から遠ざけるため効果が大きい。
【0004】
しかし、リセスゲート構造を形成するためには、ゲート電極直下の半導体層のリセス深さを制御性良くエッチングする必要があり、エッチングレートのみでこれを制御することは難しい。
【0005】
そこで、AlGaN/GaN系ヘテロ構造を用いたヘテロ接合FETの場合には、最表面にエッチング深さと等しいGaNキャップ層を形成してGaN/AlGaN/GaN構造とし、GaNとAlGaNのエッチングレートの差を用いて選択的にGaNキャップ層のみをエッチングする手法が多く用いられている(例えば、非特許文献1参照)。
【先行技術文献】
【非特許文献】
【0006】
【非特許文献1】IEEE EDL, VOL.29, NO.4, APRIL 2008, p303
【発明の概要】
【発明が解決しようとする課題】
【0007】
AlGaNやGaNの層中の特に表面側には、エピタキシャル成長やトランジスタを作製するプロセス中に多くのn型不純物が混入する。AlGaNによる分極の効果が有効に働く領域は空乏層になるため、この領域にn型不純物が混入したとしても活性化されず、電流のリークパスにはならない。しかし、AlGaNから遠く離れた分極の効果が及ばない領域に混入したn型不純物は、活性化されてキャリアとなり電流のリークパスとなりうる。
【0008】
その結果、AlGaNの分極の効果が及ばないほど最表面のGaNキャップ層が厚い場合には、ゲート電極とドレイン電極の間に高電圧を印加してトランジスタを動作させた際にゲート電極からドレイン電極に大きなリーク電流が発生し、出力や効率の低下に繋がる耐圧の低下やノイズ特性の劣化、信頼性の低下などが生じる。
【0009】
そこで、本発明は上述の問題点に鑑み、電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタとその製造方法の提供を目的とする。
【課題を解決するための手段】
【0010】
本発明に係るヘテロ接合電界効果トランジスタは、バリア層及び前記バリア層上に形成されたキャップ層を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極と、前記窒化物半導体層上に形成されたSiを含まない絶縁膜からなる表面保護膜100とを備える。
【0011】
本発明に係るヘテロ接合電界効果トランジスタの製造方法は、(a)バリア層と前記バリア層上のキャップ層を含む窒化物半導体層を準備する工程と、(b)前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上にゲート電極を形成する工程と、(c)前記窒化物半導体層上にSiを含まない絶縁膜からなる表面保護膜を形成する工程とを備える。
【発明の効果】
【0012】
本発明に係るヘテロ接合電界効果トランジスタでは、窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上にゲート電極を設けることにより、電流コラプスを抑制する。さらに、Siを含まない絶縁膜からなる表面保護膜を設けることにより、表面保護膜からキャップ層にSiが混入しないためゲートリーク電流の増大を防ぐ。
【0013】
本発明に係るヘテロ接合電界効果トランジスタの製造方法では、窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上にゲート電極を形成することにより、電流コラプスを抑制する。さらに、前記窒化物半導体層上にSiを含まない絶縁膜からなる表面保護膜を形成することにより、表面保護膜からキャップ層にSiが混入しないためゲートリーク電流の増大を防ぐ。
【図面の簡単な説明】
【0014】
【図1】実施の形態1に係るヘテロ接合FETの構成を示す断面図である。
【図2】キャップ層の厚さとゲート電流及びゲート端電界強度との関係を示した図である。
【図3】実施の形態1に係るヘテロ接合FETの変形例の構成を示す断面図である。
【図4】実施の形態1に係るヘテロ接合FETの変形例の構成を示す断面図である。
【図5】実施の形態1に係るヘテロ接合FETの変形例の構成を示す断面図である。
【図6】実施の形態1に係るヘテロ接合FETの変形例の構成を示す断面図である。
【図7】実施の形態1に係るヘテロ接合FETの変形例の構成を示す断面図である。
【図8】実施の形態1に係るヘテロ接合FETの製造工程を示す断面図である。
【図9】実施の形態1に係るヘテロ接合FETの製造工程を示す断面図である。
【図10】実施の形態1に係るヘテロ接合FETの変形例の製造工程を示す断面図である。
【図11】実施の形態1に係るヘテロ接合FETの製造工程を示す断面図である。
【図12】実施の形態1に係るヘテロ接合FETの製造工程を示す断面図である。
【図13】実施の形態1に係るヘテロ接合FETの製造工程を示す断面図である。
【図14】実施の形態1に係るヘテロ接合FETの製造工程を示す断面図である。
【図15】実施の形態2に係るヘテロ接合FETの構成を示す断面図である。
【図16】実施の形態2に係るヘテロ接合FETの製造工程を示す断面図である。
【図17】実施の形態3に係るヘテロ接合FETの構成を示す断面図である。
【図18】実施の形態4に係るヘテロ接合FETの構成を示す断面図である。
【図19】実施の形態4に係るヘテロ接合FETの製造工程を示す断面図である。
【発明を実施するための形態】
【0015】
(実施の形態1)
<構成>
図1は、本実施の形態に係るヘテロ接合電界効果トランジスタ(ヘテロ接合FET)の構成を示す断面図である。
【0016】
実施の形態1に係るヘテロ接合FETは、SiCからなる半絶縁性基板10と、半絶縁性基板10上に形成されたバッファ層20と、バッファ層20上に形成されたGaNからなるチャネル層30と、チャネル層30上に形成されたAlGaNからなるバリア層40と、バリア層40上に形成されたNi/Auからなるゲート電極90及びGaNからなる厚さが28nmより大きい(後述するように本発明によってこれが可能となる)キャップ層50と、キャップ層50上に形成されたTi/Alからなるソース電極70及びドレイン電極80と、素子分離領域60とを備えている。なお、以下の説明においてチャネル層30、バリア層40、キャップ層50を「窒化物半導体層」と呼ぶ場合がある。ゲート電極90は窒化物半導体層に下部を埋没するようにして形成される。図1では、ゲート電極90の底面がバリア層40の上面と接する場合を例示している。さらに実施の形態1に係るヘテロ接合FETは、キャップ層50、ソース/ドレイン電極70,80上に形成されたSiを含まない絶縁膜からなる表面保護膜100を備えている。
【0017】
<キャップ層>
本実施の形態ではキャップ層50の厚みを28nmより大きくし、表面保護膜100にSiを含まない材料を用いるが、以下その理由について説明する。
【0018】
図1に示す構造においてGaNキャップ層50の厚さが0、20、50、100nmと異なる4種類のヘテロ接合FETを作製し、ゲート電極90とドレイン電極80の間に−10Vの電圧を印加したときに流れた電流の測定値を図2に示した。なお、表面保護膜100には窒化シリコン(SiN)を用いている。
【0019】
図2に示すように、GaNキャップ層50が20nmよりも薄い場合には、ゲートリーク電流は2.0×10-6(A/mm)以下の十分に低い値であった。それに対して、GaNキャップ層50が50nmよりも厚い場合のゲートリーク電流は、20nm以下の場合よりも2桁程度大きい1.0×10-4(A/mm)程度もあり、耐圧や信頼性の劣化が懸念される。
【0020】
このように大きなゲートリーク電流が発生する要因としては、キャップ層50の表面に形成したSiNからなる表面保護膜100中のSi元素がn型不純物としてキャップ層50中に混入し、キャリアを発生することでリークパスとなっていることが考えられる。
【0021】
GaNキャップ層50のAlGaN層40側の領域は、AlGaNバリア層40による分極の効果を受けて空乏化されるため、GaNに対してn型不純物となるSiが混入して活性化したとしてもキャリアは発生せず、リークパスにならない。すなわち、GaNキャップ層50がAlGaNバリア層40に生じる分極の効果が及ぶほど薄い場合には、GaNキャップ層50中にn型不純物が混入してもリーク電流が発生しない。それに対して、GaNキャップ層50が厚く、表面側にAlGaN層40による分極の効果が及ばない領域が存在する場合、その領域は空乏化されないため、n型不純物が混入するとキャリアが発生する。従って、その領域がリークパスとなり大きなリーク電流が発生する。
【0022】
図2には、この効果によるゲートリーク電流値の計算結果も示している。この計算では、まずn型不純物の混入によりGaNキャップ層50の表面側に発生するキャリア濃度を、GaNキャップ層50の厚さが異なる構造において、ポアソン方程式を用いて計算したバンド構造から導いた。続いて、それらを用いてゲート電極90からGaNキャップ層50中にショットキー障壁をトンネルして流れる電流を計算した。最後に、GaNキャップ層50を形成していない場合の実際のヘテロ接合FETにおける電流値を、GaNキャップ層50以外を流れる電流値と仮定し、計算したトンネル電流に足し合わせ、図2にプロットした。計算値は実測値とよく一致し、またこの計算結果により、GaNキャップ層50の厚さが28nmより大きい場合にリーク電流が増大することが分かった。つまり、AlGaNバリア層40に生じる分極の効果が及ぶ領域は、GaNキャップ層50のうちAlGaNバリア層40から28nm以内の範囲のみであり、それよりも表面側にSi等のn型不純物が混入した場合には、キャリアが発生してリーク電流の要因となる。
【0023】
なお、図2には、GaNキャップ層50の厚さを変えたときのドレイン電極90側のゲート電極端に生じる電界強度を、ポアソン方程式を解いて計算した結果も示している。電流コラプスはゲート電極端に生じる電界強度が強いほど大きくなるため、本計算結果よりGaNキャップ層50が厚いほど、電流コラプスを抑制する観点からは好ましい構造であることが分かる。つまり、電流コラプスの抑制とゲートリーク電流の抑制は、GaNキャップ層50の厚さに関してトレードオフの関係にある。
【0024】
このトレードオフから脱却するためには、GaNキャップ層50のうちAlGaNバリア層50から28nmより離れた領域にSi等のn型不純物が混入することを抑制する必要がある。
【0025】
そこで本実施の形態のヘテロ接合FETでは、表面保護膜100にSiを含まない絶縁膜を用いることによってキャップ層50中にn型不純物であるSiが混入しないようにし、リーク電流の要因となるキャリアが発生しないようにする。これにより、電流コラプスを抑制すると共にゲートリーク電流を低減することが可能となる。Siを含まない絶縁膜としては、例えばアルミニウムの酸化物、窒化物、酸窒化物や、タンタル、チタン、ニオブ、ジルコニウム、マグネシウム、亜鉛、ハフニウムの酸化物、ホウ素の窒化物、ダイヤモンド、ダイヤモンドライクカーボンなどが挙げられる。
【0026】
特に窒化物、酸窒化物を表面保護膜100とする場合は、表面保護膜100を形成する際にキャップ層50の表面が窒素を含むガスからなるプラズマ中のイオン、あるいはラジカルにさらされるため、キャリアの発生源となるGaNキャップ層50中の窒素空孔を補償する効果を奏する。
【0027】
<変形例1>
半絶縁性基板10にはSiCの他、Si、サファイア、GaN,AlN等を用いることが可能である。GaNを用いた場合には、半絶縁性基板10上にバッファ層20を介さずチャネル層30等を形成することが出来るため、バッファ層20の形成は任意である。
【0028】
<変形例2>
ソース/ドレイン電極70、80は必ずしもTi/Alである必要はなく、オーミック特性が得られる限り、Ti、Al、Nb、Hf、Zr、Sr、Ni、Ta、Au、Mo、Wなどの金属や、これらから構成される多層膜で形成されていてもよい。
【0029】
<変形例3>
ソース/ドレイン電極70,80の下側の少なくとも一部の窒化物半導体層は図3に示すように除去されていてもよい。このような構造は、チャネル層30のバリア層40側に発生する2次元電子ガス(2DEG)とソース/ドレイン電極70,80間の抵抗を低減するため、トランジスタの大電流化や高出力化に有利である。なお、図3においてチャネル層50からバリア層40の一部までが除去されてソース/ドレイン電極70,80が形成されているが、除去する領域は必ずしもこの領域に限らず、その領域が大きくても小さくても、ソース/ドレイン電極70,80の下側の少なくとも一部の窒化物半導体層内が除去されていれば上述の効果が得られる。
【0030】
<変形例4>
ゲート電極90は必ずしもNi/Auである必要はなく、Ti,Al,Pt,Au,Ni,Pdなどの金属や、IrSi,PtSi,NiSi2などのシリサイド、TiN,WNなどの窒化物金属、またはこれらから構成される多層膜であっても良い。
【0031】
<変形例5>
ゲート電極90の底面はキャップ層50の表面と接していなければ、キャップ層50の表面と接触している場合に比べて電流コラプスを抑制することができる。そのため、ゲート電極90の底面は必ずしもバリア層40の上面と接している必要はなく、例えば、キャップ層50の内部と接触した構造(図4)や、バリア層40の内部と接触した構造(図5)でもよい。
【0032】
ただし、ゲート電極90直下の窒化物半導体層を制御性よくエッチングするには、構造の異なる層をエッチングする際のエッチングレートの違いを用いて行なうことが好ましく、その場合には、図1に示すようにゲート電極90の底面がバリア層40の上面と接する構造がより好ましい。
【0033】
<変形例6>
また、ゲート電極はその断面形状が四角形のものに限らず、例えば図6に示すゲート電極91のようにバリア層40と接触する領域を小さくしたT型もしくはY型構造でも良い。このような構造にすることにより、ゲート電極91が半導体層と接触する面積を維持したまま、ゲート抵抗を低減することが出来る。
【0034】
また、図7に示すように、ゲート電極91の庇部がキャップ層50の表面と接するような構造でもよい。このような構造により、高電圧動作時にゲート電極91のドレイン電極80側のエッジ部分に集中する電界が緩和され、電流コラプスを抑制すると同時に耐圧が向上する。
【0035】
<製造工程>
図8〜図14は、実施の形態1に係るヘテロ接合FETの製造工程の一例を示した図である。これらの図において、図1の構成要素と同一又は対応する構成要素には同一の符号を付している。以下、実施の形態1に係るヘテロ接合FETの製造工程を図8〜図14に沿って説明する。
【0036】
まず、半絶縁性基板10上にMOCVD法、MBE法などのエピタキシャル成長法を適用し、バッファ層20、GaNからなるチャネル層30、AlGaNからなるバリア層40、GaNからなる厚さが28nmより大きいキャップ層50をそれぞれ下から順にエピタキシャル成長させる(図8)。
【0037】
そして、Ti/Alからなるソース/ドレイン電極70,80を蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成する(図9)。
【0038】
なお、図3のようにソース/ドレイン電極70,80を埋め込み構造にする場合は、レジストマスク170を用いたCl2等によるドライエッチング法等により、ソース電極70とドレイン電極80を形成する領域の下側の少なくとも一部の窒化物半導体層内を除去し(図10)、その領域にソース/ドレイン電極70,80を形成すればよい。
【0039】
また、Ti/Alに替えて、例えばTi、Al、Nb、Hf、Zr、Sr、Ni、Ta、Au、Mo、Wなどの金属や、これらから構成される多層膜からなるソース電極/ドレイン電極70,80を蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成しても良い。
【0040】
次に、トランジスタを作製する領域外のチャネル層30、バリア層40、キャップ層50に、例えばイオン注入法やエッチングなどを用いて素子分離領域60を形成する(図11)。
【0041】
そして、レジストマスク140を形成して、Cl2等を用いたドライエッチング法等によってゲート電極90を形成する領域の窒化物半導体層を除去する(図12)。図12ではキャップ層50のみを除去する例を示しているが、エッチング時間やガス流量を調整して所望のエッチング深さにすることによって、図4や図5に示すようにゲート電極90のリセス深さを調整することができる。但し、キャップ層50とバリア層40のAl組成比が異なる場合、エッチングの際にCl2等の塩素系のガスに加えて例えば酸素やSF6等のフッ素系のガスを用いることによって、選択的にキャップ層50だけをエッチングすることができる。そのため、ゲート電極90の底面がバリア層40の上面と接する図1のヘテロ接合FETは歩留り良く作製することが可能である。
【0042】
レジストマスク140を除去した後、Ni/Auからなるゲート電極90を蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成する(図13)。
【0043】
なお、窒化物半導体層のエッチング領域よりも開口の広いレジストマスクを用いて電極を堆積すれば、図6,7に示す形状のゲート電極91を形成することができる。
【0044】
また、ゲート電極90,91の材料はNi/Auに限らず、例えばTi、Al、Pt、Au、Ni、Pd等の金属、IrSi、PtSi、NiSi2等のシリサイド、TiN、WN等の窒化物金属、またはこれらから構成される多層膜を蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成しても良い。
【0045】
次に、AlNからなる表面保護膜100をスパッタ法やCVD法を用いて全面に成膜し(図14)、レジストマスクを形成してドライエッチング法などにてゲート電極90、ソース/ドレイン電極70,80の各パッド部分を開口する(図示せず)。表面保護膜100の材料はAlNに限らず、アルミニウムの酸化物、酸窒化物や、タンタル、チタン、ニオブ、ジルコニウム、マグネシウム、亜鉛、ハフニウムの酸化物、ホウ素の窒化物、ダイヤモンド、ダイヤモンドライクカーボンなどのSiを含まない絶縁膜や、これらの多層膜をスパッタ法、CVD法、蒸着法等により形成しても良い。
【0046】
なお、表面保護膜100を形成する前に、不活性ガスからなるプラズマを用いてキャップ層50の表面処理をすることにより、プロセス中にキャップ層50表面に付着したn型不純物を除去することによりゲートリーク電流が低減する。
【0047】
また、窒素ガスからなるプラズマを用いてキャップ層50の表面処理をすれば、キャップ層50表面に形成される窒素空孔を補償することによりゲートリーク電流が低減する。
【0048】
以上の工程により、図1に示すヘテロ接合FETを作製できる。以上ではトランジスタとして動作する必要最小限の要素しか記載していないが、最終的には配線、バイアホール等の形成プロセスを経てデバイスとして用いられる。
【0049】
なお、図9に示すソース/ドレイン電極70,80の形成工程、図11に示す素子分離領域60の形成工程、図12,13に示すゲート電極90の形成工程、図14に示す保護膜100の形成工程は必ずしもこの順に行う必要はなく、工程の順番を入れ替えても良い。保護膜100をソース/ドレイン電極70,80やゲート電極90よりも前に形成しても構わないが、その場合は各電極70,80,90を形成する領域の保護膜100を除去する新たな工程が必要となり、電極70,80,90の表面は保護膜100では覆われない形状となる。
【0050】
<効果>
以下に、本実施の形態のヘテロ接合FETによる効果を記す。本実施の形態のヘテロ接合FETは、バリア層40及びバリア層40上に形成されたキャップ層50を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極90と、前記窒化物半導体層上に形成されたSiを含まない絶縁膜からなる表面保護膜100とを備えるものである。Siを含まない表面保護膜100を用いることによって、空乏層とならないキャップ層50の表面側の領域にキャリアとなりうる不純物が混入することを防ぐ。これにより、ゲート電極90をリセスゲート構造とすることによる電流コラプスの抑制と共に、ゲートリーク電流の低減が可能である。
【0051】
また、ゲート電極90の底面がバリア層40の上面と接するような構成であれば、キャップ層50とバリア層40のエッチングレートの違いを利用して制御性良くキャップ層50のみをエッチングすることが可能であり、歩留まりが向上する。
【0052】
キャップ層50の厚さは28nmよりも大きい場合、キャップ層50の表面側に空乏層とならない領域が発生するため、従来の構造であればその領域に混入する不純物によってゲートリーク電流が発生し得る。しかし、表面保護膜100にSiを含まない絶縁膜を用いる本実施の形態のヘテロ接合FETでは、このような場合でもゲートリーク電流の増大を防ぐことができる。
【0053】
また、表面保護膜100にアルミニウムの酸化物、窒化物又は酸窒化物のいずれかを用いた場合、これらはSiを含まない絶縁膜であるからゲートリーク電流の低減が可能である。
【0054】
また、表面保護膜100に窒化物や酸窒化物を用いた場合は、表面保護膜100を形成する際にキャップ層50の表面が窒素を含むガスからなるプラズマ中のイオン、あるいはラジカルにさらされるため、キャリアの発生源となるキャップ層50中の窒素空孔を補償する効果を奏する。
【0055】
次に、本実施の形態のヘテロ接合FETの製造方法による効果を記す。本実施の形態のヘテロ接合FETの製造方法は、(a)バリア層40とバリア層40上のキャップ層50を含む窒化物半導体層を準備する工程と、(b)前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上にゲート電極90を形成する工程と、(c)前記窒化物半導体層上にSiを含まない絶縁膜からなる表面保護膜100を形成する工程と、を備える。Siを含まない絶縁膜からなる表面保護膜100を形成することによって、表面保護膜100からキャップ層50にキャリアとなりうるSiが混入することはない。これにより、ゲート電極90をリセスゲート構造とすることによる電流コラプスの抑制と共に、ゲートリーク電流の低減が可能である。
【0056】
また、ゲート電極90の底面がバリア層40の上面と接するようにゲート電極90を形成する場合、キャップ層50とバリア層40のエッチングレートの違いを利用して制御性良くキャップ層50のみをエッチングすることが可能であり、歩留まりが向上する。
【0057】
さらに、キャップ層50の厚みを28nmより大きくする場合、キャップ層50の表面側に空乏層とならない領域が発生するため、従来の構造であればその領域に混入する不純物によってゲートリーク電流が発生し得る。しかし、表面保護膜100にSiを含まない絶縁膜を用いる本実施の形態のヘテロ接合FETの製造方法によれば、このような場合でもゲートリーク電流の増大を防ぐことができる。
【0058】
また、アルミニウムの酸化物、窒化物又は酸窒化物のいずれかを材料として表面保護膜100を形成した場合、これらはSiを含まない絶縁膜であるからゲートリーク電流の低減が可能である。
【0059】
また、窒化物又は酸窒化物を材料として表面保護膜100を形成した場合、表面保護膜100を形成する際にキャップ層50の表面が窒素を含むガスからなるプラズマ中のイオン、あるいはラジカルにさらされるため、キャリアの発生源となるキャップ層50中の窒素空孔を補償する効果を奏する。
【0060】
さらに、不活性ガスからなるプラズマを用いてキャップ層50の表面処理をした後に表面保護膜100を形成することにより、プロセス中にキャップ層50表面に付着したn型不純物を除去することができ、ゲートリーク電流を低減することができる。
【0061】
また、窒素ガスからなるプラズマを用いてキャップ層50の表面処理をした後に表面保護膜100を形成することにより、キャップ層50表面に形成される窒素空孔を補償することができ、ゲートリーク電流を低減することができる。
【0062】
(実施の形態2)
<構成>
図15は、実施の形態2に係るヘテロ接合FETの構成を示す断面図である。図15において、図1と同一又は対応する構成要素には同一の参照符号を付している。実施の形態2に係るヘテロ接合FETでは、実施の形態1の構成に加えて、GaNキャップ層50にアクセプタ準位を形成するp型不純物がドーピングされたp型不純物領域110が形成されている。p型不純物領域110は、GaNキャップ層50のうち少なくともAlGaNバリア層40から28nm離れた領域から表面側にかけて形成されており、n型不純物により発生するキャリアを補償する。
【0063】
GaNキャップ層50においてp型不純物となるものには、例えばMg、Fe、Zn、C、Ru等がある。こうしたp型不純物領域は、トランジスタ動作時に最も高い電界がかかるゲート電極90とドレイン電極80の間の一部の領域にさえあれば電流のリークパスを遮断することができる。従って図15に示すように、p型不純物領域110はゲート電極90とドレイン電極80の間の少なくとも一部にさえあればよい。
【0064】
<製造工程>
半絶縁性基板10上にバッファ層20、チャネル層30、バリア層40、キャップ層50を下から順にエピタキシャル成長させた後(図8)、レジストマスク150を形成して例えばMgイオンをキャップ層50の所定の領域に注入することによって、p型不純物領域110を形成する(図16)。その後は実施の形態1と同様の工程を経て、図15に示すヘテロ接合FETが形成される。
【0065】
<効果>
本実施の形態に係るヘテロ接合FETは、キャップ層50の少なくとも表面側に、アクセプタ準位を形成するMg,C,Fe,Zn,Ruのうち少なくとも1の不純物がドーピングされたp型不純物領域110を備えるので、空乏層が発生しないキャップ層50の表面側に混入したn型不純物を補償し、ゲートリーク電流を低減することができる。
【0066】
また、本実施の形態に係るヘテロ接合FETの製造方法は、窒化物半導体層を準備する工程と、表面保護膜100を形成する工程との間に、キャップ層50の少なくとも表面側に、アクセプタ準位を形成するMg,C,Fe,Zn,Ruのうち少なくとも1の不純物をドーピングしてp型不純物領域110を形成する工程を備える。これにより、空乏層が発生しないキャップ層50の表面側に混入したn型不純物を補償し、ゲートリーク電流を低減することが可能なヘテロ接合FETを作製できる。
【0067】
(実施の形態3)
<構成>
図17は、実施の形態2に係るヘテロ接合FETの構成を示す断面図である。図17において、図1と同一又は対応する構成要素には同一の参照符号を付している。実施の形態2に係るヘテロ接合FETでは、チャネル層30とバリア層40の間に、これらの層を形成する材料よりもバンドギャップが大きい材料(例えばAlN)からなるスペーサ層120が形成されている。これ以外の構成は実施の形態1と同様であるため、説明を省略する。
【0068】
<変形例>
チャネル層30、スペーサ層120、バリア層40、キャップ層50のバンドギャップをそれぞれB30,B120,B40,B50としたとき、これらがB30<B40<B120、B50<B40という関係にあれば、ヘテロ接合FETを動作させ、且つスペーサ層120による2次元電子ガスの濃度及び移動度を向上させ、且つ選択的にゲート電極90の領域のキャップ層50のみを除去することが出来る。よって、必ずしもキャップ層50をGaN、バリア層40をAlGaNとする必要はなく、構成する元素の組成が異なるAl,Ga,NのうちNを含む少なくとも2元素から成る化合物半導体で構成されていれば良い。
【0069】
例えば、チャネル層30、スペーサ層120、バリア層40、キャップ層50を構成する化合物半導体をそれぞれAlX30Ga1-X30N、AlX120Ga1-X120N、AlX40Ga1-X40N、AlX50Ga1-X50Nとすると、0≦X30<1、0<X120≦1、0<X40≦1、0≦X50<1、X30<X40<X120、X50≦X40という関係を満たす化合物半導体で構成されていれば良い。さらに言えば、Al,Ga,NのうちNを含む少なくとも2元素から成る化合物で構成される必要もなく、例えばIn,Al,Ga,NのうちNを含む少なくとも2種類からなる化合物半導体で構成されていても良い。
【0070】
但し、チャネル層30、スペーサ層120、バリア層40、キャップ層50は、AlとGaとNのうちNを含む少なくとも2元素から成る化合物で構成される場合、バリア層40に大きな分極効果が発生するためチャネル層30のバリア層40側に高濃度の2次元電子ガスを発生させることができ、トランジスタの大電流化や高出力化に有利である。
【0071】
又、ヘテロ接合FETは、チャネル層30に用いる半導体材料の絶縁破壊電界が高いほど耐圧が高くなる。AlXGa1-XNはAl組成がより高いほどバンドギャップが大きく絶縁破壊電界が高いため、上述のようにチャネル層30をAlX30Ga1-X30Nで構成する場合、よりAl組成が高い(X30が1に近い)方が好ましい。又、バリア層40に用いる半導体材料のバンドギャップが大きいほど、バリア層40を介してゲート電極100からヘテロ界面へ流れるゲートリーク電流が抑制されるため、バリア層40として用いるAlX40Ga1-X40Nも同様に、よりAl組成が高いほうが好ましい。
【0072】
又、チャネル層30、スペーサ層120、バリア層40、キャップ層50は、必ずしも同一組成の1層からなる構造である必要はなく、上述のバンドギャップについての条件を満たす限りにおいてIn組成、Al組成、Ga組成が空間的に変化していても良いし、これらが異なる数層からなる多層膜でも良い。また、これらの層にはn型、p型の不純物が含まれていても良い。
【0073】
<製造工程>
本実施の形態のヘテロ接合FETの製造工程について説明する。まず、図8に示す工程で半絶縁性基板10上にバッファ層20、チャネル層30を下から順にエピタキシャル成長させた後、チャネル層30及びバリア層を形成する材料よりもバンドギャップが大きい材料からなるスペーサ層120を形成する。その後スペーサ層120の上にバリア層40、キャップ層50をエピタキシャル成長させ、その後は実施の形態1と同様の工程を経て、図17に示すヘテロ接合FETが形成される。
【0074】
なお、チャネル層30、スペーサ層120、バリア層40、キャップ層50のエピタキシャル成長時に、窒化物半導体の原料ガスとなるトリメチルアンモニウム、トリメチルガリウム、トリメチルインジウム、アンモニア、あるいは不純物の原料ガスとなるシランや酸素などの流量や圧力、温度、時間を調整することによって、チャネル層30、バリア層40、キャップ層50を所望の組成、膜厚、ドーピング濃度に形成することが可能である。
【0075】
<効果>
本実施の形態のヘテロ接合FETは、チャネル層30とバリア層40の間にこれらの層よりもバンドギャップの大きい材料からなるスペーサ層120を設けることにより、チャネル層30のバリア層40側に発生する2次元電子ガスの閉じ込め効果が大きくなるため、キャリア濃度が増大する。また合金散乱が減少するため移動度が向上する。よって、トランジスタの大電流化や高出力化が可能となる。
【0076】
(実施の形態4)
<構成>
図18は、実施の形態4に係るヘテロ接合FETの構成を示す断面図である。実施の形態4に係るヘテロ接合FETでは、図1に示した実施の形態1の構成に加えて、ソース電極/ドレイン電極70,80の下側の少なくとも一部の半導体層に、n型不純物が高濃度にドーピングされた高濃度不純物領域130が形成されている。
【0077】
図18では高濃度不純物領域130が半導体表面からチャネル層30に至る領域まで形成されているが、必ずしもこの領域に限らず、その領域が大きくても小さくても、ソース電極/ドレイン電極70,80の下側の少なくとも一部の窒化物半導体層内に形成されていれば良い。
【0078】
<製造工程>
実施の形態4に係るヘテロ接合FETの製造工程について説明する。まず実施の形態1と同様に、半絶縁性基板10上にバッファ層20、チャネル層30、バリア層40、キャップ層50を下から順にエピタキシャル成長させる(図8)。その後、レジストマスク160を形成して、ソース/ドレイン電極70,80を形成する領域の下側の少なくとも一部の窒化物半導体層内に、イオン注入法などを用いてSi等の窒化物半導体においてn型となるイオンを打ち込む。注入ドーズ量は1×1013〜1×1017(cm-2)、注入エネルギーは10〜1000(keV)とする。その後に熱処理を行なって注入したイオンを活性化させることにより、図19に示す高濃度不純物領域130が形成される。
【0079】
その後はレジストマスク160を除去し、高濃度不純物領域130上にソース/ドレイン電極70,80を形成し、実施の形態1と同様の工程を経て図18に示すヘテロ接合FETが形成される。
【0080】
<効果>
本実施の形態のヘテロ接合FETは、ソース電極/ドレイン電極70,80の下側の少なくとも一部の窒化物半導体層内に高濃度不純物領域130を備えるため、チャネル層30のバリア層40側に発生する2次元電子ガスとソース/ドレイン電極70,80間の抵抗が低減され、トランジスタの大電流化や高出力化に有利である。
【0081】
(その他)
以上、本発明を種々の実施例について説明したが、これらの実施例を適宜に組み合わせて本発明を実施することが可能である。
【符号の説明】
【0082】
10 半絶縁性基板、20 バッファ層、30 チャネル層、40 バリア層、50 キャップ層、60 素子分離領域、70 ソース電極、80 ドレイン電極、90,91 ゲート電極、100 表面保護膜、110 p型不純物領域、120 スペーサ層、130 高濃度不純物領域、140,150,160,170 レジストマスク。
【技術分野】
【0001】
この発明は、窒化物を含む半導体からなるヘテロ接合電界効果トランジスタ及びその製造方法に関するものである。
【背景技術】
【0002】
従来の窒化物半導体からなるヘテロ接合電界効果トランジスタ(ヘテロ接合FET:Field Effect Transistor)において、半導体表面に直接ゲート電極を形成した構造では、ゲート電極にパルス電圧を印加して動作させた場合にドレイン電流が大きく減少してしまう現象(電流コラプス)が発生し、実際に高周波で動作させた際にDC特性から予測できる出力や効率に比べてドレイン電流が大きく減少してしまう。
【0003】
電流コラプスは半導体表面に形成されるトラップ準位によって生じるため、電流コラプスを抑制するためには最も強く電界がかかるゲート電極/半導体界面を半導体表面から遠ざけることが効果的である。そのため、半導体表面のゲート電極を形成する領域のみエッチングした後にゲート電極を形成するリセスゲート構造とすることが望ましい。そして、リセス部分の深さは深ければ深いほど、ゲート電極/半導体界面を半導体表面から遠ざけるため効果が大きい。
【0004】
しかし、リセスゲート構造を形成するためには、ゲート電極直下の半導体層のリセス深さを制御性良くエッチングする必要があり、エッチングレートのみでこれを制御することは難しい。
【0005】
そこで、AlGaN/GaN系ヘテロ構造を用いたヘテロ接合FETの場合には、最表面にエッチング深さと等しいGaNキャップ層を形成してGaN/AlGaN/GaN構造とし、GaNとAlGaNのエッチングレートの差を用いて選択的にGaNキャップ層のみをエッチングする手法が多く用いられている(例えば、非特許文献1参照)。
【先行技術文献】
【非特許文献】
【0006】
【非特許文献1】IEEE EDL, VOL.29, NO.4, APRIL 2008, p303
【発明の概要】
【発明が解決しようとする課題】
【0007】
AlGaNやGaNの層中の特に表面側には、エピタキシャル成長やトランジスタを作製するプロセス中に多くのn型不純物が混入する。AlGaNによる分極の効果が有効に働く領域は空乏層になるため、この領域にn型不純物が混入したとしても活性化されず、電流のリークパスにはならない。しかし、AlGaNから遠く離れた分極の効果が及ばない領域に混入したn型不純物は、活性化されてキャリアとなり電流のリークパスとなりうる。
【0008】
その結果、AlGaNの分極の効果が及ばないほど最表面のGaNキャップ層が厚い場合には、ゲート電極とドレイン電極の間に高電圧を印加してトランジスタを動作させた際にゲート電極からドレイン電極に大きなリーク電流が発生し、出力や効率の低下に繋がる耐圧の低下やノイズ特性の劣化、信頼性の低下などが生じる。
【0009】
そこで、本発明は上述の問題点に鑑み、電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタとその製造方法の提供を目的とする。
【課題を解決するための手段】
【0010】
本発明に係るヘテロ接合電界効果トランジスタは、バリア層及び前記バリア層上に形成されたキャップ層を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極と、前記窒化物半導体層上に形成されたSiを含まない絶縁膜からなる表面保護膜100とを備える。
【0011】
本発明に係るヘテロ接合電界効果トランジスタの製造方法は、(a)バリア層と前記バリア層上のキャップ層を含む窒化物半導体層を準備する工程と、(b)前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上にゲート電極を形成する工程と、(c)前記窒化物半導体層上にSiを含まない絶縁膜からなる表面保護膜を形成する工程とを備える。
【発明の効果】
【0012】
本発明に係るヘテロ接合電界効果トランジスタでは、窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上にゲート電極を設けることにより、電流コラプスを抑制する。さらに、Siを含まない絶縁膜からなる表面保護膜を設けることにより、表面保護膜からキャップ層にSiが混入しないためゲートリーク電流の増大を防ぐ。
【0013】
本発明に係るヘテロ接合電界効果トランジスタの製造方法では、窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上にゲート電極を形成することにより、電流コラプスを抑制する。さらに、前記窒化物半導体層上にSiを含まない絶縁膜からなる表面保護膜を形成することにより、表面保護膜からキャップ層にSiが混入しないためゲートリーク電流の増大を防ぐ。
【図面の簡単な説明】
【0014】
【図1】実施の形態1に係るヘテロ接合FETの構成を示す断面図である。
【図2】キャップ層の厚さとゲート電流及びゲート端電界強度との関係を示した図である。
【図3】実施の形態1に係るヘテロ接合FETの変形例の構成を示す断面図である。
【図4】実施の形態1に係るヘテロ接合FETの変形例の構成を示す断面図である。
【図5】実施の形態1に係るヘテロ接合FETの変形例の構成を示す断面図である。
【図6】実施の形態1に係るヘテロ接合FETの変形例の構成を示す断面図である。
【図7】実施の形態1に係るヘテロ接合FETの変形例の構成を示す断面図である。
【図8】実施の形態1に係るヘテロ接合FETの製造工程を示す断面図である。
【図9】実施の形態1に係るヘテロ接合FETの製造工程を示す断面図である。
【図10】実施の形態1に係るヘテロ接合FETの変形例の製造工程を示す断面図である。
【図11】実施の形態1に係るヘテロ接合FETの製造工程を示す断面図である。
【図12】実施の形態1に係るヘテロ接合FETの製造工程を示す断面図である。
【図13】実施の形態1に係るヘテロ接合FETの製造工程を示す断面図である。
【図14】実施の形態1に係るヘテロ接合FETの製造工程を示す断面図である。
【図15】実施の形態2に係るヘテロ接合FETの構成を示す断面図である。
【図16】実施の形態2に係るヘテロ接合FETの製造工程を示す断面図である。
【図17】実施の形態3に係るヘテロ接合FETの構成を示す断面図である。
【図18】実施の形態4に係るヘテロ接合FETの構成を示す断面図である。
【図19】実施の形態4に係るヘテロ接合FETの製造工程を示す断面図である。
【発明を実施するための形態】
【0015】
(実施の形態1)
<構成>
図1は、本実施の形態に係るヘテロ接合電界効果トランジスタ(ヘテロ接合FET)の構成を示す断面図である。
【0016】
実施の形態1に係るヘテロ接合FETは、SiCからなる半絶縁性基板10と、半絶縁性基板10上に形成されたバッファ層20と、バッファ層20上に形成されたGaNからなるチャネル層30と、チャネル層30上に形成されたAlGaNからなるバリア層40と、バリア層40上に形成されたNi/Auからなるゲート電極90及びGaNからなる厚さが28nmより大きい(後述するように本発明によってこれが可能となる)キャップ層50と、キャップ層50上に形成されたTi/Alからなるソース電極70及びドレイン電極80と、素子分離領域60とを備えている。なお、以下の説明においてチャネル層30、バリア層40、キャップ層50を「窒化物半導体層」と呼ぶ場合がある。ゲート電極90は窒化物半導体層に下部を埋没するようにして形成される。図1では、ゲート電極90の底面がバリア層40の上面と接する場合を例示している。さらに実施の形態1に係るヘテロ接合FETは、キャップ層50、ソース/ドレイン電極70,80上に形成されたSiを含まない絶縁膜からなる表面保護膜100を備えている。
【0017】
<キャップ層>
本実施の形態ではキャップ層50の厚みを28nmより大きくし、表面保護膜100にSiを含まない材料を用いるが、以下その理由について説明する。
【0018】
図1に示す構造においてGaNキャップ層50の厚さが0、20、50、100nmと異なる4種類のヘテロ接合FETを作製し、ゲート電極90とドレイン電極80の間に−10Vの電圧を印加したときに流れた電流の測定値を図2に示した。なお、表面保護膜100には窒化シリコン(SiN)を用いている。
【0019】
図2に示すように、GaNキャップ層50が20nmよりも薄い場合には、ゲートリーク電流は2.0×10-6(A/mm)以下の十分に低い値であった。それに対して、GaNキャップ層50が50nmよりも厚い場合のゲートリーク電流は、20nm以下の場合よりも2桁程度大きい1.0×10-4(A/mm)程度もあり、耐圧や信頼性の劣化が懸念される。
【0020】
このように大きなゲートリーク電流が発生する要因としては、キャップ層50の表面に形成したSiNからなる表面保護膜100中のSi元素がn型不純物としてキャップ層50中に混入し、キャリアを発生することでリークパスとなっていることが考えられる。
【0021】
GaNキャップ層50のAlGaN層40側の領域は、AlGaNバリア層40による分極の効果を受けて空乏化されるため、GaNに対してn型不純物となるSiが混入して活性化したとしてもキャリアは発生せず、リークパスにならない。すなわち、GaNキャップ層50がAlGaNバリア層40に生じる分極の効果が及ぶほど薄い場合には、GaNキャップ層50中にn型不純物が混入してもリーク電流が発生しない。それに対して、GaNキャップ層50が厚く、表面側にAlGaN層40による分極の効果が及ばない領域が存在する場合、その領域は空乏化されないため、n型不純物が混入するとキャリアが発生する。従って、その領域がリークパスとなり大きなリーク電流が発生する。
【0022】
図2には、この効果によるゲートリーク電流値の計算結果も示している。この計算では、まずn型不純物の混入によりGaNキャップ層50の表面側に発生するキャリア濃度を、GaNキャップ層50の厚さが異なる構造において、ポアソン方程式を用いて計算したバンド構造から導いた。続いて、それらを用いてゲート電極90からGaNキャップ層50中にショットキー障壁をトンネルして流れる電流を計算した。最後に、GaNキャップ層50を形成していない場合の実際のヘテロ接合FETにおける電流値を、GaNキャップ層50以外を流れる電流値と仮定し、計算したトンネル電流に足し合わせ、図2にプロットした。計算値は実測値とよく一致し、またこの計算結果により、GaNキャップ層50の厚さが28nmより大きい場合にリーク電流が増大することが分かった。つまり、AlGaNバリア層40に生じる分極の効果が及ぶ領域は、GaNキャップ層50のうちAlGaNバリア層40から28nm以内の範囲のみであり、それよりも表面側にSi等のn型不純物が混入した場合には、キャリアが発生してリーク電流の要因となる。
【0023】
なお、図2には、GaNキャップ層50の厚さを変えたときのドレイン電極90側のゲート電極端に生じる電界強度を、ポアソン方程式を解いて計算した結果も示している。電流コラプスはゲート電極端に生じる電界強度が強いほど大きくなるため、本計算結果よりGaNキャップ層50が厚いほど、電流コラプスを抑制する観点からは好ましい構造であることが分かる。つまり、電流コラプスの抑制とゲートリーク電流の抑制は、GaNキャップ層50の厚さに関してトレードオフの関係にある。
【0024】
このトレードオフから脱却するためには、GaNキャップ層50のうちAlGaNバリア層50から28nmより離れた領域にSi等のn型不純物が混入することを抑制する必要がある。
【0025】
そこで本実施の形態のヘテロ接合FETでは、表面保護膜100にSiを含まない絶縁膜を用いることによってキャップ層50中にn型不純物であるSiが混入しないようにし、リーク電流の要因となるキャリアが発生しないようにする。これにより、電流コラプスを抑制すると共にゲートリーク電流を低減することが可能となる。Siを含まない絶縁膜としては、例えばアルミニウムの酸化物、窒化物、酸窒化物や、タンタル、チタン、ニオブ、ジルコニウム、マグネシウム、亜鉛、ハフニウムの酸化物、ホウ素の窒化物、ダイヤモンド、ダイヤモンドライクカーボンなどが挙げられる。
【0026】
特に窒化物、酸窒化物を表面保護膜100とする場合は、表面保護膜100を形成する際にキャップ層50の表面が窒素を含むガスからなるプラズマ中のイオン、あるいはラジカルにさらされるため、キャリアの発生源となるGaNキャップ層50中の窒素空孔を補償する効果を奏する。
【0027】
<変形例1>
半絶縁性基板10にはSiCの他、Si、サファイア、GaN,AlN等を用いることが可能である。GaNを用いた場合には、半絶縁性基板10上にバッファ層20を介さずチャネル層30等を形成することが出来るため、バッファ層20の形成は任意である。
【0028】
<変形例2>
ソース/ドレイン電極70、80は必ずしもTi/Alである必要はなく、オーミック特性が得られる限り、Ti、Al、Nb、Hf、Zr、Sr、Ni、Ta、Au、Mo、Wなどの金属や、これらから構成される多層膜で形成されていてもよい。
【0029】
<変形例3>
ソース/ドレイン電極70,80の下側の少なくとも一部の窒化物半導体層は図3に示すように除去されていてもよい。このような構造は、チャネル層30のバリア層40側に発生する2次元電子ガス(2DEG)とソース/ドレイン電極70,80間の抵抗を低減するため、トランジスタの大電流化や高出力化に有利である。なお、図3においてチャネル層50からバリア層40の一部までが除去されてソース/ドレイン電極70,80が形成されているが、除去する領域は必ずしもこの領域に限らず、その領域が大きくても小さくても、ソース/ドレイン電極70,80の下側の少なくとも一部の窒化物半導体層内が除去されていれば上述の効果が得られる。
【0030】
<変形例4>
ゲート電極90は必ずしもNi/Auである必要はなく、Ti,Al,Pt,Au,Ni,Pdなどの金属や、IrSi,PtSi,NiSi2などのシリサイド、TiN,WNなどの窒化物金属、またはこれらから構成される多層膜であっても良い。
【0031】
<変形例5>
ゲート電極90の底面はキャップ層50の表面と接していなければ、キャップ層50の表面と接触している場合に比べて電流コラプスを抑制することができる。そのため、ゲート電極90の底面は必ずしもバリア層40の上面と接している必要はなく、例えば、キャップ層50の内部と接触した構造(図4)や、バリア層40の内部と接触した構造(図5)でもよい。
【0032】
ただし、ゲート電極90直下の窒化物半導体層を制御性よくエッチングするには、構造の異なる層をエッチングする際のエッチングレートの違いを用いて行なうことが好ましく、その場合には、図1に示すようにゲート電極90の底面がバリア層40の上面と接する構造がより好ましい。
【0033】
<変形例6>
また、ゲート電極はその断面形状が四角形のものに限らず、例えば図6に示すゲート電極91のようにバリア層40と接触する領域を小さくしたT型もしくはY型構造でも良い。このような構造にすることにより、ゲート電極91が半導体層と接触する面積を維持したまま、ゲート抵抗を低減することが出来る。
【0034】
また、図7に示すように、ゲート電極91の庇部がキャップ層50の表面と接するような構造でもよい。このような構造により、高電圧動作時にゲート電極91のドレイン電極80側のエッジ部分に集中する電界が緩和され、電流コラプスを抑制すると同時に耐圧が向上する。
【0035】
<製造工程>
図8〜図14は、実施の形態1に係るヘテロ接合FETの製造工程の一例を示した図である。これらの図において、図1の構成要素と同一又は対応する構成要素には同一の符号を付している。以下、実施の形態1に係るヘテロ接合FETの製造工程を図8〜図14に沿って説明する。
【0036】
まず、半絶縁性基板10上にMOCVD法、MBE法などのエピタキシャル成長法を適用し、バッファ層20、GaNからなるチャネル層30、AlGaNからなるバリア層40、GaNからなる厚さが28nmより大きいキャップ層50をそれぞれ下から順にエピタキシャル成長させる(図8)。
【0037】
そして、Ti/Alからなるソース/ドレイン電極70,80を蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成する(図9)。
【0038】
なお、図3のようにソース/ドレイン電極70,80を埋め込み構造にする場合は、レジストマスク170を用いたCl2等によるドライエッチング法等により、ソース電極70とドレイン電極80を形成する領域の下側の少なくとも一部の窒化物半導体層内を除去し(図10)、その領域にソース/ドレイン電極70,80を形成すればよい。
【0039】
また、Ti/Alに替えて、例えばTi、Al、Nb、Hf、Zr、Sr、Ni、Ta、Au、Mo、Wなどの金属や、これらから構成される多層膜からなるソース電極/ドレイン電極70,80を蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成しても良い。
【0040】
次に、トランジスタを作製する領域外のチャネル層30、バリア層40、キャップ層50に、例えばイオン注入法やエッチングなどを用いて素子分離領域60を形成する(図11)。
【0041】
そして、レジストマスク140を形成して、Cl2等を用いたドライエッチング法等によってゲート電極90を形成する領域の窒化物半導体層を除去する(図12)。図12ではキャップ層50のみを除去する例を示しているが、エッチング時間やガス流量を調整して所望のエッチング深さにすることによって、図4や図5に示すようにゲート電極90のリセス深さを調整することができる。但し、キャップ層50とバリア層40のAl組成比が異なる場合、エッチングの際にCl2等の塩素系のガスに加えて例えば酸素やSF6等のフッ素系のガスを用いることによって、選択的にキャップ層50だけをエッチングすることができる。そのため、ゲート電極90の底面がバリア層40の上面と接する図1のヘテロ接合FETは歩留り良く作製することが可能である。
【0042】
レジストマスク140を除去した後、Ni/Auからなるゲート電極90を蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成する(図13)。
【0043】
なお、窒化物半導体層のエッチング領域よりも開口の広いレジストマスクを用いて電極を堆積すれば、図6,7に示す形状のゲート電極91を形成することができる。
【0044】
また、ゲート電極90,91の材料はNi/Auに限らず、例えばTi、Al、Pt、Au、Ni、Pd等の金属、IrSi、PtSi、NiSi2等のシリサイド、TiN、WN等の窒化物金属、またはこれらから構成される多層膜を蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成しても良い。
【0045】
次に、AlNからなる表面保護膜100をスパッタ法やCVD法を用いて全面に成膜し(図14)、レジストマスクを形成してドライエッチング法などにてゲート電極90、ソース/ドレイン電極70,80の各パッド部分を開口する(図示せず)。表面保護膜100の材料はAlNに限らず、アルミニウムの酸化物、酸窒化物や、タンタル、チタン、ニオブ、ジルコニウム、マグネシウム、亜鉛、ハフニウムの酸化物、ホウ素の窒化物、ダイヤモンド、ダイヤモンドライクカーボンなどのSiを含まない絶縁膜や、これらの多層膜をスパッタ法、CVD法、蒸着法等により形成しても良い。
【0046】
なお、表面保護膜100を形成する前に、不活性ガスからなるプラズマを用いてキャップ層50の表面処理をすることにより、プロセス中にキャップ層50表面に付着したn型不純物を除去することによりゲートリーク電流が低減する。
【0047】
また、窒素ガスからなるプラズマを用いてキャップ層50の表面処理をすれば、キャップ層50表面に形成される窒素空孔を補償することによりゲートリーク電流が低減する。
【0048】
以上の工程により、図1に示すヘテロ接合FETを作製できる。以上ではトランジスタとして動作する必要最小限の要素しか記載していないが、最終的には配線、バイアホール等の形成プロセスを経てデバイスとして用いられる。
【0049】
なお、図9に示すソース/ドレイン電極70,80の形成工程、図11に示す素子分離領域60の形成工程、図12,13に示すゲート電極90の形成工程、図14に示す保護膜100の形成工程は必ずしもこの順に行う必要はなく、工程の順番を入れ替えても良い。保護膜100をソース/ドレイン電極70,80やゲート電極90よりも前に形成しても構わないが、その場合は各電極70,80,90を形成する領域の保護膜100を除去する新たな工程が必要となり、電極70,80,90の表面は保護膜100では覆われない形状となる。
【0050】
<効果>
以下に、本実施の形態のヘテロ接合FETによる効果を記す。本実施の形態のヘテロ接合FETは、バリア層40及びバリア層40上に形成されたキャップ層50を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極90と、前記窒化物半導体層上に形成されたSiを含まない絶縁膜からなる表面保護膜100とを備えるものである。Siを含まない表面保護膜100を用いることによって、空乏層とならないキャップ層50の表面側の領域にキャリアとなりうる不純物が混入することを防ぐ。これにより、ゲート電極90をリセスゲート構造とすることによる電流コラプスの抑制と共に、ゲートリーク電流の低減が可能である。
【0051】
また、ゲート電極90の底面がバリア層40の上面と接するような構成であれば、キャップ層50とバリア層40のエッチングレートの違いを利用して制御性良くキャップ層50のみをエッチングすることが可能であり、歩留まりが向上する。
【0052】
キャップ層50の厚さは28nmよりも大きい場合、キャップ層50の表面側に空乏層とならない領域が発生するため、従来の構造であればその領域に混入する不純物によってゲートリーク電流が発生し得る。しかし、表面保護膜100にSiを含まない絶縁膜を用いる本実施の形態のヘテロ接合FETでは、このような場合でもゲートリーク電流の増大を防ぐことができる。
【0053】
また、表面保護膜100にアルミニウムの酸化物、窒化物又は酸窒化物のいずれかを用いた場合、これらはSiを含まない絶縁膜であるからゲートリーク電流の低減が可能である。
【0054】
また、表面保護膜100に窒化物や酸窒化物を用いた場合は、表面保護膜100を形成する際にキャップ層50の表面が窒素を含むガスからなるプラズマ中のイオン、あるいはラジカルにさらされるため、キャリアの発生源となるキャップ層50中の窒素空孔を補償する効果を奏する。
【0055】
次に、本実施の形態のヘテロ接合FETの製造方法による効果を記す。本実施の形態のヘテロ接合FETの製造方法は、(a)バリア層40とバリア層40上のキャップ層50を含む窒化物半導体層を準備する工程と、(b)前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上にゲート電極90を形成する工程と、(c)前記窒化物半導体層上にSiを含まない絶縁膜からなる表面保護膜100を形成する工程と、を備える。Siを含まない絶縁膜からなる表面保護膜100を形成することによって、表面保護膜100からキャップ層50にキャリアとなりうるSiが混入することはない。これにより、ゲート電極90をリセスゲート構造とすることによる電流コラプスの抑制と共に、ゲートリーク電流の低減が可能である。
【0056】
また、ゲート電極90の底面がバリア層40の上面と接するようにゲート電極90を形成する場合、キャップ層50とバリア層40のエッチングレートの違いを利用して制御性良くキャップ層50のみをエッチングすることが可能であり、歩留まりが向上する。
【0057】
さらに、キャップ層50の厚みを28nmより大きくする場合、キャップ層50の表面側に空乏層とならない領域が発生するため、従来の構造であればその領域に混入する不純物によってゲートリーク電流が発生し得る。しかし、表面保護膜100にSiを含まない絶縁膜を用いる本実施の形態のヘテロ接合FETの製造方法によれば、このような場合でもゲートリーク電流の増大を防ぐことができる。
【0058】
また、アルミニウムの酸化物、窒化物又は酸窒化物のいずれかを材料として表面保護膜100を形成した場合、これらはSiを含まない絶縁膜であるからゲートリーク電流の低減が可能である。
【0059】
また、窒化物又は酸窒化物を材料として表面保護膜100を形成した場合、表面保護膜100を形成する際にキャップ層50の表面が窒素を含むガスからなるプラズマ中のイオン、あるいはラジカルにさらされるため、キャリアの発生源となるキャップ層50中の窒素空孔を補償する効果を奏する。
【0060】
さらに、不活性ガスからなるプラズマを用いてキャップ層50の表面処理をした後に表面保護膜100を形成することにより、プロセス中にキャップ層50表面に付着したn型不純物を除去することができ、ゲートリーク電流を低減することができる。
【0061】
また、窒素ガスからなるプラズマを用いてキャップ層50の表面処理をした後に表面保護膜100を形成することにより、キャップ層50表面に形成される窒素空孔を補償することができ、ゲートリーク電流を低減することができる。
【0062】
(実施の形態2)
<構成>
図15は、実施の形態2に係るヘテロ接合FETの構成を示す断面図である。図15において、図1と同一又は対応する構成要素には同一の参照符号を付している。実施の形態2に係るヘテロ接合FETでは、実施の形態1の構成に加えて、GaNキャップ層50にアクセプタ準位を形成するp型不純物がドーピングされたp型不純物領域110が形成されている。p型不純物領域110は、GaNキャップ層50のうち少なくともAlGaNバリア層40から28nm離れた領域から表面側にかけて形成されており、n型不純物により発生するキャリアを補償する。
【0063】
GaNキャップ層50においてp型不純物となるものには、例えばMg、Fe、Zn、C、Ru等がある。こうしたp型不純物領域は、トランジスタ動作時に最も高い電界がかかるゲート電極90とドレイン電極80の間の一部の領域にさえあれば電流のリークパスを遮断することができる。従って図15に示すように、p型不純物領域110はゲート電極90とドレイン電極80の間の少なくとも一部にさえあればよい。
【0064】
<製造工程>
半絶縁性基板10上にバッファ層20、チャネル層30、バリア層40、キャップ層50を下から順にエピタキシャル成長させた後(図8)、レジストマスク150を形成して例えばMgイオンをキャップ層50の所定の領域に注入することによって、p型不純物領域110を形成する(図16)。その後は実施の形態1と同様の工程を経て、図15に示すヘテロ接合FETが形成される。
【0065】
<効果>
本実施の形態に係るヘテロ接合FETは、キャップ層50の少なくとも表面側に、アクセプタ準位を形成するMg,C,Fe,Zn,Ruのうち少なくとも1の不純物がドーピングされたp型不純物領域110を備えるので、空乏層が発生しないキャップ層50の表面側に混入したn型不純物を補償し、ゲートリーク電流を低減することができる。
【0066】
また、本実施の形態に係るヘテロ接合FETの製造方法は、窒化物半導体層を準備する工程と、表面保護膜100を形成する工程との間に、キャップ層50の少なくとも表面側に、アクセプタ準位を形成するMg,C,Fe,Zn,Ruのうち少なくとも1の不純物をドーピングしてp型不純物領域110を形成する工程を備える。これにより、空乏層が発生しないキャップ層50の表面側に混入したn型不純物を補償し、ゲートリーク電流を低減することが可能なヘテロ接合FETを作製できる。
【0067】
(実施の形態3)
<構成>
図17は、実施の形態2に係るヘテロ接合FETの構成を示す断面図である。図17において、図1と同一又は対応する構成要素には同一の参照符号を付している。実施の形態2に係るヘテロ接合FETでは、チャネル層30とバリア層40の間に、これらの層を形成する材料よりもバンドギャップが大きい材料(例えばAlN)からなるスペーサ層120が形成されている。これ以外の構成は実施の形態1と同様であるため、説明を省略する。
【0068】
<変形例>
チャネル層30、スペーサ層120、バリア層40、キャップ層50のバンドギャップをそれぞれB30,B120,B40,B50としたとき、これらがB30<B40<B120、B50<B40という関係にあれば、ヘテロ接合FETを動作させ、且つスペーサ層120による2次元電子ガスの濃度及び移動度を向上させ、且つ選択的にゲート電極90の領域のキャップ層50のみを除去することが出来る。よって、必ずしもキャップ層50をGaN、バリア層40をAlGaNとする必要はなく、構成する元素の組成が異なるAl,Ga,NのうちNを含む少なくとも2元素から成る化合物半導体で構成されていれば良い。
【0069】
例えば、チャネル層30、スペーサ層120、バリア層40、キャップ層50を構成する化合物半導体をそれぞれAlX30Ga1-X30N、AlX120Ga1-X120N、AlX40Ga1-X40N、AlX50Ga1-X50Nとすると、0≦X30<1、0<X120≦1、0<X40≦1、0≦X50<1、X30<X40<X120、X50≦X40という関係を満たす化合物半導体で構成されていれば良い。さらに言えば、Al,Ga,NのうちNを含む少なくとも2元素から成る化合物で構成される必要もなく、例えばIn,Al,Ga,NのうちNを含む少なくとも2種類からなる化合物半導体で構成されていても良い。
【0070】
但し、チャネル層30、スペーサ層120、バリア層40、キャップ層50は、AlとGaとNのうちNを含む少なくとも2元素から成る化合物で構成される場合、バリア層40に大きな分極効果が発生するためチャネル層30のバリア層40側に高濃度の2次元電子ガスを発生させることができ、トランジスタの大電流化や高出力化に有利である。
【0071】
又、ヘテロ接合FETは、チャネル層30に用いる半導体材料の絶縁破壊電界が高いほど耐圧が高くなる。AlXGa1-XNはAl組成がより高いほどバンドギャップが大きく絶縁破壊電界が高いため、上述のようにチャネル層30をAlX30Ga1-X30Nで構成する場合、よりAl組成が高い(X30が1に近い)方が好ましい。又、バリア層40に用いる半導体材料のバンドギャップが大きいほど、バリア層40を介してゲート電極100からヘテロ界面へ流れるゲートリーク電流が抑制されるため、バリア層40として用いるAlX40Ga1-X40Nも同様に、よりAl組成が高いほうが好ましい。
【0072】
又、チャネル層30、スペーサ層120、バリア層40、キャップ層50は、必ずしも同一組成の1層からなる構造である必要はなく、上述のバンドギャップについての条件を満たす限りにおいてIn組成、Al組成、Ga組成が空間的に変化していても良いし、これらが異なる数層からなる多層膜でも良い。また、これらの層にはn型、p型の不純物が含まれていても良い。
【0073】
<製造工程>
本実施の形態のヘテロ接合FETの製造工程について説明する。まず、図8に示す工程で半絶縁性基板10上にバッファ層20、チャネル層30を下から順にエピタキシャル成長させた後、チャネル層30及びバリア層を形成する材料よりもバンドギャップが大きい材料からなるスペーサ層120を形成する。その後スペーサ層120の上にバリア層40、キャップ層50をエピタキシャル成長させ、その後は実施の形態1と同様の工程を経て、図17に示すヘテロ接合FETが形成される。
【0074】
なお、チャネル層30、スペーサ層120、バリア層40、キャップ層50のエピタキシャル成長時に、窒化物半導体の原料ガスとなるトリメチルアンモニウム、トリメチルガリウム、トリメチルインジウム、アンモニア、あるいは不純物の原料ガスとなるシランや酸素などの流量や圧力、温度、時間を調整することによって、チャネル層30、バリア層40、キャップ層50を所望の組成、膜厚、ドーピング濃度に形成することが可能である。
【0075】
<効果>
本実施の形態のヘテロ接合FETは、チャネル層30とバリア層40の間にこれらの層よりもバンドギャップの大きい材料からなるスペーサ層120を設けることにより、チャネル層30のバリア層40側に発生する2次元電子ガスの閉じ込め効果が大きくなるため、キャリア濃度が増大する。また合金散乱が減少するため移動度が向上する。よって、トランジスタの大電流化や高出力化が可能となる。
【0076】
(実施の形態4)
<構成>
図18は、実施の形態4に係るヘテロ接合FETの構成を示す断面図である。実施の形態4に係るヘテロ接合FETでは、図1に示した実施の形態1の構成に加えて、ソース電極/ドレイン電極70,80の下側の少なくとも一部の半導体層に、n型不純物が高濃度にドーピングされた高濃度不純物領域130が形成されている。
【0077】
図18では高濃度不純物領域130が半導体表面からチャネル層30に至る領域まで形成されているが、必ずしもこの領域に限らず、その領域が大きくても小さくても、ソース電極/ドレイン電極70,80の下側の少なくとも一部の窒化物半導体層内に形成されていれば良い。
【0078】
<製造工程>
実施の形態4に係るヘテロ接合FETの製造工程について説明する。まず実施の形態1と同様に、半絶縁性基板10上にバッファ層20、チャネル層30、バリア層40、キャップ層50を下から順にエピタキシャル成長させる(図8)。その後、レジストマスク160を形成して、ソース/ドレイン電極70,80を形成する領域の下側の少なくとも一部の窒化物半導体層内に、イオン注入法などを用いてSi等の窒化物半導体においてn型となるイオンを打ち込む。注入ドーズ量は1×1013〜1×1017(cm-2)、注入エネルギーは10〜1000(keV)とする。その後に熱処理を行なって注入したイオンを活性化させることにより、図19に示す高濃度不純物領域130が形成される。
【0079】
その後はレジストマスク160を除去し、高濃度不純物領域130上にソース/ドレイン電極70,80を形成し、実施の形態1と同様の工程を経て図18に示すヘテロ接合FETが形成される。
【0080】
<効果>
本実施の形態のヘテロ接合FETは、ソース電極/ドレイン電極70,80の下側の少なくとも一部の窒化物半導体層内に高濃度不純物領域130を備えるため、チャネル層30のバリア層40側に発生する2次元電子ガスとソース/ドレイン電極70,80間の抵抗が低減され、トランジスタの大電流化や高出力化に有利である。
【0081】
(その他)
以上、本発明を種々の実施例について説明したが、これらの実施例を適宜に組み合わせて本発明を実施することが可能である。
【符号の説明】
【0082】
10 半絶縁性基板、20 バッファ層、30 チャネル層、40 バリア層、50 キャップ層、60 素子分離領域、70 ソース電極、80 ドレイン電極、90,91 ゲート電極、100 表面保護膜、110 p型不純物領域、120 スペーサ層、130 高濃度不純物領域、140,150,160,170 レジストマスク。
【特許請求の範囲】
【請求項1】
バリア層及び前記バリア層上に形成されたキャップ層を含む窒化物半導体層と、
前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極と、
前記窒化物半導体層上に形成されたSiを含まない絶縁膜からなる表面保護膜とを備える、
ヘテロ接合電界効果トランジスタ。
【請求項2】
前記ゲート電極の底面は前記バリア層の上面と接する、請求項1に記載のヘテロ接合電界効果トランジスタ。
【請求項3】
前記キャップ層の厚さは28nmよりも大きい、請求項1又は2に記載のヘテロ接合電界効果トランジスタ。
【請求項4】
前記表面保護膜はアルミニウムの酸化物、窒化物又は酸窒化物のいずれかである、請求項1〜3のいずれかに記載のヘテロ接合電界効果トランジスタ。
【請求項5】
前記表面保護膜は窒化物又は酸窒化物である、請求項1〜3のいずれかに記載のヘテロ接合電界効果トランジスタ。
【請求項6】
前記キャップ層の少なくとも表面側に、アクセプタ準位を形成するMg,C,Fe,Zn,Ruのうち少なくとも1の不純物がドーピングされた不純物領域をさらに備える、請求項1〜5のいずれかに記載のヘテロ接合電界効果トランジスタ。
【請求項7】
(a)バリア層と前記バリア層上のキャップ層を含む窒化物半導体層を準備する工程と、
(b)前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上にゲート電極90を形成する工程と、
(c)前記窒化物半導体層上にSiを含まない絶縁膜からなる表面保護膜を形成する工程と、
を備えるヘテロ接合電界効果トランジスタの製造方法。
【請求項8】
前記工程(b)は、前記ゲート電極の底面が前記バリア層の上面と接するように前記ゲート電極を形成する工程である、請求項7に記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項9】
前記工程(a)は、厚みが28nmよりも大きい前記キャップ層を含む前記窒化物半導体層を準備する工程である、請求項7又は8に記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項10】
前記工程(c)は、アルミニウムの酸化物、窒化物又は酸窒化物のいずれかからなる表面保護膜を形成する工程である、請求項7〜9のいずれかに記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項11】
前記工程(c)は、窒化物又は酸窒化物からなる表面保護膜を形成する工程である、請求項7〜9のいずれかに記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項12】
(d)前記工程(a)と(c)の間に、前記キャップ層の少なくとも表面側に、アクセプタ準位を形成するMg,C,Fe,Zn,Ruのうち少なくとも1の不純物をドーピングして不純物領域を形成する工程をさらに備える、請求項7〜11のいずれかに記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項13】
前記工程(c)は、不活性ガスからなるプラズマを用いて前記キャップ層の表面処理をした後に、前記表面保護膜を形成する工程である、請求項7〜12のいずれかに記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項14】
前記工程(c)は、窒素ガスからなるプラズマを用いて前記キャップ層の表面処理をした後に、前記表面保護膜を形成する工程である、請求項13に記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項1】
バリア層及び前記バリア層上に形成されたキャップ層を含む窒化物半導体層と、
前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極と、
前記窒化物半導体層上に形成されたSiを含まない絶縁膜からなる表面保護膜とを備える、
ヘテロ接合電界効果トランジスタ。
【請求項2】
前記ゲート電極の底面は前記バリア層の上面と接する、請求項1に記載のヘテロ接合電界効果トランジスタ。
【請求項3】
前記キャップ層の厚さは28nmよりも大きい、請求項1又は2に記載のヘテロ接合電界効果トランジスタ。
【請求項4】
前記表面保護膜はアルミニウムの酸化物、窒化物又は酸窒化物のいずれかである、請求項1〜3のいずれかに記載のヘテロ接合電界効果トランジスタ。
【請求項5】
前記表面保護膜は窒化物又は酸窒化物である、請求項1〜3のいずれかに記載のヘテロ接合電界効果トランジスタ。
【請求項6】
前記キャップ層の少なくとも表面側に、アクセプタ準位を形成するMg,C,Fe,Zn,Ruのうち少なくとも1の不純物がドーピングされた不純物領域をさらに備える、請求項1〜5のいずれかに記載のヘテロ接合電界効果トランジスタ。
【請求項7】
(a)バリア層と前記バリア層上のキャップ層を含む窒化物半導体層を準備する工程と、
(b)前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上にゲート電極90を形成する工程と、
(c)前記窒化物半導体層上にSiを含まない絶縁膜からなる表面保護膜を形成する工程と、
を備えるヘテロ接合電界効果トランジスタの製造方法。
【請求項8】
前記工程(b)は、前記ゲート電極の底面が前記バリア層の上面と接するように前記ゲート電極を形成する工程である、請求項7に記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項9】
前記工程(a)は、厚みが28nmよりも大きい前記キャップ層を含む前記窒化物半導体層を準備する工程である、請求項7又は8に記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項10】
前記工程(c)は、アルミニウムの酸化物、窒化物又は酸窒化物のいずれかからなる表面保護膜を形成する工程である、請求項7〜9のいずれかに記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項11】
前記工程(c)は、窒化物又は酸窒化物からなる表面保護膜を形成する工程である、請求項7〜9のいずれかに記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項12】
(d)前記工程(a)と(c)の間に、前記キャップ層の少なくとも表面側に、アクセプタ準位を形成するMg,C,Fe,Zn,Ruのうち少なくとも1の不純物をドーピングして不純物領域を形成する工程をさらに備える、請求項7〜11のいずれかに記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項13】
前記工程(c)は、不活性ガスからなるプラズマを用いて前記キャップ層の表面処理をした後に、前記表面保護膜を形成する工程である、請求項7〜12のいずれかに記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項14】
前記工程(c)は、窒素ガスからなるプラズマを用いて前記キャップ層の表面処理をした後に、前記表面保護膜を形成する工程である、請求項13に記載のヘテロ接合電界効果トランジスタの製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2012−43964(P2012−43964A)
【公開日】平成24年3月1日(2012.3.1)
【国際特許分類】
【出願番号】特願2010−183595(P2010−183595)
【出願日】平成22年8月19日(2010.8.19)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成24年3月1日(2012.3.1)
【国際特許分類】
【出願日】平成22年8月19日(2010.8.19)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]