【課題】耐圧および電流コラプス抑制性能をさらに向上できる電界効果トランジスタを提供する。
【解決手段】この電界効果トランジスタによれば、ゲート絶縁膜２０を、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜で作製されたコラプス抑制膜１８と上記コラプス抑制膜１８上に形成されたＳｉＯ_２絶縁膜１７とを有する複層構造とすることにより、耐圧を向上できるだけでなく、電流コラプスも抑制できる。 （もっと読む）

【課題】耐圧を向上できる電界効果トランジスタを提供する。
【解決手段】ＧａＮ系ＨＦＥＴは、ゲート絶縁膜１７をなす半絶縁膜の抵抗率ρが、電流密度が６.２５×１０^−４(Ａ/ｃｍ^２)であるとき、３.９×１０^９Ωｃｍであった。抵抗率ρ＝３.９×１０^９Ωｃｍの半絶縁膜によるゲート絶縁膜１５を備えたことで、１０００Ｖの耐圧が得られた。ゲート絶縁膜の抵抗率が、１×１０^１１Ωｃｍを超えると耐圧が急減し、ゲート絶縁膜の抵抗率が、１×１０^７Ωｃｍを下回るとゲートリーク電流が増大する。 （もっと読む）

【課題】複数のチャネルを有する窒化物半導体装置において、ノーマリオフかつ低オン抵抗を実現する技術を提供する。
【解決手段】第１の窒化物半導体層３，５，７と、第１の窒化物半導体層よりも禁制帯幅が大きい第２の窒化物半導体層５，６，８とが積層されたヘテロ接合体を少なくとも２つ以上有する窒化物半導体積層体１０を備え、窒化物半導体積層体１０に設けられたドレイン電極１４と、ソース電極１３と、ドレイン電極１４とソース電極１３の両者に対向して設けられたゲート電極１５，１６とを有し、ドレイン電極１４とソース電極１３は、窒化物半導体積層体１０の表面または側面に配置され、ゲート電極１５，１６は、窒化物半導体積層体１０の深さ方向に設けられた第１ゲート電極１５と、該第１ゲート電極１５と窒化物半導体積層体１０の深さ方向の配置深さが異なる第２ゲート電極１６とを有する。 （もっと読む）

【課題】ＧａＮ系半導体を用い耐圧の異なるトランジスタを作り分ける。
【解決手段】基板１上方に第１、第２ＧａＮ系半導体層３，４、電極層５、第１絶縁膜６を積層し、電極層５及び第１絶縁膜６をパターニングして、第１ゲート電極５と第１絶縁膜６が積層された第１構造と、第２ゲート電極５と第１絶縁膜６が積層された第２構造を形成し、第１、第２構造を覆って第２絶縁膜７を形成し、第１ゲート電極５とその両側領域を露出する第１開口８ＳＤ、第２ゲート電極５を挟んでそれぞれ一方側、他方側に配置された第２、第３開口８Ｓ，８Ｄを有する第１マスクを用いて、第２絶縁膜７を異方性エッチングし、第１開口内８ＳＤにおいて、第１構造の側面上にサイドウォール絶縁膜７ＳＷを残しつつ、第１ゲート電極を挟んでコンタクトホール９Ｓ，９Ｄを形成し、第２、第３開口内に、それぞれコンタクトホール９Ｓ，９Ｄを形成し、各コンタクトホールに電極を形成する。 （もっと読む）

【課題】しきい電圧の変動を減らした高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】化合物半導体を含む基板上に形成され、二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、二次元電子ガスチャネルに対応するように、チャネル層上に形成された第１チャネル供給層と、チャネル層のデプリーション領域及び第１チャネル供給層の一部の領域上に形成されたデプリーション層と、第１チャネル供給層上に形成され、デプリーション領域を挟んで対向するソース及びドレイン電極と、デプリーション層上に形成されたゲート電極と、を備え、第１チャネル供給層より分極率が小さい第２チャネル供給層を、チャネル層のデプリーション領域及び第１チャネル供給層の一部の領域上に備え、デプリーション層が第２チャネル供給層上に備えられる、高電子移動度トランジスタである。 （もっと読む）

【課題】電子移動度を低下させることなく、電子密度を高くできる高電子移動度トランジスタを提供する。
【解決手段】Ｓi基板１００上に形成されたバッファ層１０と、バッファ層１０上に形成されたＧaＮ層１１と、ＧaＮ層１１上に形成されたＡlＧaＮ層１２と、ＡlＧaＮ層１２内に形成されると共に、互いに間隔をあけて形成されたソース電極１３とドレイン電極１４と、ＡlＧaＮ層１２上かつソース電極１３とドレイン電極１４との間に形成されたゲート電極１５と、ソース電極１３とドレイン電極１４およびゲート電極１５が形成されたＡlＧaＮ層１２の一部を覆うように形成された絶縁膜１６とを備える。上記絶縁膜１６中にＣsの原子が２×１０^１３ｃｍ^−２以上存在する。 （もっと読む）

【課題】窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる窒化物半導体装置を提供する。
【解決手段】Ｓi基板１０上に形成されたアンドープＧaＮ層１,アンドープＡlＧaＮ層２と、アンドープＧaＮ層１,アンドープＡlＧaＮ層２上に形成されたＴi/Ａl/ＴiＮからなるオーミック電極(ソース電極１１,ドレイン電極１２)とを備える。上記オーミック電極中の窒素濃度を１×１０^１６ｃｍ^−３以上かつ１×１０^２０ｃｍ^−３以下とする。 （もっと読む）

【課題】窒化物半導体層をチャネルとして用いたトランジスタにおいて、オン抵抗を低くしつつ、閾値電圧を高くする。
【解決手段】キャップ層４００と障壁層３００の界面、及びチャネル層２００とバッファ層１００の界面には圧縮歪が生じており、障壁層３００とチャネル層２００の界面には引張り歪が生じている。このため、キャップ層４００と障壁層３００の界面、並びにチャネル層２００とバッファ層１００の界面において、負の電荷が正の電荷よりも多くなっており、障壁層３００とチャネル層２００の界面において、正の電荷が負の電荷よりも多くなっている。チャネル層２００は、第１層、第２層、及び第３層の積層構造を有している。第２層は、第１層及び第３層よりも電子親和力が大きい。 （もっと読む）

【課題】貫通する開口を備える保護層を基板上に形成し、さらにこの開口の中にゲート電極を形成することによって、トランジスタを作製する。
【解決手段】ゲート電極の第１の部分は、開口の外側に存在する保護層の表面部分で横方向に延在し、ゲート電極の第２の部分は、保護層から間隔を空けて配置され、第１の部分を越えて横方向に延在する。関連したデバイスおよび作製方法も述べられる。 （もっと読む）

【課題】半導体装置について、小型化を図りつつ、ドレイン耐圧を向上する。
【解決手段】ゲート電極２０と、ゲート電極２０と離間するソース電極２４と、平面視でゲート電極２０からみてソース電極２４の反対側に位置し、かつゲート電極２０と離間するドレイン電極２２と、平面視でゲート電極２０とドレイン電極２２の間に位置し、絶縁膜２６を介して半導体基板１０上に設けられ、かつゲート電極２０、ソース電極２４およびドレイン電極２２と離間する少なくとも一つのフィールドプレート電極３０と、絶縁膜２６中に設けられ、かつフィールドプレート電極３０と半導体基板１０を接続する少なくとも一つのフィールドプレートコンタクト４０と、を備え、平面視でフィールドプレート電極３０は、フィールドプレートコンタクト４０からソース電極２４側またはドレイン電極２２側の少なくとも一方に延伸している。 （もっと読む）

【課題】ゲート電極に臨む領域の半導体層へのダメージ層の形成を抑制して、ノーマリオフ動作を実現することができるヘテロ接合電界効果型トランジスタを備える半導体装置およびその製造方法を提供する。
【解決手段】チャネル層２３とヘテロ接合を形成するバリア層２４のうち、ゲート電極２９に臨む領域を除く他の領域に、バリア層２４の伝導帯から、チャネル層２３とバリア層２４とのヘテロ界面のバンド不連続量ΔＥｃと、バリア層２４に発生する分極によるバリア層２４のゲート電極２９側とヘテロ界面側とのエネルギー差ΔＥｐとを足し合わせたエネルギー（ΔＥｃ＋ΔＥｐ）までのエネルギー深さのバンドギャップ中に準位を形成する不純物をドーピングして、不純物ドーピング領域２６を形成する。 （もっと読む）

【課題】ゲート電極とソース電極との間に印加される電圧がソース電極パッドの電気抵抗による電圧降下で低下することを防止でき、安定した動作を実現できる電界効果トランジスタを提供する。
【解決手段】このＧａＮ ＨＦＥＴによれば、ボンディング部１６Ｂの第２のパッド部１６Ｂ‐２は、電極接続部１６Ａが含有する複数の接続部分１９のうちの第２の方向(ソース電極１２とドレイン電極１１が対向している方向)の一端に配置された接続部分１９の上記第２の方向の外端を電極延在方向へ延長した仮想延長線Ｌ１に関して第１のパッド部１６Ｂ‐１とは反対側に位置している。第２のパッド部１６Ｂ‐２に接続された第２のソース配線２４のボンディング箇所の第２の方向の位置を電極接続部１６Ａのソース電極１２との接続部分１９の第２の方向の位置と重ならないようにして、ソース電極１２からの電流が第２のソース配線２４に流れにくくできる。 （もっと読む）

【課題】窒化物半導体層をチャネルとして用いたトランジスタにおいて、閾値電圧を高くする。
【解決手段】第２窒化物半導体層２００は、Ａｌの組成比が互いに異なる複数の窒化物半導体層を順次積層した構造を有するため、Ａｌ組成が階段状に変化している。第２窒化物半導体層２００を形成する複数の半導体層は、それぞれが同一方向に分極している。そしてゲート電極４２０に近い半導体層は、ゲート電極４２０から遠い半導体層よりも、分極の強度が強く（又は弱く）なっている。すなわち複数の半導体層は、ゲート電極４２０に近づくにつれて、分極の強度が一方向に変化している。この分極の方向は、複数の半導体層内の界面において負の電荷が正の電荷よりも多くなる方向である。 （もっと読む）

【課題】ゲート電極へのリーク電流を大幅に低減できるＧａＮ系化合物半導体装置を提供する。
【解決手段】このＧａＮ系ＨＦＥＴによれば、ゲート電極をなすＴｉＮ膜の抵抗率(Ω・μｍ)を２４．７(Ω・μｍ)とした。このように、ゲート電極のショットキー電極層としてのＴｉＮ膜の抵抗率が１０Ωμｍ以上であることによって、ゲート電極をなす金属材料ＴｉＮの抵抗率(ゲートメタル抵抗率)が１０Ωμｍ未満である場合に比べて、ゲートリーク電流を著しく低減できる。 （もっと読む）

【課題】高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】基板と、基板上に形成されたＨＥＭＴ積層物と、を備え、ＨＥＭＴ積層物は、２ＤＥＧを含む化合物半導体層と、化合物半導体層より分極率の大きい上部化合物半導体層と、上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を備え、基板は、シリコン基板より誘電率及び熱伝導度の高い窒化物基板であるＨＥＭＴ。該基板は、シリコン基板より誘電率及び熱伝導度の高い絶縁層、この絶縁層に蒸着された金属層及びこの金属層に付着されたプレートを備える。 （もっと読む）

【課題】電極メタルがＳｉＮ絶縁膜に拡散することを抑制でき、電流コラプスの抑制とリーク電流の低減とを両立できるＧａＮ系半導体素子の製造方法を提供する。
【解決手段】このＧａＮ系ＨＦＥＴの製造方法によれば、ＧａＮ系積層体５上に形成したＳｉＮ保護膜７を熱処理により改質してから、Ｔｉ/Ａｌ電極１５,１６をＧａＮ系積層体５上に形成し、Ｔｉ/Ａｌ電極１５,１６を熱処理してオーミック電極としてのソース電極１５,ドレイン電極１６とする。ＳｉＮ保護膜７を熱処理した後に、Ｔｉ/Ａｌ電極１５,１６を熱処理(オーミックアニール)し、オーミック電極としてソース電極１５,ドレイン電極１６を形成することによって、電極メタルがＳｉＮ保護膜７に拡散することを抑制できる。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、各ソース電極１２の長手方向の長さＬ２が各ドレイン電極１１の長手方向の長さＬ１よりも短く、ソース電極１２の長手方向の両端１２Ａ,１２Ｂがドレイン電極１１の長手方向の両端１１Ａ,１１Ｂよりも長手方向外方へ突出していない構成により、ソース電極１２の端１２Ａ,１２Ｂからドレイン電極１１の端１１Ａ,１１Ｂへ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】Ｓｉ−ＣＭＯＳプロセス時術とコンパチブルなＨＥＭＴ装置の製造法を提供する。
【解決手段】基板１０１を提供するステップと、III族窒化物層のスタックを基板上に形成するステップと、窒化シリコンからなり、スタックの上方層に対して上に位置すると共に当接する第１パッシベーション層３０１を形成し、第１パッシベーション層が、現場でスタックに堆積されるステップと、第１パッシベーション層に対して上に位置すると共に当接する誘電体層を形成するステップと、窒化シリコンからなり、誘電体層に対して上に位置すると共に当接する第２パッシベーション層３０３を形成し、第２パッシベーション層が、ＬＰＣＶＤ、ＭＯＣＶＤ又は同等の手法によって４５０℃より高い温度で堆積されるステップと、ソースドレイン・オーミック接触とゲート電極６０１を形成するステップとを備える。 （もっと読む）