高電子移動度トランジスタ及びその製造方法
【課題】高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】基板と、基板上に形成されたＨＥＭＴ積層物と、を備え、ＨＥＭＴ積層物は、２ＤＥＧを含む化合物半導体層と、化合物半導体層より分極率の大きい上部化合物半導体層と、上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を備え、基板は、シリコン基板より誘電率及び熱伝導度の高い窒化物基板であるＨＥＭＴ。該基板は、シリコン基板より誘電率及び熱伝導度の高い絶縁層、この絶縁層に蒸着された金属層及びこの金属層に付着されたプレートを備える。
【解決手段】基板と、基板上に形成されたＨＥＭＴ積層物と、を備え、ＨＥＭＴ積層物は、２ＤＥＧを含む化合物半導体層と、化合物半導体層より分極率の大きい上部化合物半導体層と、上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を備え、基板は、シリコン基板より誘電率及び熱伝導度の高い窒化物基板であるＨＥＭＴ。該基板は、シリコン基板より誘電率及び熱伝導度の高い絶縁層、この絶縁層に蒸着された金属層及びこの金属層に付着されたプレートを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力素子及びその製造方法に係り、さらに詳細には、優秀な熱放出機能を持つ高電子移動度トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：以下、ＨＥＭＴ）は、電力素子の一つである。ＨＥＭＴは、チャネル層にキャリアとして使われる２次元電子ガス（２−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ：２ＤＥＧ）を含む。２ＤＥＧがキャリアとして使われるため、ＨＥＭＴの移動度は、一般トランジスタより非常に高い。
【０００３】
ＨＥＭＴは、広いバンドギャップを持つ化合物半導体を含む。したがって、ＨＥＭＴの絶縁破壊電圧は、一般トランジスタより高い。ＨＥＭＴの絶縁破壊電圧は、２ＤＥＧを含む化合物半導体層、すなわち、ＧａＮ層の厚さに比例して増大する。
【０００４】
ところが、ＨＥＭＴのシリコン基板の臨界フィールドはＧａＮ層の臨界フィールドより低い。すなわち、ＨＥＭＴに含まれたシリコン基板の絶縁破壊電圧は、その上に形成されるＧａＮ層の絶縁破壊電圧より低い。このようなシリコン基板によりＨＥＭＴの絶縁破壊電圧は低くなる。
【０００５】
シリコン基板の使用によるＨＥＭＴの絶縁破壊電圧の低下を防止するために、シリコン基板の代りにサファイア基板やガラス基板が使われる。
【０００６】
しかし、サファイア基板やガラス基板が使われる場合、ＨＥＭＴの熱伝導度は低くなり、この場合のＨＥＭＴは、大電流素子として使われ難い。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一実施形態は、絶縁破壊電圧の低下を防止して優秀な熱伝導度を持つＨＥＭＴを提供する。
【０００８】
本発明の一実施形態は、かかるＨＥＭＴの製造方法を提供する。
【課題を解決するための手段】
【０００９】
本発明の一実施形態によるＨＥＭＴは、基板と、前記基板上に形成されたＨＥＭＴ積層物と、を備え、前記ＨＥＭＴ積層物は、２ＤＥＧを含む化合物半導体層と、前記化合物半導体層より分極率の大きい上部化合物半導体層と、前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を備え、前記基板は、シリコン基板より誘電率及び熱伝導度の高い窒化物基板である。
【００１０】
前記上部化合物半導体層は、リセスまたは酸化された領域を含む。
【００１１】
前記上部化合物半導体層と前記ゲートとの間に空乏層が備えられる。
【００１２】
前記ゲートと前記ドレイン電極との間の前記化合物半導体層にＬＤＤ領域が備えられる。
【００１３】
前記ゲートは、ｐ−金属ゲートまたは窒化物ゲートである。
【００１４】
本発明の他の実施形態によるＨＥＭＴは、基板と、前記基板上に形成されたＨＥＭＴ積層物と、を備え、前記ＨＥＭＴ積層物は、２ＤＥＧを含む化合物半導体層と、前記化合物半導体層より分極率の大きい上部化合物半導体層と、前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を備え、前記基板は、シリコン基板より誘電率及び熱伝導度の高い非シリコン基板であって、複数の層を含む。
【００１５】
前記基板は、プレートと、前記プレート上にボンディングされた金属層と、前記金属層上に形成された誘電層と、を備える。
【００１６】
前記ドレイン電極と前記金属層とは連結されており、前記プレートはＤＢＣプレートである。
【００１７】
本発明の一実施形態によるＨＥＭＴの製造方法は、基板上にＨＥＭＴ積層物を形成する段階と、前記ＨＥＭＴ積層物上にキャリアウェーハを付着する段階と、前記基板を除去する段階と、前記ＨＥＭＴ積層物の前記基板が除去された面に、誘電率及び熱伝導度がシリコン基板より高い窒化物基板を付着する段階と、前記キャリアウェーハを除去する段階と、を含み、前記ＨＥＭＴ積層物は、２ＤＥＧを含む化合物半導体層と、前記化合物半導体層より分極率の大きい上部化合物半導体層と、前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を含む。
【００１８】
かかる製造方法において、前記窒化物基板は、ＡｌＮ基板またはＳｉＮ基板を含む。
【００１９】
前記上部化合物半導体層にリセスまたは酸化された領域を形成する。
【００２０】
前記上部化合物半導体層と前記ゲートとの間に空乏層を形成する。
【００２１】
前記ゲートと前記ドレイン電極との間の前記化合物半導体層にＬＤＤ領域を形成する。
【００２２】
前記ゲートは、ｐ−金属ゲートまたは窒化物ゲートである。
【００２３】
前記窒化物基板は、高温高圧で直接付着するか、または高電圧を利用した陽極ボンディング法で付着する。
【００２４】
本発明の他の実施形態によるＨＥＭＴの製造方法は、基板上にＨＥＭＴ積層物を形成する段階と、前記ＨＥＭＴ積層物上にキャリアウェーハを付着する段階と、前記基板を除去する段階と、前記ＨＥＭＴ積層物の前記基板が除去された面に誘電率及び熱伝導度がシリコン基板より高い、複数の層を含む非シリコン基板を付着する段階と、前記キャリアウェーハを除去する段階と、を含み、前記ＨＥＭＴ積層物は、２ＤＥＧを含む化合物半導体層と、前記化合物半導体層より分極率の大きい上部化合物半導体層と、前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を含む。
【００２５】
かかる製造方法において、前記非シリコン基板を付着する段階は、前記ＨＥＭＴ積層物の前記基板が除去された面に誘電層を蒸着する段階と、前記誘電層にボンディング金属層を蒸着する段階と、前記金属層にプレートをボンディングする段階と、を含む。
【００２６】
前記プレートは、Ｓｉプレート、ＤＢＣプレート、金属プレート及びＡｌＮプレートのうちいずれか一つである。
【００２７】
前記金属層は、Ａｌ、Ｃｕ、Ａｕ及びＳｉのうち一つを含む合金層である。
【００２８】
前記誘電層は、ＡｌＮ、ＳｉＮ、Ａｌ２Ｏ３及びＳｉＯ２のうち一つを含む。
【００２９】
前記ドレイン電極と前記金属層とを連結する段階をさらに含み、前記プレートは、ＤＢＣプレートである。
【００３０】
前記プレートは、前記金属層に共融ボンディング方式で付着される。
【００３１】
本発明の実施形態によるＨＥＭＴは、シリコン基板の代りに、誘電率が大きくて熱伝導度の高い基板を備え、かかる基板上に化合物半導体を形成してチャネル形成層及びチャネル供給層を形成する。したがって、基板による絶縁破壊電圧の低下を防止でき、ＨＥＭＴで発生する熱をＨＥＭＴの外部に迅速に放出させることができる。
【００３２】
また、基板に備えられたプレートは、蒸着ではなく単純にボンディングされるものであるため、蒸着よりも加工面で容易である。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施形態による第１ ＨＥＭＴの断面図である。
【図２】本発明の他の実施形態による第２ ＨＥＭＴの断面図である。
【図３】第１及び第２ ＨＥＭＴのＨＥＭＴ積層物に対する多様な例を示す断面図である。
【図４】第１及び第２ ＨＥＭＴのＨＥＭＴ積層物に対する多様な例を示す断面図である。
【図５】第１及び第２ ＨＥＭＴのＨＥＭＴ積層物に対する多様な例を示す断面図である。
【図６】本発明の一実施形態によるＨＥＭＴの製造方法を示す断面図である。
【図７】本発明の他の実施形態によるＨＥＭＴの製造方法を示す断面図である。
【発明を実施するための形態】
【００３４】
以下、本発明の一実施形態によるＨＥＭＴ及びその製造方法を、添付した図面を参照して詳細に説明する。この過程で図面に図示された層や領域の厚さは、明細書の明確性のために誇張して図示されたものである。
【００３５】
まず、本発明の一実施形態によるＨＥＭＴ（以下、第１ ＨＥＭＴ）について説明する。
【００３６】
図１を参照すれば、図１の第１ ＨＥＭＴは、第１基板Ｓ１と積層物３０とを備える。積層物３０は、第１基板Ｓ１上に形成されている。積層物３０は、ＨＥＭＴで基板を除外した残りの部分を含む。したがって、以下で積層物３０を“ＨＥＭＴ積層物３０”と記載する。第１基板Ｓ１は、既存のシリコン基板ではなく非シリコン基板である。第１基板Ｓ１は、非金属板でありうる。第１基板Ｓ１は、高誘電率及び高い熱伝導度を持つプレートでありうる。例えば、第１基板Ｓ１は、窒化物または酸化物プレートでありうる。前記窒化物プレートは、例えば、ＡｌＮまたはＳｉＮで形成されたものでありうる。前記酸化物プレートは、例えば、Ａｌ２Ｏ３またはＳｉＯ２で形成されたものでありうる。第１基板Ｓ１の厚さは、例えば、１〜１００μｍほどでありうる。第１基板Ｓ１の絶縁破壊電圧は、既存のシリコン基板に比べて非常に高い。したがって、第１基板Ｓ１を備えるＨＥＭＴの場合、シリコン基板を備える既存のＨＥＭＴとは異なって、絶縁破壊電圧が低くなることを防止できる。ＨＥＭＴ積層物３０は、チャネル供給層、チャネル形成層などを含むが、これについては後述する。
【００３７】
図２は、本発明の他の実施形態によるＨＥＭＴ（以下、第２ ＨＥＭＴ）を示す。
【００３８】
図２を参照すれば、第２ ＨＥＭＴは、第２基板Ｓ２及びＨＥＭＴ積層物３０を備える。ＨＥＭＴ積層物３０は、第２基板Ｓ２上に備えられている。第２基板Ｓ２は、既存のシリコン基板ではなく非シリコン基板であって、複数の層を含む。第２基板Ｓ２は、順次に積層されたベースプレート２６、ボンディング金属層２４及び誘電層２２を備える。ベースプレート２６は、シリコン（Ｓｉ）プレート、ＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）プレート、窒化物プレート、酸化物プレート及び金属プレートのうちいずれか一つでありうる。ボンディング金属層２４は、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）またはシリコン（Ｓｉ）を含む合金で形成されたものでありうる。ボンディング金属層２４は、共融ボンディングのために備えられたものでありうる。誘電層２２は、誘電率及び熱伝導度の大きい誘電物質でありうる。例えば、誘電層２２は、ＡｌＮ、ＳｉＮ、Ａｌ２Ｏ３及びＳｉＯ２のうちいずれか一つで形成されたものでありうる。
【００３９】
一方、第２基板Ｓ２のボンディング金属層２４と、ＨＥＭＴ積層物３０のドレイン電極（図示せず）とは連結されうるが、この時のベースプレート２６はＤＢＣプレートでありうる。
【００４０】
図３ないし図５は、前記第１及び第２ ＨＥＭＴのＨＥＭＴ積層物３０の例を示す。
【００４１】
図３を参照すれば、ＨＥＭＴ積層物３０は、順次に積層されたバッファ層３２、チャネル形成層３４及びチャネル供給層３６を含み、チャネル供給層３６上に形成されたソース電極３８Ｓ、ドレイン電極３８Ｄ、ゲート３８Ｇを含む。バッファ層３２、チャネル形成層３４及びチャネル供給層３６は、化合物半導体層でありうる。バッファ層３２は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）のうちいずれか一つの窒化物とこれらの混合物とが積層された層構造を持つ。例えば、バッファ層３２は、ＡｌＧａＮ層でありうる。チャネル形成層３４とチャネル供給層３６とは、バンドギャップ及び分極率の異なる化合物半導体層でありうる。例えば、チャネル形成層３４は、ＧａＮ層でありうる。上部化合物半導体層であるチャネル供給層３６は、チャネル形成層３４よりバンドギャップ及び分極率の大きい化合物半導体層でありうる。チャネル供給層３６は、Ｂ、Ａｌ、Ｇａ及びＩｎのうちいずれか一つの窒化物とこれらの混合物とが積層された層構造を持つ。例えば、チャネル供給層３６は、ＡｌＧａＮ層でありうる。チャネル供給層３６の存在により、チャネル形成層３４にチャネルキャリアとして使われる２ＤＥＧ ４０が生成される。２ＤＥＧ ４０は、チャネル供給層３６と接触するチャネル形成層３４の界面近くに生成される。２ＤＥＧ ４０の生成原因を考慮すれば、チャネル供給層３６は、チャネル形成層３４にチャネルを供給する層、またはチャネル形成層３４にチャネルを形成させる層である。２ＤＥＧ ４０はチャネル形成層３４に生成されるので、チャネル形成層３４は、チャネルが形成される層になる。チャネル供給層３６上で、ソース電極３８Ｓとドレイン電極３８Ｄとは離隔している。ゲート３８Ｇは、ソース電極３８Ｓとドレイン電極３８Ｄとの間に存在する。ゲート３８Ｇは、ソース及びドレイン電極３８Ｓ、３８Ｄと離隔している。ゲート３８Ｇは、ドレイン電極３８Ｄよりソース電極３８Ｓに近く位置する。チャネル供給層３６は、ゲート３８Ｇが備えられた位置に所定深さのリセスｒ１を備える。リセスｒ１は、ゲート３８Ｇの一部またはゲート３８Ｇで満たされる。リセスｒ１の存在により、ゲート３８Ｇ下のチャネル供給層３６の厚さｔ１は、チャネル供給層３６の他の領域の厚さより薄い。チャネル供給層３６でリセスｒ１部分の厚さｔ１は、例えば、１〜２０ｎｍでありうる。チャネル供給層３６でリセスｒ１以外の他の領域の厚さは２０ｎｍ以上であるが、例えば、２０ｎｍ〜１００ｎｍでありうる。リセスｒ１は、チャネル供給層３６の一部を除去した部分である。したがって、リセスｒ１部分がチャネル形成層３４に及ぼす影響は、リセスｒ１が形成されていない部分がチャネル形成層３４に及ぼす影響より非常に小さい。これにより、チャネル形成層３４でリセスｒ１下に該当する部分、すなわち、ゲート３８Ｇ下に該当する部分には２ＤＥＧが生成されない。このようにして、第１及び第２ ＨＥＭＴはＥモードで動作される。図３で、ゲート３８Ｇとリセスｒ１との間にゲート絶縁膜（図示せず）がさらに備えられる。
【００４２】
図４は、前記第１及び第２ ＨＥＭＴのＨＥＭＴ積層物３０についての他の例を示す。図３の場合と異なる部分についてのみ説明する。
【００４３】
図４を参照すれば、ＨＥＭＴ積層物３０は、チャネル供給層３６に酸化された領域４２を含む。酸化された領域４２は、酸素プラズマで処理された領域でありうる。酸化された領域４２の位置は、図３のリセスｒ１が形成された位置と同一でありうる。酸化された領域４２の役割は、図３のリセスｒ１と同一でありうる。ゲート３８Ｇは、酸化された領域４２上に備えられる。図４で、ゲート３８Ｇと酸化された領域４２との間にゲート絶縁膜（図示せず）が備えられる。
【００４４】
図５は、前記第１及び第２ ＨＥＭＴのＨＥＭＴ積層物３０についてのさらに他の例を示す。図３の場合と異なる部分についてのみ説明する。
【００４５】
図５を参照すれば、チャネル供給層３６は、図３のリセスｒ１や図４の酸化された領域４２を含まない。その代りに、チャネル供給層３６とゲート３８Ｇとの間にチャネル空乏層４６が備えられている。チャネル空乏層４６により、チャネル空乏層４６下の２ＤＥＧは空乏される。結果的には、チャネル空乏層４６の役割は、図３のリセスｒ１や図４の酸化された領域４２と同一でありうる。チャネル空乏層４６は、ｐ型半導体または誘電体を含む。また、チャネル空乏層４６は、Ａｌ、Ｉｎ及びＧａのうち少なくとも一つを含む窒化物層であり、これらはｐドーピングされる。前記窒化物層は、例えば、ＧａＮ、ＩｎＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＩｎＧａＮまたはＡｌＩｎＧａＮで形成されたものでありうる。
【００４６】
一方、図３ないし図５で、リセスｒ１、酸化された領域４２及びチャネル空乏層４６の具備如何と関係なく、チャネル供給層３６のゲート３８Ｇと接触する部分はｎドーピングされた領域でありうる。
【００４７】
また、図３ないし図５で、リセスｒ１、酸化された領域４２及びチャネル空乏層４６を備える代わりに、ゲート３８Ｇをｐ−金属または窒化物で形成できる。この時、前記ｐ−金属は、例えば、Ｎｉ、Ｉｒ、ＰｔまたはＡｕでありうる。前記窒化物は、例えば、ＴｉＮ、ＴａＮまたはＺｒＮでありうる。
【００４８】
図３ないし図５で、リセスｒ１、酸化された領域４２及びチャネル空乏層４６を備え、ゲート３８Ｇをｐ−金属または窒化物で形成してもよい。
【００４９】
一方、図３ないし図５に示したＨＥＭＴ積層物３０のチャネル形成層３４で、ゲート３８Ｇとドレイン電極３８Ｄとの間にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域（図示せず）が存在できる。前記ＬＤＤ領域は、チャネル形成層３４のゲート３８Ｇ下の領域と連結される。前記ＬＤＤ領域にも２ＤＥＧが存在する。しかし、前記ＬＤＤ領域に存在する２ＤＥＧの密度は、２ＤＥＧ ４０の空乏されていない部分の密度より低い。
【００５０】
ＨＥＭＴ積層物３０は、図３ないし図５に示した場合以外に他の場合がさらにありうる。例えば、ＨＥＭＴをＥモードで動作させるか、または絶縁破壊電圧を高めるための目的で、ＨＥＭＴ積層物３０の構成を多様に変形できる。例えば、ＨＥＭＴ積層物３０でソース及びドレイン電極３８Ｓ、３８Ｄの間にチャネル強化層を備えて、２ＤＥＧの密度を増大させてもよい。
【００５１】
次いで、本発明の一実施形態による第１ ＨＥＭＴの製造方法を、図６を参照して説明する。図１ないし図５の説明で説明された部材については同一参照番号を使用し、説明は省略する。このような前提は図７の説明にも適用される。
【００５２】
図６を参照すれば、基板１０上にＨＥＭＴ積層物３０を形成する。基板１０はシリコン基板でありうる。ＨＥＭＴ積層物３０の形成過程は、図３ないし図５に示したＨＥＭＴ積層物の層構成を通じて容易に分かる。例えば、図３の場合、バッファ層３２を基板１０上に形成した後、バッファ層３２上にチャネル形成層３４とチャネル供給層３６とを順次に積層する。次いで、チャネル供給層３６にリセスｒ１を形成し、ソース及びドレイン電極３８Ｓ、３８Ｄを形成し、リセスｒ１を満たすゲート３８Ｇを形成する。このようにＨＥＭＴ積層物３０を形成した後、ＨＥＭＴ積層物３０上にシリコンキャリアウェーハ８０を付着させる。シリコンキャリアウェーハ８０は、ＢＣＢ（Ｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ）を利用して付着させる。シリコンキャリアウェーハ８０を付着した後、基板１０を除去する。次いで、基板１０が除去された位置に第１基板Ｓ１を付着させる。この時、ＨＥＭＴ積層物３０と第１基板Ｓ１とは、高温高圧下で直接ボンディングできる。ＨＥＭＴ積層物３０と第１基板Ｓ１とは、高電圧が印加される陽極ボンディング方式でボンディングしてもよい。このように、ＨＥＭＴ積層物３０に第１基板Ｓ１を付着した後、シリコンキャリアウェーハ８０を除去する。このようにして、図１の第１ ＨＥＭＴが形成される。
【００５３】
図７は、本発明の他の実施形態によるＨＥＭＴの製造方法を示す。
【００５４】
図７を参照すれば、シリコンキャリアウェーハ８０を付着して基板１０を除去する過程は、図６で説明した通りである。基板１０を除去した後、基板１０が除去された位置に、すなわち、基板１０が除去されて露出されたＨＥＭＴ積層物３０の一面に、高誘電率を有し熱伝導度の高い誘電層２２を蒸着する。誘電層２２の下面にボンディング金属層２４を蒸着する。誘電層２２と金属層２４との蒸着は順次に進められ、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法や周知の他の蒸着方法を利用して行える。ボンディング金属層２４は、共融ボンディングのためのものである。ボンディング金属層２４を蒸着した後、ボンディング金属層２４にプレート２６を付着する。ボンディング金属層２４とプレート２６とは、共融ボンディング方式で付着される。誘電層２２、ボンディング金属層２４及びプレート２６は、第２基板Ｓ２を形成する。ボンディング金属層２４にプレート２６を付着した後、シリコンキャリアウェーハ８０を除去する。このようにして、図２に示した第２ ＨＥＭＴが形成される。
【００５５】
前記の説明で多くの事項が具体的に記載されているが、これらは発明の範囲を限定するものというよりは、望ましい実施形態の例示として解釈されねばならない。したがって、本発明の範囲は説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。
【産業上の利用可能性】
【００５６】
本発明は、高電子移動度トランジスタ関連の技術分野に好適に用いられる。
【符号の説明】
【００５７】
２２ 誘電層
２４ ボンディング金属層
２６ ベースプレート
３０ ＨＥＭＴ積層物
Ｓ２ 第２基板
【技術分野】
【０００１】
本発明は、電力素子及びその製造方法に係り、さらに詳細には、優秀な熱放出機能を持つ高電子移動度トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：以下、ＨＥＭＴ）は、電力素子の一つである。ＨＥＭＴは、チャネル層にキャリアとして使われる２次元電子ガス（２−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ：２ＤＥＧ）を含む。２ＤＥＧがキャリアとして使われるため、ＨＥＭＴの移動度は、一般トランジスタより非常に高い。
【０００３】
ＨＥＭＴは、広いバンドギャップを持つ化合物半導体を含む。したがって、ＨＥＭＴの絶縁破壊電圧は、一般トランジスタより高い。ＨＥＭＴの絶縁破壊電圧は、２ＤＥＧを含む化合物半導体層、すなわち、ＧａＮ層の厚さに比例して増大する。
【０００４】
ところが、ＨＥＭＴのシリコン基板の臨界フィールドはＧａＮ層の臨界フィールドより低い。すなわち、ＨＥＭＴに含まれたシリコン基板の絶縁破壊電圧は、その上に形成されるＧａＮ層の絶縁破壊電圧より低い。このようなシリコン基板によりＨＥＭＴの絶縁破壊電圧は低くなる。
【０００５】
シリコン基板の使用によるＨＥＭＴの絶縁破壊電圧の低下を防止するために、シリコン基板の代りにサファイア基板やガラス基板が使われる。
【０００６】
しかし、サファイア基板やガラス基板が使われる場合、ＨＥＭＴの熱伝導度は低くなり、この場合のＨＥＭＴは、大電流素子として使われ難い。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一実施形態は、絶縁破壊電圧の低下を防止して優秀な熱伝導度を持つＨＥＭＴを提供する。
【０００８】
本発明の一実施形態は、かかるＨＥＭＴの製造方法を提供する。
【課題を解決するための手段】
【０００９】
本発明の一実施形態によるＨＥＭＴは、基板と、前記基板上に形成されたＨＥＭＴ積層物と、を備え、前記ＨＥＭＴ積層物は、２ＤＥＧを含む化合物半導体層と、前記化合物半導体層より分極率の大きい上部化合物半導体層と、前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を備え、前記基板は、シリコン基板より誘電率及び熱伝導度の高い窒化物基板である。
【００１０】
前記上部化合物半導体層は、リセスまたは酸化された領域を含む。
【００１１】
前記上部化合物半導体層と前記ゲートとの間に空乏層が備えられる。
【００１２】
前記ゲートと前記ドレイン電極との間の前記化合物半導体層にＬＤＤ領域が備えられる。
【００１３】
前記ゲートは、ｐ−金属ゲートまたは窒化物ゲートである。
【００１４】
本発明の他の実施形態によるＨＥＭＴは、基板と、前記基板上に形成されたＨＥＭＴ積層物と、を備え、前記ＨＥＭＴ積層物は、２ＤＥＧを含む化合物半導体層と、前記化合物半導体層より分極率の大きい上部化合物半導体層と、前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を備え、前記基板は、シリコン基板より誘電率及び熱伝導度の高い非シリコン基板であって、複数の層を含む。
【００１５】
前記基板は、プレートと、前記プレート上にボンディングされた金属層と、前記金属層上に形成された誘電層と、を備える。
【００１６】
前記ドレイン電極と前記金属層とは連結されており、前記プレートはＤＢＣプレートである。
【００１７】
本発明の一実施形態によるＨＥＭＴの製造方法は、基板上にＨＥＭＴ積層物を形成する段階と、前記ＨＥＭＴ積層物上にキャリアウェーハを付着する段階と、前記基板を除去する段階と、前記ＨＥＭＴ積層物の前記基板が除去された面に、誘電率及び熱伝導度がシリコン基板より高い窒化物基板を付着する段階と、前記キャリアウェーハを除去する段階と、を含み、前記ＨＥＭＴ積層物は、２ＤＥＧを含む化合物半導体層と、前記化合物半導体層より分極率の大きい上部化合物半導体層と、前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を含む。
【００１８】
かかる製造方法において、前記窒化物基板は、ＡｌＮ基板またはＳｉＮ基板を含む。
【００１９】
前記上部化合物半導体層にリセスまたは酸化された領域を形成する。
【００２０】
前記上部化合物半導体層と前記ゲートとの間に空乏層を形成する。
【００２１】
前記ゲートと前記ドレイン電極との間の前記化合物半導体層にＬＤＤ領域を形成する。
【００２２】
前記ゲートは、ｐ−金属ゲートまたは窒化物ゲートである。
【００２３】
前記窒化物基板は、高温高圧で直接付着するか、または高電圧を利用した陽極ボンディング法で付着する。
【００２４】
本発明の他の実施形態によるＨＥＭＴの製造方法は、基板上にＨＥＭＴ積層物を形成する段階と、前記ＨＥＭＴ積層物上にキャリアウェーハを付着する段階と、前記基板を除去する段階と、前記ＨＥＭＴ積層物の前記基板が除去された面に誘電率及び熱伝導度がシリコン基板より高い、複数の層を含む非シリコン基板を付着する段階と、前記キャリアウェーハを除去する段階と、を含み、前記ＨＥＭＴ積層物は、２ＤＥＧを含む化合物半導体層と、前記化合物半導体層より分極率の大きい上部化合物半導体層と、前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を含む。
【００２５】
かかる製造方法において、前記非シリコン基板を付着する段階は、前記ＨＥＭＴ積層物の前記基板が除去された面に誘電層を蒸着する段階と、前記誘電層にボンディング金属層を蒸着する段階と、前記金属層にプレートをボンディングする段階と、を含む。
【００２６】
前記プレートは、Ｓｉプレート、ＤＢＣプレート、金属プレート及びＡｌＮプレートのうちいずれか一つである。
【００２７】
前記金属層は、Ａｌ、Ｃｕ、Ａｕ及びＳｉのうち一つを含む合金層である。
【００２８】
前記誘電層は、ＡｌＮ、ＳｉＮ、Ａｌ２Ｏ３及びＳｉＯ２のうち一つを含む。
【００２９】
前記ドレイン電極と前記金属層とを連結する段階をさらに含み、前記プレートは、ＤＢＣプレートである。
【００３０】
前記プレートは、前記金属層に共融ボンディング方式で付着される。
【００３１】
本発明の実施形態によるＨＥＭＴは、シリコン基板の代りに、誘電率が大きくて熱伝導度の高い基板を備え、かかる基板上に化合物半導体を形成してチャネル形成層及びチャネル供給層を形成する。したがって、基板による絶縁破壊電圧の低下を防止でき、ＨＥＭＴで発生する熱をＨＥＭＴの外部に迅速に放出させることができる。
【００３２】
また、基板に備えられたプレートは、蒸着ではなく単純にボンディングされるものであるため、蒸着よりも加工面で容易である。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施形態による第１ ＨＥＭＴの断面図である。
【図２】本発明の他の実施形態による第２ ＨＥＭＴの断面図である。
【図３】第１及び第２ ＨＥＭＴのＨＥＭＴ積層物に対する多様な例を示す断面図である。
【図４】第１及び第２ ＨＥＭＴのＨＥＭＴ積層物に対する多様な例を示す断面図である。
【図５】第１及び第２ ＨＥＭＴのＨＥＭＴ積層物に対する多様な例を示す断面図である。
【図６】本発明の一実施形態によるＨＥＭＴの製造方法を示す断面図である。
【図７】本発明の他の実施形態によるＨＥＭＴの製造方法を示す断面図である。
【発明を実施するための形態】
【００３４】
以下、本発明の一実施形態によるＨＥＭＴ及びその製造方法を、添付した図面を参照して詳細に説明する。この過程で図面に図示された層や領域の厚さは、明細書の明確性のために誇張して図示されたものである。
【００３５】
まず、本発明の一実施形態によるＨＥＭＴ（以下、第１ ＨＥＭＴ）について説明する。
【００３６】
図１を参照すれば、図１の第１ ＨＥＭＴは、第１基板Ｓ１と積層物３０とを備える。積層物３０は、第１基板Ｓ１上に形成されている。積層物３０は、ＨＥＭＴで基板を除外した残りの部分を含む。したがって、以下で積層物３０を“ＨＥＭＴ積層物３０”と記載する。第１基板Ｓ１は、既存のシリコン基板ではなく非シリコン基板である。第１基板Ｓ１は、非金属板でありうる。第１基板Ｓ１は、高誘電率及び高い熱伝導度を持つプレートでありうる。例えば、第１基板Ｓ１は、窒化物または酸化物プレートでありうる。前記窒化物プレートは、例えば、ＡｌＮまたはＳｉＮで形成されたものでありうる。前記酸化物プレートは、例えば、Ａｌ２Ｏ３またはＳｉＯ２で形成されたものでありうる。第１基板Ｓ１の厚さは、例えば、１〜１００μｍほどでありうる。第１基板Ｓ１の絶縁破壊電圧は、既存のシリコン基板に比べて非常に高い。したがって、第１基板Ｓ１を備えるＨＥＭＴの場合、シリコン基板を備える既存のＨＥＭＴとは異なって、絶縁破壊電圧が低くなることを防止できる。ＨＥＭＴ積層物３０は、チャネル供給層、チャネル形成層などを含むが、これについては後述する。
【００３７】
図２は、本発明の他の実施形態によるＨＥＭＴ（以下、第２ ＨＥＭＴ）を示す。
【００３８】
図２を参照すれば、第２ ＨＥＭＴは、第２基板Ｓ２及びＨＥＭＴ積層物３０を備える。ＨＥＭＴ積層物３０は、第２基板Ｓ２上に備えられている。第２基板Ｓ２は、既存のシリコン基板ではなく非シリコン基板であって、複数の層を含む。第２基板Ｓ２は、順次に積層されたベースプレート２６、ボンディング金属層２４及び誘電層２２を備える。ベースプレート２６は、シリコン（Ｓｉ）プレート、ＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）プレート、窒化物プレート、酸化物プレート及び金属プレートのうちいずれか一つでありうる。ボンディング金属層２４は、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）またはシリコン（Ｓｉ）を含む合金で形成されたものでありうる。ボンディング金属層２４は、共融ボンディングのために備えられたものでありうる。誘電層２２は、誘電率及び熱伝導度の大きい誘電物質でありうる。例えば、誘電層２２は、ＡｌＮ、ＳｉＮ、Ａｌ２Ｏ３及びＳｉＯ２のうちいずれか一つで形成されたものでありうる。
【００３９】
一方、第２基板Ｓ２のボンディング金属層２４と、ＨＥＭＴ積層物３０のドレイン電極（図示せず）とは連結されうるが、この時のベースプレート２６はＤＢＣプレートでありうる。
【００４０】
図３ないし図５は、前記第１及び第２ ＨＥＭＴのＨＥＭＴ積層物３０の例を示す。
【００４１】
図３を参照すれば、ＨＥＭＴ積層物３０は、順次に積層されたバッファ層３２、チャネル形成層３４及びチャネル供給層３６を含み、チャネル供給層３６上に形成されたソース電極３８Ｓ、ドレイン電極３８Ｄ、ゲート３８Ｇを含む。バッファ層３２、チャネル形成層３４及びチャネル供給層３６は、化合物半導体層でありうる。バッファ層３２は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）のうちいずれか一つの窒化物とこれらの混合物とが積層された層構造を持つ。例えば、バッファ層３２は、ＡｌＧａＮ層でありうる。チャネル形成層３４とチャネル供給層３６とは、バンドギャップ及び分極率の異なる化合物半導体層でありうる。例えば、チャネル形成層３４は、ＧａＮ層でありうる。上部化合物半導体層であるチャネル供給層３６は、チャネル形成層３４よりバンドギャップ及び分極率の大きい化合物半導体層でありうる。チャネル供給層３６は、Ｂ、Ａｌ、Ｇａ及びＩｎのうちいずれか一つの窒化物とこれらの混合物とが積層された層構造を持つ。例えば、チャネル供給層３６は、ＡｌＧａＮ層でありうる。チャネル供給層３６の存在により、チャネル形成層３４にチャネルキャリアとして使われる２ＤＥＧ ４０が生成される。２ＤＥＧ ４０は、チャネル供給層３６と接触するチャネル形成層３４の界面近くに生成される。２ＤＥＧ ４０の生成原因を考慮すれば、チャネル供給層３６は、チャネル形成層３４にチャネルを供給する層、またはチャネル形成層３４にチャネルを形成させる層である。２ＤＥＧ ４０はチャネル形成層３４に生成されるので、チャネル形成層３４は、チャネルが形成される層になる。チャネル供給層３６上で、ソース電極３８Ｓとドレイン電極３８Ｄとは離隔している。ゲート３８Ｇは、ソース電極３８Ｓとドレイン電極３８Ｄとの間に存在する。ゲート３８Ｇは、ソース及びドレイン電極３８Ｓ、３８Ｄと離隔している。ゲート３８Ｇは、ドレイン電極３８Ｄよりソース電極３８Ｓに近く位置する。チャネル供給層３６は、ゲート３８Ｇが備えられた位置に所定深さのリセスｒ１を備える。リセスｒ１は、ゲート３８Ｇの一部またはゲート３８Ｇで満たされる。リセスｒ１の存在により、ゲート３８Ｇ下のチャネル供給層３６の厚さｔ１は、チャネル供給層３６の他の領域の厚さより薄い。チャネル供給層３６でリセスｒ１部分の厚さｔ１は、例えば、１〜２０ｎｍでありうる。チャネル供給層３６でリセスｒ１以外の他の領域の厚さは２０ｎｍ以上であるが、例えば、２０ｎｍ〜１００ｎｍでありうる。リセスｒ１は、チャネル供給層３６の一部を除去した部分である。したがって、リセスｒ１部分がチャネル形成層３４に及ぼす影響は、リセスｒ１が形成されていない部分がチャネル形成層３４に及ぼす影響より非常に小さい。これにより、チャネル形成層３４でリセスｒ１下に該当する部分、すなわち、ゲート３８Ｇ下に該当する部分には２ＤＥＧが生成されない。このようにして、第１及び第２ ＨＥＭＴはＥモードで動作される。図３で、ゲート３８Ｇとリセスｒ１との間にゲート絶縁膜（図示せず）がさらに備えられる。
【００４２】
図４は、前記第１及び第２ ＨＥＭＴのＨＥＭＴ積層物３０についての他の例を示す。図３の場合と異なる部分についてのみ説明する。
【００４３】
図４を参照すれば、ＨＥＭＴ積層物３０は、チャネル供給層３６に酸化された領域４２を含む。酸化された領域４２は、酸素プラズマで処理された領域でありうる。酸化された領域４２の位置は、図３のリセスｒ１が形成された位置と同一でありうる。酸化された領域４２の役割は、図３のリセスｒ１と同一でありうる。ゲート３８Ｇは、酸化された領域４２上に備えられる。図４で、ゲート３８Ｇと酸化された領域４２との間にゲート絶縁膜（図示せず）が備えられる。
【００４４】
図５は、前記第１及び第２ ＨＥＭＴのＨＥＭＴ積層物３０についてのさらに他の例を示す。図３の場合と異なる部分についてのみ説明する。
【００４５】
図５を参照すれば、チャネル供給層３６は、図３のリセスｒ１や図４の酸化された領域４２を含まない。その代りに、チャネル供給層３６とゲート３８Ｇとの間にチャネル空乏層４６が備えられている。チャネル空乏層４６により、チャネル空乏層４６下の２ＤＥＧは空乏される。結果的には、チャネル空乏層４６の役割は、図３のリセスｒ１や図４の酸化された領域４２と同一でありうる。チャネル空乏層４６は、ｐ型半導体または誘電体を含む。また、チャネル空乏層４６は、Ａｌ、Ｉｎ及びＧａのうち少なくとも一つを含む窒化物層であり、これらはｐドーピングされる。前記窒化物層は、例えば、ＧａＮ、ＩｎＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＩｎＧａＮまたはＡｌＩｎＧａＮで形成されたものでありうる。
【００４６】
一方、図３ないし図５で、リセスｒ１、酸化された領域４２及びチャネル空乏層４６の具備如何と関係なく、チャネル供給層３６のゲート３８Ｇと接触する部分はｎドーピングされた領域でありうる。
【００４７】
また、図３ないし図５で、リセスｒ１、酸化された領域４２及びチャネル空乏層４６を備える代わりに、ゲート３８Ｇをｐ−金属または窒化物で形成できる。この時、前記ｐ−金属は、例えば、Ｎｉ、Ｉｒ、ＰｔまたはＡｕでありうる。前記窒化物は、例えば、ＴｉＮ、ＴａＮまたはＺｒＮでありうる。
【００４８】
図３ないし図５で、リセスｒ１、酸化された領域４２及びチャネル空乏層４６を備え、ゲート３８Ｇをｐ−金属または窒化物で形成してもよい。
【００４９】
一方、図３ないし図５に示したＨＥＭＴ積層物３０のチャネル形成層３４で、ゲート３８Ｇとドレイン電極３８Ｄとの間にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域（図示せず）が存在できる。前記ＬＤＤ領域は、チャネル形成層３４のゲート３８Ｇ下の領域と連結される。前記ＬＤＤ領域にも２ＤＥＧが存在する。しかし、前記ＬＤＤ領域に存在する２ＤＥＧの密度は、２ＤＥＧ ４０の空乏されていない部分の密度より低い。
【００５０】
ＨＥＭＴ積層物３０は、図３ないし図５に示した場合以外に他の場合がさらにありうる。例えば、ＨＥＭＴをＥモードで動作させるか、または絶縁破壊電圧を高めるための目的で、ＨＥＭＴ積層物３０の構成を多様に変形できる。例えば、ＨＥＭＴ積層物３０でソース及びドレイン電極３８Ｓ、３８Ｄの間にチャネル強化層を備えて、２ＤＥＧの密度を増大させてもよい。
【００５１】
次いで、本発明の一実施形態による第１ ＨＥＭＴの製造方法を、図６を参照して説明する。図１ないし図５の説明で説明された部材については同一参照番号を使用し、説明は省略する。このような前提は図７の説明にも適用される。
【００５２】
図６を参照すれば、基板１０上にＨＥＭＴ積層物３０を形成する。基板１０はシリコン基板でありうる。ＨＥＭＴ積層物３０の形成過程は、図３ないし図５に示したＨＥＭＴ積層物の層構成を通じて容易に分かる。例えば、図３の場合、バッファ層３２を基板１０上に形成した後、バッファ層３２上にチャネル形成層３４とチャネル供給層３６とを順次に積層する。次いで、チャネル供給層３６にリセスｒ１を形成し、ソース及びドレイン電極３８Ｓ、３８Ｄを形成し、リセスｒ１を満たすゲート３８Ｇを形成する。このようにＨＥＭＴ積層物３０を形成した後、ＨＥＭＴ積層物３０上にシリコンキャリアウェーハ８０を付着させる。シリコンキャリアウェーハ８０は、ＢＣＢ（Ｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ）を利用して付着させる。シリコンキャリアウェーハ８０を付着した後、基板１０を除去する。次いで、基板１０が除去された位置に第１基板Ｓ１を付着させる。この時、ＨＥＭＴ積層物３０と第１基板Ｓ１とは、高温高圧下で直接ボンディングできる。ＨＥＭＴ積層物３０と第１基板Ｓ１とは、高電圧が印加される陽極ボンディング方式でボンディングしてもよい。このように、ＨＥＭＴ積層物３０に第１基板Ｓ１を付着した後、シリコンキャリアウェーハ８０を除去する。このようにして、図１の第１ ＨＥＭＴが形成される。
【００５３】
図７は、本発明の他の実施形態によるＨＥＭＴの製造方法を示す。
【００５４】
図７を参照すれば、シリコンキャリアウェーハ８０を付着して基板１０を除去する過程は、図６で説明した通りである。基板１０を除去した後、基板１０が除去された位置に、すなわち、基板１０が除去されて露出されたＨＥＭＴ積層物３０の一面に、高誘電率を有し熱伝導度の高い誘電層２２を蒸着する。誘電層２２の下面にボンディング金属層２４を蒸着する。誘電層２２と金属層２４との蒸着は順次に進められ、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法や周知の他の蒸着方法を利用して行える。ボンディング金属層２４は、共融ボンディングのためのものである。ボンディング金属層２４を蒸着した後、ボンディング金属層２４にプレート２６を付着する。ボンディング金属層２４とプレート２６とは、共融ボンディング方式で付着される。誘電層２２、ボンディング金属層２４及びプレート２６は、第２基板Ｓ２を形成する。ボンディング金属層２４にプレート２６を付着した後、シリコンキャリアウェーハ８０を除去する。このようにして、図２に示した第２ ＨＥＭＴが形成される。
【００５５】
前記の説明で多くの事項が具体的に記載されているが、これらは発明の範囲を限定するものというよりは、望ましい実施形態の例示として解釈されねばならない。したがって、本発明の範囲は説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。
【産業上の利用可能性】
【００５６】
本発明は、高電子移動度トランジスタ関連の技術分野に好適に用いられる。
【符号の説明】
【００５７】
２２ 誘電層
２４ ボンディング金属層
２６ ベースプレート
３０ ＨＥＭＴ積層物
Ｓ２ 第２基板
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたＨＥＭＴ積層物と、を備え、
前記ＨＥＭＴ積層物は、
２ＤＥＧを含む化合物半導体層と、
前記化合物半導体層より分極率の大きい上部化合物半導体層と、
前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を備え、
前記基板は、シリコン基板より誘電率及び熱伝導度の高い窒化物基板であるＨＥＭＴ。
【請求項２】
前記基板は、ＡｌＮ基板またはＳｉＮ基板である請求項１に記載のＨＥＭＴ。
【請求項３】
前記上部化合物半導体層は、リセスまたは酸化された領域を含む請求項１に記載のＨＥＭＴ。
【請求項４】
前記上部化合物半導体層と前記ゲートとの間に空乏層がさらに備えられた請求項１に記載のＨＥＭＴ。
【請求項５】
前記ゲートと前記ドレイン電極との間の前記化合物半導体層にＬＤＤ領域がさらに備えられた請求項１に記載のＨＥＭＴ。
【請求項６】
前記ゲートは、ｐ−金属ゲートまたは窒化物ゲートである請求項１に記載のＨＥＭＴ。
【請求項７】
基板と、
前記基板上に形成されたＨＥＭＴ積層物と、を備え、
前記ＨＥＭＴ積層物は、
２ＤＥＧを含む化合物半導体層と、
前記化合物半導体層より分極率の大きい上部化合物半導体層と、
前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を備え、
前記基板は、シリコン基板より誘電率及び熱伝導度の高い非シリコン基板であって、複数の層を含むＨＥＭＴ。
【請求項８】
前記基板は、
プレートと、
前記プレート上にボンディングされた金属層と、
前記金属層上に形成された誘電層と、を備える請求項７に記載のＨＥＭＴ。
【請求項９】
前記プレートは、Ｓｉプレート、ＤＢＣプレート、金属プレート及びＡｌＮプレートのうちいずれか一つを含む請求項８に記載のＨＥＭＴ。
【請求項１０】
前記金属層は、Ａｌ、Ｃｕ、Ａｕ及びＳｉのうち一つを含む合金層である請求項８に記載のＨＥＭＴ。
【請求項１１】
前記誘電層は、ＡｌＮ、ＳｉＮ、Ａｌ２Ｏ３及びＳｉＯ２のうち一つを含む請求項８に記載のＨＥＭＴ。
【請求項１２】
前記ドレイン電極と前記金属層とは連結されており、前記プレートはＤＢＣプレートである請求項８に記載のＨＥＭＴ。
【請求項１３】
前記上部化合物半導体層は、リセスまたは酸化された領域を含む請求項７に記載のＨＥＭＴ。
【請求項１４】
前記上部化合物半導体層と前記ゲートとの間に空乏層が備えられた請求項７に記載のＨＥＭＴ。
【請求項１５】
前記ゲートと前記ドレイン電極との間の前記化合物半導体層にＬＤＤ領域が備えられた請求項７に記載のＨＥＭＴ。
【請求項１６】
前記ゲートは、ｐ−金属ゲートまたは窒化物ゲートである請求項７に記載のＨＥＭＴ。
【請求項１７】
基板上にＨＥＭＴ積層物を形成する段階と、
前記ＨＥＭＴ積層物上にキャリアウェーハを付着する段階と、
前記基板を除去する段階と、
前記ＨＥＭＴ積層物の前記基板が除去された面に、誘電率及び熱伝導度がシリコン基板より高い窒化物基板を付着する段階と、
前記キャリアウェーハを除去する段階と、を含み、
前記ＨＥＭＴ積層物は、
２ＤＥＧを含む化合物半導体層と、
前記化合物半導体層より分極率の大きい上部化合物半導体層と、
前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を含むＨＥＭＴの製造方法。
【請求項１８】
前記窒化物基板は、ＡｌＮ基板またはＳｉＮ基板を含む請求項１７に記載のＨＥＭＴの製造方法。
【請求項１９】
前記上部化合物半導体層にリセスまたは酸化された領域を形成する段階をさらに含む請求項１７に記載のＨＥＭＴの製造方法。
【請求項２０】
前記上部化合物半導体層と前記ゲートとの間に空乏層を形成する段階をさらに含む請求項１７に記載のＨＥＭＴの製造方法。
【請求項２１】
前記ゲートと前記ドレイン電極との間の前記化合物半導体層にＬＤＤ領域を形成する段階をさらに含む請求項１７に記載のＨＥＭＴの製造方法。
【請求項２２】
前記ゲートは、ｐ−金属ゲートまたは窒化物ゲートである請求項１７に記載のＨＥＭＴの製造方法。
【請求項２３】
前記窒化物基板は、高温高圧で直接付着するか、または高電圧を利用した陽極ボンディング法で付着する請求項１７に記載のＨＥＭＴの製造方法。
【請求項２４】
基板上にＨＥＭＴ積層物を形成する段階と、
前記ＨＥＭＴ積層物上にキャリアウェーハを付着する段階と、
前記基板を除去する段階と、
前記ＨＥＭＴ積層物の前記基板が除去された面に誘電率及び熱伝導度がシリコン基板より高い、複数の層を含む非シリコン基板を付着する段階と、
前記キャリアウェーハを除去する段階と、を含み、
前記ＨＥＭＴ積層物は、
２ＤＥＧを含む化合物半導体層と、
前記化合物半導体層より分極率の大きい上部化合物半導体層と、
前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を含むＨＥＭＴの製造方法。
【請求項２５】
前記非シリコン基板を付着する段階は、
前記ＨＥＭＴ積層物の前記基板が除去された面に誘電層を蒸着する段階と、
前記誘電層にボンディング金属層を蒸着する段階と、
前記金属層にプレートをボンディングする段階と、を含む請求項２４に記載のＨＥＭＴの製造方法。
【請求項２６】
前記プレートは、Ｓｉプレート、ＤＢＣプレート、金属プレート及びＡｌＮプレートのうちいずれか一つである請求項２５に記載のＨＥＭＴの製造方法。
【請求項２７】
前記金属層は、Ａｌ、Ｃｕ、Ａｕ及びＳｉのうち一つを含む合金層である請求項２５に記載のＨＥＭＴの製造方法。
【請求項２８】
前記誘電層は、ＡｌＮ、ＳｉＮ、Ａｌ２Ｏ３及びＳｉＯ２のうち一つを含む請求項２５に記載のＨＥＭＴの製造方法。
【請求項２９】
前記ドレイン電極と前記金属層とを連結する段階をさらに含み、前記プレートは、ＤＢＣプレートである請求項２５に記載のＨＥＭＴの製造方法。
【請求項３０】
前記プレートは、前記金属層に共融ボンディング方式で付着される請求項２５に記載のＨＥＭＴの製造方法。
【請求項１】
基板と、
前記基板上に形成されたＨＥＭＴ積層物と、を備え、
前記ＨＥＭＴ積層物は、
２ＤＥＧを含む化合物半導体層と、
前記化合物半導体層より分極率の大きい上部化合物半導体層と、
前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を備え、
前記基板は、シリコン基板より誘電率及び熱伝導度の高い窒化物基板であるＨＥＭＴ。
【請求項２】
前記基板は、ＡｌＮ基板またはＳｉＮ基板である請求項１に記載のＨＥＭＴ。
【請求項３】
前記上部化合物半導体層は、リセスまたは酸化された領域を含む請求項１に記載のＨＥＭＴ。
【請求項４】
前記上部化合物半導体層と前記ゲートとの間に空乏層がさらに備えられた請求項１に記載のＨＥＭＴ。
【請求項５】
前記ゲートと前記ドレイン電極との間の前記化合物半導体層にＬＤＤ領域がさらに備えられた請求項１に記載のＨＥＭＴ。
【請求項６】
前記ゲートは、ｐ−金属ゲートまたは窒化物ゲートである請求項１に記載のＨＥＭＴ。
【請求項７】
基板と、
前記基板上に形成されたＨＥＭＴ積層物と、を備え、
前記ＨＥＭＴ積層物は、
２ＤＥＧを含む化合物半導体層と、
前記化合物半導体層より分極率の大きい上部化合物半導体層と、
前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を備え、
前記基板は、シリコン基板より誘電率及び熱伝導度の高い非シリコン基板であって、複数の層を含むＨＥＭＴ。
【請求項８】
前記基板は、
プレートと、
前記プレート上にボンディングされた金属層と、
前記金属層上に形成された誘電層と、を備える請求項７に記載のＨＥＭＴ。
【請求項９】
前記プレートは、Ｓｉプレート、ＤＢＣプレート、金属プレート及びＡｌＮプレートのうちいずれか一つを含む請求項８に記載のＨＥＭＴ。
【請求項１０】
前記金属層は、Ａｌ、Ｃｕ、Ａｕ及びＳｉのうち一つを含む合金層である請求項８に記載のＨＥＭＴ。
【請求項１１】
前記誘電層は、ＡｌＮ、ＳｉＮ、Ａｌ２Ｏ３及びＳｉＯ２のうち一つを含む請求項８に記載のＨＥＭＴ。
【請求項１２】
前記ドレイン電極と前記金属層とは連結されており、前記プレートはＤＢＣプレートである請求項８に記載のＨＥＭＴ。
【請求項１３】
前記上部化合物半導体層は、リセスまたは酸化された領域を含む請求項７に記載のＨＥＭＴ。
【請求項１４】
前記上部化合物半導体層と前記ゲートとの間に空乏層が備えられた請求項７に記載のＨＥＭＴ。
【請求項１５】
前記ゲートと前記ドレイン電極との間の前記化合物半導体層にＬＤＤ領域が備えられた請求項７に記載のＨＥＭＴ。
【請求項１６】
前記ゲートは、ｐ−金属ゲートまたは窒化物ゲートである請求項７に記載のＨＥＭＴ。
【請求項１７】
基板上にＨＥＭＴ積層物を形成する段階と、
前記ＨＥＭＴ積層物上にキャリアウェーハを付着する段階と、
前記基板を除去する段階と、
前記ＨＥＭＴ積層物の前記基板が除去された面に、誘電率及び熱伝導度がシリコン基板より高い窒化物基板を付着する段階と、
前記キャリアウェーハを除去する段階と、を含み、
前記ＨＥＭＴ積層物は、
２ＤＥＧを含む化合物半導体層と、
前記化合物半導体層より分極率の大きい上部化合物半導体層と、
前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を含むＨＥＭＴの製造方法。
【請求項１８】
前記窒化物基板は、ＡｌＮ基板またはＳｉＮ基板を含む請求項１７に記載のＨＥＭＴの製造方法。
【請求項１９】
前記上部化合物半導体層にリセスまたは酸化された領域を形成する段階をさらに含む請求項１７に記載のＨＥＭＴの製造方法。
【請求項２０】
前記上部化合物半導体層と前記ゲートとの間に空乏層を形成する段階をさらに含む請求項１７に記載のＨＥＭＴの製造方法。
【請求項２１】
前記ゲートと前記ドレイン電極との間の前記化合物半導体層にＬＤＤ領域を形成する段階をさらに含む請求項１７に記載のＨＥＭＴの製造方法。
【請求項２２】
前記ゲートは、ｐ−金属ゲートまたは窒化物ゲートである請求項１７に記載のＨＥＭＴの製造方法。
【請求項２３】
前記窒化物基板は、高温高圧で直接付着するか、または高電圧を利用した陽極ボンディング法で付着する請求項１７に記載のＨＥＭＴの製造方法。
【請求項２４】
基板上にＨＥＭＴ積層物を形成する段階と、
前記ＨＥＭＴ積層物上にキャリアウェーハを付着する段階と、
前記基板を除去する段階と、
前記ＨＥＭＴ積層物の前記基板が除去された面に誘電率及び熱伝導度がシリコン基板より高い、複数の層を含む非シリコン基板を付着する段階と、
前記キャリアウェーハを除去する段階と、を含み、
前記ＨＥＭＴ積層物は、
２ＤＥＧを含む化合物半導体層と、
前記化合物半導体層より分極率の大きい上部化合物半導体層と、
前記上部化合物半導体層上に備えられたソース電極、ドレイン電極及びゲートと、を含むＨＥＭＴの製造方法。
【請求項２５】
前記非シリコン基板を付着する段階は、
前記ＨＥＭＴ積層物の前記基板が除去された面に誘電層を蒸着する段階と、
前記誘電層にボンディング金属層を蒸着する段階と、
前記金属層にプレートをボンディングする段階と、を含む請求項２４に記載のＨＥＭＴの製造方法。
【請求項２６】
前記プレートは、Ｓｉプレート、ＤＢＣプレート、金属プレート及びＡｌＮプレートのうちいずれか一つである請求項２５に記載のＨＥＭＴの製造方法。
【請求項２７】
前記金属層は、Ａｌ、Ｃｕ、Ａｕ及びＳｉのうち一つを含む合金層である請求項２５に記載のＨＥＭＴの製造方法。
【請求項２８】
前記誘電層は、ＡｌＮ、ＳｉＮ、Ａｌ２Ｏ３及びＳｉＯ２のうち一つを含む請求項２５に記載のＨＥＭＴの製造方法。
【請求項２９】
前記ドレイン電極と前記金属層とを連結する段階をさらに含み、前記プレートは、ＤＢＣプレートである請求項２５に記載のＨＥＭＴの製造方法。
【請求項３０】
前記プレートは、前記金属層に共融ボンディング方式で付着される請求項２５に記載のＨＥＭＴの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−３３９１８（Ｐ２０１３−３３９１８Ａ）
【公開日】平成２５年２月１４日（２０１３．２．１４）
【国際特許分類】
【出願番号】特願２０１２−９２６９６（Ｐ２０１２−９２６９６）
【出願日】平成２４年４月１６日（２０１２．４．１６）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２５年２月１４日（２０１３．２．１４）
【国際特許分類】
【出願日】平成２４年４月１６日（２０１２．４．１６）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]