【課題】ゲート電極の形成工程におけるフォトレジスト層を露光した際に、露光不良によりレジスト残渣が発生しないようにすること。
【解決手段】本発明の電界効果トランジスタ１００は、半導体基板１上にゲート電極を備えた電界効果トランジスタで、半導体基板１上に設けられた誘電体膜２と、この誘電体膜２の開口部に設けられたフット部８と、このフット部８上及び誘電体膜２上に設けられたヘッド部９とを備え、誘電体膜の膜厚ｔ１が、０．９ｋ×λ／２｜ｎ１−ｎ２｜＜ｔ１＜１．１ｋ×λ／２｜ｎ１−ｎ２｜（ただしｋは自然数であり、屈折率ｎ１は所定の波長λを有する露光光に対する誘電体膜の屈折率ｎ１（＞２．１）、屈折率ｎ２はフォトレジスト層の屈折率）である。 （もっと読む）

【課題】 ミリ波以上の周波数において、安定して、高い利得および動作周波数が得られる電界効果トランジスタを提供する。
【解決手段】 基板１１上の動作層１３の上に、ソース電極１４、ドレイン電極１５、ゲート電極１８、絶縁膜１７が形成され、
ゲート電極１８は、ソース電極１４とドレイン電極１５の間に配置され、
絶縁膜１７は、ゲート電極１８とドレイン電極１５の間に配置され、
フィールドプレート電極１９は、絶縁膜１７上に形成され、かつ、ソース電極１４と電気的に接続され、
ゲート電極１８上部は、ソース電極１４側およびドレイン電極１５側に突出し、
フィールドプレート電極１９下端は、ゲート電極１８下端よりも下方に配置され、
フィールドプレート電極１９上端は、ゲート電極１９上部においてドレイン電極１５側に最も突出した部分よりも下方に配置されている電界効果トランジスタ。 （もっと読む）

【課題】スイッチング速度を向上でき、動作不良品を低減できる、横型の電界効果トランジスタを提供する。
【解決手段】ゲート配線４３は、基部４４と、基部４４から突出する複数の指状部４５と、隣接する指状部４５の先端部４６を接続する接続部４７と、を有する。ゲート配線４３の指状部４５は、ソース配線２３の指状部２５とドレイン配線３３の指状部３５と、の間に配置されている。ゲート配線４３の基部４４は、ソース配線２３の基部２４とドレイン配線３３の指状部３５との間に配置され、かつ、ソース配線２３の指状部２５との間に絶縁膜を介在させて指状部２５と交差している。 （もっと読む）

【課題】エンハンスメントモードのＩＩＩ族窒化物トランジスタを提供する。
【解決手段】第１のＩＩＩ族窒化物体１１０と第２のＩＩＩ族窒化物体１１２との間に形成されているとともに二次元電子ガスを有している伝導チャネルを具えるＩＩＩ族窒化物トランジスタ１００において、伝導チャネルに中断領域を生ぜしめるために電荷を内部に閉じ込めた少なくとも１つのゲート誘電体層１２５と、伝導チャネルの中断領域を復元するように作用しうるゲート電極１２３とを具える。 （もっと読む）

【課題】ゲート電極の内部に腐食が進行することを抑制する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１００は、化合物半導体基板１０１と、化合物半導体基板１０１上の一部に形成された接続部１１９と接続部１１９上に形成されかつ接続部１１９より幅広の本体部１１７とを有しており、かつアルミニウムを含むゲート電極１１８と、ゲート電極１１８の表面上に設けられた保護絶縁層（シリコン窒化膜１２０）と、シリコン窒化膜１２０が被覆していないゲート電極１１８の表面に設けられており、アルミニウムよりも酸化されにくい不動態膜１２４と、を備える。 （もっと読む）

【課題】安定に動作する双方向スイッチ素子を実現できるようにする。
【解決手段】双方向スイッチ素子は、窒化物半導体からなる半導体層積層体２０３と、半導体層積層体２０３の上に形成された第１のオーミック電極２１１及び第２のオーミック電極２１２と、第１のゲート電極２１７及び第２のゲート電極２１８とを備えている。第１のゲート電極２１７は、第１のオーミック電極２１１と電位が実質的に等しい第１のシールド電極２２１に覆われている。第２のゲート電極２１８は、第２のオーミック電極２１２と電位が実質的に等しい第２のシールド電極２２２に覆われている。第１のシールド電極２２１の端部は、第１のゲート電極２１７よりも第２のゲート電極２１８側に位置し、第２のシールド電極２２２の端部は、第２のゲート電極２１８よりも第１のゲート電極２１７側に位置している。 （もっと読む）

【課題】本発明は、ゲート電極の端部に発生する電界集中を緩和し、高いオフ耐圧と優れた高周波特性を有する半導体装置を提供するを目的とする。
【解決手段】実施形態によれば、チャネル層３上に互いに離間して設けられ、それぞれがチャネル層３に電気的に接続されたソース電極４およびドレイン電極５と、ソース電極４とドレイン電極５との間においてチャネル層３に接して設けられたゲート電極６と、ゲート電極６とドレイン電極５との間においてチャネル層３上に設けられたパッシベーション膜７と、ゲート電極６に接触し、且つ、ドレイン電極５と離間してパッシベーション膜７上に設けられたパッシベーション膜７よりも誘電率が高い高誘電率膜８と、を備えたことを特徴とする半導体装置が提供される。 （もっと読む）

【課題】テラヘルツ波を効率よく受信し、信号／雑音比を向上したテラヘルツ波受信素子を提供する。
【解決手段】第１の波長λ₁のテラヘルツ波を受信するテラヘルツ波受信素子１００であ
って、２以上の半導体層（バッファ層１０２ａおよび電子供給層１０４ａ）のヘテロ接合により形成される２次元電子チャネル層１０３ａ、ゲート幅方向にλ₁／２の長さを有するゲート電極１１１ａ、ドレイン電極１１３ａおよびソース電極１１２ａを有する第１のＦＥＴ１００ａと、第１のＦＥＴ１００ａのゲート電極１１１ａのゲート幅方向における中央部と接続され、かつ、ゲート電極１１１ａと直交するように配置されたゲート配線１１４ａとを備える。 （もっと読む）

【課題】ＧａＮ系の窒化物半導体を用いたデバイスのゲートリセス量の制御性を向上することで、閾値電圧の面内均一性を向上することができる窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、基板１０１上に形成された第１のＧａＮ系半導体からなるバッファ層１０２と、第２のＧａＮ系半導体からなるキャリア走行層１０３と、第３のＧａＮ系半導体からなるキャリア供給層１０４とを備えている。キャリア供給層１０４の上には第１の絶縁膜１０５と、アルミニウムを含む第２の絶縁膜１０６と、第１の絶縁膜１０５より膜厚が厚い第３の絶縁膜１０７とが形成されている。ソース電極１０８及びドレイン電極１０９は第１の絶縁膜１０５上に形成されている。ゲート電極１１０は、リセス構造を含む第２の絶縁膜１０６及び第３の絶縁膜１０７上に形成されている。 （もっと読む）

【課題】 電力等の信号の合成効率が高く、チップ占有面積を低減可能な半導体装置および半導体装置の製造方法を提供する。
【解決手段】 本発明の半導体装置１０は、電極パッド１１と、複数の信号伝送電極１２ａ、１２ｂおよび１２ｃと、複数の伝送線路１３、１４および１５とを有し、前記電極パッド１１と前記各信号伝送電極１２ａ、１２ｂおよび１２ｃとは、前記各伝送線路１３、１４および１５により電気的に接続され、前記複数の伝送線路１３、１４および１５の少なくとも一本は、その線路長が他の伝送線路１４以上であり、前記線路長が他の伝送線路以上である伝送線路１３および１５は、その一部または全部が空中配線され、前記空中配線された伝送線路１３ａおよび１５ａが、マイクロストリップラインであることを特徴とする。 （もっと読む）

【課題】ノーマリオフ型の炭化珪素接合ＦＥＴはゲートの特性が、使い勝手が悪いという問題がある。これは、ノーマリオフを実現するためにゲート電圧が0Vでオフしていなければならず、かつ、ゲート・ソース間のpn接合に電流が流れないようにオン状態としてはゲート電圧を2.5V程度に抑える必要があるため、実質的にゲート電圧を0Vから2.5Vの間で制御しなければならないためである。従って、閾値電圧からオン状態のゲート電圧までが1Vから2V程度しかなく、ドレイン電流がゲート電圧の変化に非常に敏感であるため、ゲートの制御が難しい。
【解決手段】本願発明は、ノーマリオフ型の炭化珪素接合ＦＥＴのゲートに、接合ＦＥＴのゲート容量と同等か少し小さな容量を持つ素子を接続したものである。 （もっと読む）

【課題】初期故障や偶発故障の発生を低減する。
【解決手段】ＨＦＥＴ１は、下層のＧａＮ層１３およびＧａＮ層１３の一部を露出させるトレンチＴ１が形成された上層のＡｌＧａＮ層１４よりなるＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物半導体層上に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５上に形成されたゲート電極１６と、を備える。少なくともゲート絶縁膜１５と接触するトレンチＴ１底部のＧａＮ層１３上面には、原子層ステップが形成されている。原子層ステップのテラス幅の平均値は、０．２μｍ以上１μｍ未満である。 （もっと読む）

【課題】外部回路接続に棒はんだを用いる、複数の相互接続金属層およびはんだ濡れ性の前面金属部構造を備えるＨＥＭＴを含むＩＩＩ族窒化物パワーデバイスの、いくつかの典型的な実施形態を提供する。
【解決手段】はんだ濡れ性の前面金属部１４０ａおよび１４０ｂの構成は、ＴｉＮｉＡｇのようなトリメタルからなり、ＨＥＭＴのソースおよびドレインコンタクトを交互の細長いデジットまたはバーとして露出するように設けられる。また、単一のパッケージは、前面金属部構造１４０ａおよび１４０ｂが交互の相互嵌合したソースおよびドレインコンタクトを露出する、こうしたＨＥＭＴを多数集積し、これはＩＩＩ族窒化物デバイスを用いるＤＣ‐ＤＣパワー変換回路設計に有利となり得る。外部回路接続に棒はんだを用いることにより、横方向の導電が可能となり、これによりデバイスのオン抵抗Ｒｄｓｏｎを低減する。 （もっと読む）

【課題】製造工程において高温で短時間のアニールを可能にすることにより、イオン注入の工程が不要なＡｌ_ｘＧａ_１−ｘＮ／Ａｌ_ｙＧａ_１−ｙＮヘテロ接合のオーミック電極を備える電子デバイスを提供する。
【解決手段】
電子デバイスは、ワイドバンドギャップ化合物半導体層と、前記ワイドバンドギャップ化合物半導体層上に形成されるオーミック電極とを含む電子デバイスであって、前記ワイドバンドギャップ化合物半導体層は、Ｉｎ_ｉＡｌ_ｊＧａ_ｋＮ（ｉ＋ｊ＋ｋ＝１，０≦ｉ≦１，０＜ｊ≦１，０≦ｋ＜１）からなる化合物半導体バリア層とＡｌ_ｙＧａ_１−ｙＮ（０＜ｙ≦１）からなる化合物半導体チャネル層からなり、前記オーミック電極は、前記化合物半導体バリア層上に密着層が積層され、前記密着層上にオーミック層が積層されて形成された電極であり、前記密着層はＺｒからなるようにする。 （もっと読む）

【課題】化合物半導体装置のソース電極、ドレイン電極及びゲート電極を形成するいずれの領域においても、残渣のない良好な半導体／金属界面が得られるようにする。
【解決手段】化合物半導体装置の製造方法を、基板１上に化合物半導体積層構造４を形成する工程と、化合物半導体積層構造上に金属膜５Ａ〜５Ｃを形成する工程と、金属膜上にソース電極７及びドレイン電極８を形成する工程と、金属膜の一部を酸化又は窒化して、金属酸化物膜又は金属窒化物膜５ＣＸを形成する工程と、金属酸化物膜又は金属窒化物膜上にゲート電極９を形成する工程とを含むものとする。 （もっと読む）

【課題】デバイス特性を維持し、ゲートリーク電流を低減できる電界効果トランジスタ及びその製造方法を提供する。
【解決手段】本発明に係る電界効果トランジスタ１００は、III−Ｖ族窒化物半導体層構造と、半導体層構造上に離間して形成されたソース電極１０５及びドレイン電極１０６と、ソース電極１０５及びドレイン電極１０６の間に形成されたゲート電極１０８と、ソース電極１０５上及びドレイン電極１０６上に形成された電極保護膜１０７と、半導体層構造上に、ソース電極１０５、ドレイン電極１０６、ゲート電極１０８及び電極保護膜１０７の上面の少なくとも一部を覆うように形成され、半導体層構造を保護する第１のパッシベーション膜１０９を備え、第１のパッシベーション膜１０９は、所定の材料に対して化学的に活性であり、電極保護膜１０７は、所定の材料に対して化学的に不活性な金属である。 （もっと読む）

【課題】電流駆動型の半導体装置のゲートへの寄生インダクタンスによる外乱ノイズを低減し、ゲート駆動を高精度化及び安定化させる。
【解決手段】半導体装置１００であって、電流駆動型の半導体素子３と、半導体素子３を制御するゲート駆動回路１１と、接続端子部とを備え、半導体素子３は、窒化物半導体層の積層体の上に形成されたゲート電極パッド１と、オーミック電極パッド２及び５とを有し、接続端子部は、オーミック電極パッド２と接続されたオーミック電極端子６と、オーミック電極パッド５と接続されたオーミック電極端子１０と、オーミック電極パッド２と接続されたゲート駆動用端子７と、ゲート電極パッド１と接続されたゲート端子８とを有し、ゲート駆動回路１１の入力端子はゲート駆動用端子７に接続され、ゲート駆動回路１１の出力端子はゲート端子８に接続され、ゲート駆動回路１１の基準電位をオーミック電極パッド２の電位とする。 （もっと読む）

【課題】炭化珪素基板を用いた接合型ＦＥＴにおいて、ゲート・ソース間のｐｎ接合領域において生じるリーク電流を低減する。
【解決手段】炭化珪素基板を用いたトレンチ型接合ＦＥＴにおいて、トレンチ５の側壁および底面に窒素を導入することにより、トレンチ５の表面にｎ型層８およびｎ^＋型層９を形成する。これによりｐ^＋型ゲート領域４とｎ^＋型ソース領域３との接合領域であるｐｎ接合領域はダメージの多いトレンチ５の側壁ではなく半導体基板２１の主面において露出し、また、その露出する領域は狭まるため、ｐｎ接合領域におけるリーク電流を低減することができる。 （もっと読む）

【課題】オン動作時には電子移動の抵抗が低く、かつオフ動作時にはゲート電極と２次元電子ガスとのゲートリーク電流が発生しにくいＩＩＩ族窒化物系へテロ電界効果トランジスタを提供する。
【解決手段】本発明のＩＩＩ族窒化物系へテロ電界効果トランジスタは、基板と、該基板の上に設けられるキャリア走行層と、該キャリア走行層上に、ヘテロ界面を形成するように設けられる障壁層と、該障壁層上の一部からキャリア走行層の内部まで掘り込まれたリセス構造と、該リセス構造上に設けられる絶縁層と、該絶縁層上に設けられるゲート電極とを含み、キャリア走行層および障壁層はいずれも、ＩＩＩ族窒化物半導体からなり、絶縁層は、リセス構造の側面上に形成される側面絶縁層と、リセス構造の底面上に形成される底面絶縁層とからなり、側面絶縁層の厚みは、前記底面絶縁層の厚みよりも厚いことを特徴とする。 （もっと読む）

半導体デバイスを形成する方法であって、この方法は、半導体層を準備するステップと、半導体層上に第１の金属の第１の層を準備するステップとを含む。第１の金属の第１の層上に第２の層を準備することができる。第２の層は、シリコン層及び第２の金属の層を含むことができ、第１の金属及び第２の金属は異なり得る。第１の金属はチタンとすることができ、第２の金属はニッケルとすることができる。関連するデバイス、構造体、及び他の方法もまた説明される。 （もっと読む）