半導体装置およびその製造方法
【課題】炭化珪素基板を用いた接合型FETにおいて、ゲート・ソース間のpn接合領域において生じるリーク電流を低減する。
【解決手段】炭化珪素基板を用いたトレンチ型接合FETにおいて、トレンチ5の側壁および底面に窒素を導入することにより、トレンチ5の表面にn型層8およびn+型層9を形成する。これによりp+型ゲート領域4とn+型ソース領域3との接合領域であるpn接合領域はダメージの多いトレンチ5の側壁ではなく半導体基板21の主面において露出し、また、その露出する領域は狭まるため、pn接合領域におけるリーク電流を低減することができる。
【解決手段】炭化珪素基板を用いたトレンチ型接合FETにおいて、トレンチ5の側壁および底面に窒素を導入することにより、トレンチ5の表面にn型層8およびn+型層9を形成する。これによりp+型ゲート領域4とn+型ソース領域3との接合領域であるpn接合領域はダメージの多いトレンチ5の側壁ではなく半導体基板21の主面において露出し、また、その露出する領域は狭まるため、pn接合領域におけるリーク電流を低減することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、特に、炭化珪素を基板に用いた半導体装置およびその製造に適用して有効な技術に関するものである。
【背景技術】
【0002】
半導体パワー素子においてオン抵抗と耐圧はトレードオフの関係にあり、基板材料のバンドギャップの値で規定される。そのため、パワー素子として広く用いられているシリコン(Si)基板を用いて形成された素子の性能を超えるためには、シリコンよりもバンドギャップが大きな基板材料を用いることが有効である。特に、炭化珪素(SiC、シリコンカーバイド)は、シリコンに比べバンドギャップが約3倍と十分大きく、また、窒化ガリウム(GaN)等からなる基板を用いる場合に比べてp型およびn型の導電型の半導体領域を容易に形成でき、熱酸化により酸化膜を形成できる等の特長を有することから、高性能のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等の素子を実現できる可能性があり大きな注目を集めている。
【0003】
しかしながら、SiC基板上に形成される酸化膜には大きな問題がある。それは、SiC基板を熱酸化すると、SiC基板表面に形成される酸化膜中に炭素(C)が残留し、酸化膜内に高密度の界面準位を形成してしまうことである。これにより、MOSFETのチャネル移動度は大きく劣化し、素子のオン抵抗が著しく上昇してしまう。また、酸化膜中の炭素は酸化膜の信頼性が低下する原因ともなり、SiC基板を用いたMOSFETの実現の大きな障壁となっている。
【0004】
前述した酸化膜界面の問題を回避する素子の構造として接合FET(接合型電界効果トランジスタ、J−FET:Junction Field Effect Transistor)が挙げられる。接合FETはpn接合をゲートとしてチャネルを制御するタイプの素子で、通常はゲートに負の電圧をかけることでチャネル中に空乏層を伸ばしてソース・ドレイン間をオフさせるノーマリオン型の素子である。ノーマリオン型の素子はフェイルセーフの観点から、信頼性を低下させないために用途が限定されるので、パワー素子では一般にノーマリオフ型が望まれる。シリコン基板を用いた接合FETはノーマリオフ型での高耐圧化が難しいが、SiC基板を用いれば、チャネル幅を狭くすることでノーマリオフ型での高耐圧化を実現することができる。これは、SiCのpn接合の拡散電位が約2.5Vと高く、ゲートに負の電圧をかけなくてもチャネルを完全に空乏化できるためである。これにより、酸化膜の界面準位の問題を回避した、高性能なノーマリオフ型の接合FETが実現可能である。
【0005】
なお、ノーマリオフ型の炭化珪素接合FETに関わる公知文献として、例えば、特許文献1(特開2004−134547号公報)がある。特許文献1には、SiC基板を用いた接合FETまたは静電誘導トランジスタにおいて、p型のゲート領域を形成する際に比較的低いエネルギーでのイオン注入を行うことにより、低オン抵抗化を実現し、ブロッキング効果を向上させる技術が開示されている。
【0006】
ここで、特許文献1の第4の実施例である図6に記載の接合FETを図17に示す。図17に示す接合FETは、ドレイン領域となるn+型基板1上に形成されており、n+型基板1の下面にはドレイン電極6が形成されている。n+型基板1上にはn−型ドリフト層2が形成されており、n−型ドリフト層2の上面には、n+型基板1の主面に沿う方向に延在するトレンチ5が複数本ストライプ状に並んで形成されている。トレンチ5が形成されていないn−型ドリフト層2の上面には、ソース領域23がトレンチ5に沿ってストライプ状に形成されている。すなわち、n+型基板1上にはn−型ドリフト層2が形成され、n−型ドリフト層2上にはソース領域23が形成されており、ソース領域23の上面からn−型ドリフト層2の途中深さまで達する溝であるトレンチ5が形成されている。トレンチ5を挟んで隣り合うソース領域23のそれぞれの上面には、トレンチ5の近傍のソース領域23の端部の上面を除いてトレンチ5の延在方向に沿ってソースコンタクト層7が形成されている。
【0007】
n−型ドリフト層2の表面であってトレンチ5の側壁および底面には、ソース領域23が形成されている領域を除いてゲート領域24が形成されている。なお、トレンチ5の側壁に形成されたゲート領域24と、同一のトレンチ5の側壁に接するソース領域23とは、ゲート領域24の上面で接触しており、ゲート領域24とソース領域23との界面であるpn接合領域がトレンチ5の側壁において半導体基板21から露出している。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2004−134547号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
図17に示すような従来のノーマリオフ型の炭化珪素接合FETは、下記の2つの理由からゲート・ソース間において順方向および逆方向にリーク電流が流れやすいという問題がある。
【0010】
一つ目の理由としては、ゲート・ソース間の界面では高濃度のn+型およびp+型の領域同士が直接接しているため、n+型およびp+型の領域同士の接合部でのリーク電流の発生が多いことが挙げられる。これは、高濃度の領域同士の接合であり接合近傍で欠陥が多いという構造的問題と、SiCは完全に結晶回復せず欠陥が残りやすいという材料的問題に起因している。
【0011】
二つ目の理由としては、図17に示すように、ゲート領域24とソース領域23との接合部がトレンチ5の側壁で半導体基板21から露出しており、ゲート領域24とソース領域23との接合部においてトレンチ5側壁の表面でのリーク電流の発生が多いことが挙げられる。これは、トレンチ5をドライエッチングで加工して形成しているために半導体基板21の表面の結晶にダメージが残留していることと、トレンチ表面に形成された酸化膜(図示しない)とSiC(半導体基板21)との界面には炭素が多く残留しているために界面準位密度が非常に高いということに起因している。
【0012】
これらの原因により、従来のノーマリオフ型の炭化珪素接合FETではゲート・ソース間の順方向および逆方向のリーク電流が大きいという問題がある。
【0013】
なお、特許文献1の図1に記載の接合FETのようにゲート領域とソース領域とを接触させないことでリーク電流の発生を防ぐ方法もあるが、このような接合FETでは600V以上の耐圧を得ることが困難である。
【0014】
本発明の目的は、SiC基板を用いた接合FETにおけるゲート・ソース間のリーク電流を低減させることにある。
【0015】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0016】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0017】
本願の一発明による半導体装置は、第1導電型の半導体基板と、前記半導体基板上に形成された第1導電型のドリフト層と、前記ドリフト層の上面に形成された第1導電型のソース領域と、前記ソース領域の上面から前記ドリフト層の途中深さに達するトレンチと、前記ソース領域の下部の前記ドリフト層内において前記トレンチの側壁および底面に形成された第2導電型のゲート領域とを有している。本願の一発明による半導体装置は、前記ゲート領域が形成されている前記トレンチの側壁および底面に窒素が導入されているものである。
【発明の効果】
【0018】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【0019】
SiC基板を用いたノーマリオフ型の接合FETにおいて、ゲート・ソース間のリーク電流を低減した半導体装置を提供する。
【図面の簡単な説明】
【0020】
【図1】本発明の実施の形態1である接合FETの平面図である。
【図2】図1のA−A線における断面図である。
【図3】図1のB−B線における断面図である。
【図4】本発明の実施の形態1である半導体装置の製造工程を説明する断面図である。
【図5】図4に続く半導体装置の製造方法を説明する断面図である。
【図6】図5に続く半導体装置の製造方法を説明する断面図である。
【図7】図6に続く半導体装置の製造方法を説明する断面図である。
【図8】図7に続く半導体装置の製造方法を説明する断面図である。
【図9】図8に続く半導体装置の製造方法を説明する断面図である。
【図10】図9に続く半導体装置の製造方法を説明する断面図である。
【図11】図10に続く半導体装置の製造方法を説明する断面図である。
【図12】本発明の実施の形態1である接合FETおよび従来の接合FETの特性を説明するグラフである。
【図13】本発明の実施の形態2である接合FETの断面図である。
【図14】本発明の実施の形態2である半導体装置の製造工程を説明する断面図である。
【図15】図14に続く半導体装置の製造方法を説明する断面図である。
【図16】本発明の実施の形態2である接合FETおよび従来の接合FETの特性を説明するグラフである。
【図17】従来の接合FETを示す断面図である。
【発明を実施するための形態】
【0021】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【0022】
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【0023】
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことはいうまでもない。また、実施の形態等において構成要素等について、「Aからなる」、「Aよりなる」というときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことはいうまでもない。
【0024】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0025】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。例えば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする2元、3元等の合金(例えばSiGe)等を含むものとする。
【0026】
また、以下の実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【0027】
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【0028】
(実施の形態1)
以下、本実施の形態における半導体装置の態様を図面を用いて説明する。図1は本実施の形態の接合FETの平面図を示している。図2および図3は、図1におけるA−A線およびB−B線における断面図をそれぞれ示している。なお、図1、図2および図3では、トレンチ5を埋め込むように形成された層間絶縁膜ならびにその上部に形成された配線および絶縁膜は図示していない。
【0029】
本実施の形態の接合FETは図2に示すように、ドレイン領域となるn+型基板1上に形成されており、n+型基板1の下面にはドレイン電極6が形成されている。n+型基板1上にはn−型ドリフト層2が形成されており、n−型ドリフト層2の上面には、n+型基板1の主面の沿う方向に延在するトレンチ5が複数本ストライプ状に並んで形成されている。トレンチ5が形成されていないn−型ドリフト層2の上面にはn+型ソース領域3がトレンチ5に沿ってストライプ状に形成されている。すなわち、n+型基板1上にはn−型ドリフト層2が形成され、n−型ドリフト層2上にはn+型ソース領域3が形成されており、n+型ソース領域3の上面からn−型ドリフト層2の途中深さまで達する溝であるトレンチ5が形成されている。トレンチ5を挟んで隣り合うn+型ソース領域3のそれぞれの上面には、トレンチ5の近傍のn+型ソース領域3の端部の上面を除いてトレンチ5の延在方向に沿ってソースコンタクト層7が形成されている。
【0030】
n−型ドリフト層2の表面であってn+型ソース領域3の側壁を除くトレンチ5の側壁および底面の浅い領域にはn型層8が形成されており、トレンチ5の側壁であってn+型ソース領域3の側壁の浅い領域にはn+型層9が形成されている。また、n−型ドリフト層2の表面であってトレンチ5の側壁および底面には、トレンチ5の側壁または底面からn型層8よりも深い領域にかけてp+型ゲート領域4が形成されている。なお、n+型ソース領域3を挟んで隣り合うトレンチ5の側壁に形成されたp+型ゲート領域4同士は、n−型ドリフト層2を挟んで分離しており、接触していない。また、トレンチ5の側壁に形成されたp+型ゲート領域4と、同一のトレンチ5の側壁に接するn+型ソース領域3とは、p+型ゲート領域4の上面で接触している。
【0031】
また、図3に示すように、本実施の形態の接合FETはn+型基板1上に形成されており、n+型基板1の下面にはドレイン電極6が形成されている。n+型基板1上にはn−型ドリフト層2が形成され、n−型ドリフト層2上にはp+型ゲート接合層10が形成されており、p+型ゲート接合層10の上面からn−型ドリフト層2の途中深さにかけてトレンチ5が形成されており、トレンチ5はp+型ゲート接合層10を挟んでn+型基板1の主面に沿ってp+型ゲート接合層10の延在する方向に直交する方向にストライプ状に複数形成されている。p+型ゲート接合層10の上面には、トレンチ5の近傍のp+型ゲート接合層10の上面の端部を除いて、p+型ゲート接合層10の延在する方向に沿う方向にゲートコンタクト層11が延在して形成されている。なお、ここではn+型基板1、n−型ドリフト層2、n+型ソース領域3(図2参照)、p+型ゲート領域4、n型層8、n+型層9(図2参照)およびp+型ゲート接合層10を含む半導体領域を半導体基板21とする。
【0032】
図3において、トレンチ5の側壁および底面には浅い領域にn型層8が形成されており、トレンチ5の側壁または底面のn型層8よりも深い領域には、p+型ゲート接合層10が形成された領域を除いてp+型ゲート領域4が形成されている。なお、p+型ゲート接合層10を挟んで隣り合うトレンチ5の側壁に形成されたp+型ゲート領域4同士は、n−型ドリフト層2を挟んで分離しており、接触していない。また、トレンチ5の側壁に形成されたp+型ゲート領域4と、同一のトレンチ5の側壁に接するp+型ゲート接合層10とは、p+型ゲート領域4の上面で接続している。
【0033】
なお、図2に示すようにトレンチ5の側面にはn型層8およびn+型層9が形成され、n型層8およびn+型層9によってトレンチ5の側面および底面が覆われているため、p+型ゲート領域4とn+型ソース領域3との界面であるpn接合領域はトレンチ5の表面に露出していない。また、図3に示すように、トレンチ5の側面にはn型層8が形成されており、p+型ゲート領域4とn+型ソース領域3との界面であるpn接合領域はトレンチ5の表面に露出しておらず、p+型ゲート接合層10とn型層8との界面では、pn接合領域が半導体基板21の主面上において露出している。
【0034】
また、図1に示すように、本実施の形態の接合FETは平面形状において半導体基板21の主面上に延在するp+型ゲート接合層10を有しており、p+型ゲート接合層10の延在する方向に直交する方向には、p+型ゲート接合層10を挟むようにストライプ状に並んで形成されたn+型ソース領域3およびn+型ソース領域3の上部に形成されたソースコンタクト層7を有している。隣り合うn+型ソース領域3の間には表面をn型層8およびn+型層9により覆われたトレンチ5が形成されている。また、図示はしていないが、トレンチ5の側壁および底面に形成されたn型層8およびn+型層9の表面には酸化膜が形成されている。
【0035】
図1では電流が流れるアクティブ領域のみを示しているが、アクティブ領域の周りの図示していない領域には電界緩和のためのターミネーション領域が形成されている。なお、ターミネーション領域とは、図1に示すアクティブ領域を囲むようにn−型ドリフト層2(図示しない)の上面に不純物をイオン注入して形成されたp型の半導体領域である。また、図示はしていないが、n+型基板1(図示しない)の主面側にはソースコンタクト層7上およびゲートコンタクト層11上にアルミニウム(Al)の2層配線が複数施され、前記2層配線は半導体装置の主面側のソースパッドとゲートパッドにそれぞれ接続されており、本実施の形態の半導体装置は主面側のソースパッドとゲートパッドおよび裏面側のドレインパッドの3端子を有する構造となっている。
【0036】
図2および図3に示すn−型ドリフト層2は、SiCからなる低抵抗領域であるn+型基板1上にエピタキシャル成長によって形成された、n+型基板1よりも不純物濃度の低いn−型の半導体領域である。本実施の形態の接合FETは耐圧600Vクラスを想定しており、n−型ドリフト層2内の不純物である窒素(N)の濃度は2×1016cm−3とし、n+型基板1の主面に垂直な方向におけるn−型ドリフト層2の厚さは6μmとしている。p+型ゲート領域4およびp+型ゲート接合層10は、n−型ドリフト層2にp型の不純物(例えばアルミニウム)が高濃度で導入された低抵抗の領域であり、p+型ゲート領域4のピーク濃度は1×1018cm−3程度である。n+型ソース領域3はn−型ドリフト層2にn型の不純物(例えば窒素)が高濃度で導入された低抵抗の領域である。また、ドレイン電極6、ソースコンタクト層7およびゲートコンタクト層11は他の前述した2層配線とのコンタクトをとるためのシリサイド層である。また、n型層8およびn+型層9は、p+型ゲート領域4、p+型ゲート接合層10およびn+型ソース領域3の表面に不純物として窒素を導入して形成された半導体領域であり、n型層8の窒素の濃度は1×1018cm−3以下であることが望ましい。この窒素濃度を1×1018cm−3よりも高くすると、例えばn型層8とp+型ゲート領域4およびp+型ゲート接合層10との界面であるpn接合領域近傍での再結合中心が増え、リーク電流が増大する要因となる。
【0037】
なお、n+型層9は元々高濃度の窒素が導入されているn+型ソース領域3の側壁に更に窒素を注入した領域であり、窒素濃度としてはn+型ソース領域3とn+型層9は殆ど違いは無い。
【0038】
n+型基板1の主面に対して垂直な方向におけるトレンチ5の深さは1.2μmであり、ストライプ状に形成されたトレンチ5の延在方向に直交する方向であって、n+型基板1の主面に沿う方向における幅は1μmである。トレンチ5の幅方向と同一方向におけるn+型ソース領域3の幅は特に閾値電圧等のデバイス特性に直接関係するため、0.8〜1.0μm程度に幅を持たせている。
【0039】
次に、本実施の形態の接合FETの動作について説明する。
【0040】
まず、ブロッキング状態(オフ状態)では、ゲート(p+型ゲート領域4)に0Vまたは負の電圧を加えた状態でドレインに100V〜数kVもの電圧がかかる。このとき、チャネルは隣り合うp+型ゲート領域4同士の間のn−型ドリフト層2においてp+型ゲート領域4から空乏層が広がっており、ソース・ドレイン間のチャネルにはエネルギー障壁が生じている。この障壁によりオフ状態でのブロッキングが可能となる。
【0041】
一方、オン状態ではゲート(p+型ゲート領域4)に2.5V程度、ドレイン(ドレイン電極6)に1〜2V程度の電圧を印加する。これにより、ゲート間のチャネルの空乏層の形成される範囲が狭まりキャリアの経路ができるため、ソース(n+型ソース領域3)からドレインにキャリアが流れる。
【0042】
このとき、ゲート・ソース間に印加されている電圧は2.5V程度で、SiCのpn接合の拡散電位を超えてはいないが、p+型ゲート領域4とn+型ソース領域3との界面におけるpn接合領域近傍および半導体酸化膜界面には多くの準位が存在しており、その準位を介した再結合電流が流れている。
【0043】
図17に示す従来の接合FETでは、同様の動作によってソース・ドレイン間のオン・オフを切替えることができるが、上述した再結合電流であるリーク電流が発生しやすいという問題があった。従来の接合FETでは、ゲート領域24とソース領域23との接合部がトレンチ5の側壁で半導体基板21から露出しているため、ゲート領域24とソース領域23との接合部においてトレンチ5側壁の表面でのリーク電流が発生しやすい。
【0044】
これは、ドライエッチングにより半導体基板21を一部除去することでトレンチ5を形成しているために、トレンチ5の側面および底面の結晶にドライエッチングによるダメージが残留していることと、トレンチ5の表面に形成された酸化膜(図示しない)とSiC(半導体基板21)との界面には炭素が多く残留しているために界面準位密度が非常に高くなっていることに起因している。更に、図17に示す従来の接合FETでは、pn接合領域がトレンチ5の側壁において半導体基板21の表面から露出しているため、ストライプ状に形成されたトレンチ5の側壁の全ての領域でリーク電流が流れる虞がある。すなわち、リーク電流が発生しやすい領域が広いため、半導体基板21全体でのリーク電流の流れる量が大きくなる。
【0045】
本実施の形態の接合FETは、図17に示す従来の接合FETとは異なり、図2に示すようにトレンチの表面が窒素を含むn型層8およびn+型層9により覆われている。このため、トレンチ5の側壁においてp+型ゲート領域4とn+型ソース領域3との界面におけるpn接合領域が露出しておらず、トレンチ5側壁のpn接合領域でのリーク電流の発生を防ぐことができる。
【0046】
また、図3に示すp+型ゲート接合層10と、その側面に形成されたn型層8との界面におけるpn接合領域がp+型ゲート接合層10の上面の端部において露出しているが、このpn接合領域はトレンチ5の側壁のようにドライエッチングにより形成された面ではないためエッチングによるダメージを受けていない。すなわち、図17に示す従来の接合FETにおいて露出するpn接合領域に対し、図3に示す本実施の形態の接合FETにおいて露出するpn接合領域は結晶欠陥が少なく、再結合中心が非常に少ないため、リーク電流の発生を大幅に低減することができる。
【0047】
なお、図3に示すp+型ゲート接合層10と、その側面に形成されたn型層8との界面におけるpn接合領域が露出している領域はp+型ゲート接合層10の端部のみであり、従来のようにストライプ状に多数形成されたトレンチ5の側壁においてpn接合領域が露出する場合に比べてpn接合領域の露出面積が少ない。これにより、本実施の形態の接合FETでは、リーク電流の発生量を低減することができる。
【0048】
次に、本実施の形態の接合FETの製造方法を、図4〜図11を用いて説明する。
【0049】
まず、図4に示すように、SiCからなるn+型基板1上にエピタキシャル層を成長させ、n−型ドリフト層2を形成する。n+型基板1を構成するSiCは様々な面方位を有し、具体的には、SiCの代表的な面方位であるSi(シリコン)面、Si面の反対側の面であるC(カーボン)面、またはSi面およびC面に垂直に交わるSiCの側面である(11−20)面を有する。前記エピタキシャル層を成長させるn+型基板1の主面の面方位は、ここではSi面とし、そのオフ角は8度であるが、n+型基板1の主面の面方位はC面でも(11−20)面でも良く、オフ角は4度でも0度でも、n−型ドリフト層2となるエピタキシャル層が均一に成長すれば問題ない。
【0050】
続いて、図示はしないが、CVD(Chemical Vapor Deposition)法によりn−型ドリフト層2上に酸化シリコン膜を堆積し、リソグラフィおよびドライエッチングにより加工した前記酸化シリコン膜をハードマスクとしてp型の不純物(例えばアルミニウム)をn−型ドリフト層2の上面にイオン注入することにより、ターミネーション領域となるp型領域を形成する。その後、前記酸化シリコン膜からなるハードマスクは除去する。
【0051】
ターミネーション領域形成時に打ち込むアルミニウムの濃度は1×1017cm−3程度である。ターミネーション領域は図2に示すp+型ゲート領域4よりも半導体基板21の上面から下面方向に向かって深い領域に達するように形成する必要があるため、最大で2MeVの多段注入が必要である。本実施の形態ではターミネーション領域を形成するJTE(Junction Termination Extension)構造を採用しているが、ターミネーション領域の代わりにガードリング構造、メサ構造またはその他の構造を形成しても構わない。なお、ガードリング構造およびメサ構造は、共にJTE構造と同様にアクティブ領域の電界緩和を目的としてアクティブ領域の周囲に形成する構造であり、基板表面に不純物を打ち込む方法、金属配線を形成する方法、溝を形成する方法等によって形成される。
【0052】
次に、図5に示すように、ターミネーション領域の形成方法と同様の方法で、ソースとなるn+型ソース領域3およびゲートのコンタクト層となるp+型ゲート接合層10(図示しない)を形成する。図5ではn−型ドリフト層2の上面の全面にn+型ソース領域3を形成しているが、実際はゲートのコンタクト層やターミネーション領域には形成していない。ここでは、ターミネーション領域の形成工程と同様に、酸化シリコン膜からなるハードマスクを形成してイオン注入の打ち分けを行った後、前記酸化シリコン膜からなるハードマスクを除去する。n+型ソース領域3の形成時にn−型ドリフト層2の上面に打ち込むイオン種は、シート抵抗が小さくなるように、n+型の領域であるn+型ソース領域3には窒素を打ち込み、p+型の領域であるp+型ゲート接合層10にはアルミニウムを打ち込む。なお、ゲート耐圧確保のため窒素のイオン注入は500℃で行う。
【0053】
次に、図6に示すように、n+型ソース領域3上に酸化シリコン膜12を堆積し、リソグラフィおよびドライエッチングにより加工した酸化シリコン膜12をハードマスクとして、ドライエッチングによりn+型ソース領域3を貫通してn−型ドリフト層2の途中深さにまで達するトレンチ5を形成する。このとき、チャネル幅を一定に保つために、トレンチ5はできるだけn+型基板1の主面に対して垂直に近い方向に形成することが望ましい。
【0054】
次に、図7に示すように、図6で説明したトレンチ5を加工する際に用いた酸化シリコン膜12をそのままハードマスクとして用い、トレンチ5の側面および底面にゲートとなるp+型ゲート領域4をイオン注入により形成する。このとき打ち込むイオン種はアルミニウムとし、トレンチ5の側壁のp+型ゲート領域4は斜めイオン注入により形成し、トレンチ5の底面のp+型ゲート領域4は垂直イオン注入により形成する。斜めイオン注入の角度はn+型基板1の主面に対して垂直な方向から25度傾けた角度であり、打ち込みエネルギーは最大で100keVとする。トレンチ5の底面に対する垂直イオン注入はn+型基板1の主面に対して垂直な角度から打ち込み、打ち込みエネルギーは最大で150keVの多段注入とする。p+型ゲート領域4を形成するための斜めイオン注入および垂直イオン注入の工程でも、p+型ゲート接合層10の形成工程と同様に、ゲート抵抗を低減するために500℃の温度下で注入する。ただし、ゲート耐圧が5V程度の低い耐圧で問題なければイオン注入は室温で行っても良い。
【0055】
次に、図8に示すように、図6を用いて説明した工程で形成した酸化シリコン膜12をハードマスクとしてトレンチ5表面にn型不純物の注入を行う。打ち込むイオン種は窒素であり、注入エネルギーは20keV、ドーズ量は1×1013cm−2とし、これによりトレンチ5の表面の窒素の濃度は1×1018cm−3程度となる。トレンチ5に窒素を打ち込む際の注入角度は図7を用いて説明したp+型ゲート領域4の形成工程のイオン注入と同じく、n+型基板1の主面に対して垂直な方向から25度傾けた角度で打ち込む。これにより、トレンチ5の表面であってp+型ゲート領域4の表面にn型層8を形成し、トレンチ5の表面であってn+型ソース領域3の側面にn+型層9を形成する。
【0056】
次に、図9に示すように、1600℃程度で活性化アニールを行うことで半導体基板21の表面を酸化し、その後にハードマスク(酸化シリコン膜12)を除去し、続いてトレンチ5の埋め込みを行う。トレンチ5の埋め込みはCVD法により半導体基板21上に酸化シリコン膜を堆積することにより前記酸化シリコン膜からなる層間絶縁膜13を形成することで行う。層間絶縁膜13の上面の平坦化はエッチバックすることにより行うが、CMP(Chemical Mechanical Polishing)等の他の手法で平坦化しても構わない。
【0057】
次に、図10に示すように、半導体基板21の主面および裏面のコンタクトを形成する。半導体基板21の主面側のソースおよびゲートのコンタクトの形成工程では、まずリソグラフィおよびドライエッチングによりn+型ソース領域3上およびp+型ゲート接合層10(図示しない)上の層間絶縁膜13にn+型ソース領域3およびp+型ゲート接合層10のそれぞれの上面に達するコンタクトホールを形成する。その後、露出したn+型ソース領域3上、p+型ゲート接合層10上および層間絶縁膜13上にスパッタリング法によりニッケル(Ni)膜を堆積させ、1000℃のアニールによりニッケル膜が堆積したn+型ソース領域3上およびp+型ゲート接合層10上のそれぞれにニッケルシリサイドを形成し、最後に未反応メタルを除去する。これにより、前記ニッケルシリサイドからなるソースコンタクト層7およびゲートコンタクト層11(図示しない)が、n+型ソース領域3上およびp+型ゲート接合層10上にそれぞれ形成される。n+型基板1の裏面においても同様に、n+型基板1の裏面にニッケル膜を堆積させ、1000℃のシリサイド化アニールを行うことによりn+型基板1の裏面にニッケルシリサイドを形成する。これにより、n+型基板1の裏面には前記ニッケルシリサイドからなるドレイン電極6が形成される。
【0058】
次に、図11に示すように、層間絶縁膜13上にスパッタリング法によりアルミニウム配線14を形成した後に、アルミニウム配線14の上面をCVD法で形成した絶縁膜15で覆う。その後、図示はしないが、リソグラフィおよびドライエッチングにより絶縁膜15の一部を除去してアルミニウム配線14の上面を露出させ、ソースパッドおよびゲートパッドをそれぞれ開口して本実施の形態の接合FETを完成させる。なお、本実施の形態ではp+型ゲート接合層10およびゲートコンタクト層11を形成する際に打ち込む不純物をアルミニウムとしたが、代わりにボロン(B)を打ち込んでも良い。
【0059】
次に、本発明の効果について本実施の形態の接合FETの特性を示す図を用いて説明する。図12は、本実施の形態の接合FETと図17に示した従来の接合FETを同時に同一基板上に作製した際の、それぞれのFETのゲート電圧−ゲート電流特性を示している。図12に示すように、従来の接合FETに比べ、本実施の形態の接合FETではゲートに正の電圧を印加した際のリーク電流が約2桁低減していることがわかる。これは、以下の2点の理由に起因する。
【0060】
一つ目の理由は、従来の接合FETでは図17に示した断面図において複数のトレンチ5の側壁全てにおいてpn接合領域が半導体基板21から露出しており、pn接合領域の露出している領域が広いのに対し、本実施の形態の接合FETでは図2に示す断面図ではpn接合領域が露出しておらず、図3で示す断面図においてp+型ゲート接合層10の端部の上面においてのみpn接合領域が露出していることである。すなわち、本実施の形態の接合FETにおいて半導体基板21から露出するpn接合領域はp+型ゲート接合層10とn型層8との接合領域のみでり、従来の接合FETに比べて半導体装置全体においてpn接合領域が露出している領域が狭くなっている。リーク電流の発生する原因の1つはpn接合領域の再結合によるものであるため、半導体基板21から露出しているpn接合領域が狭いほどリーク電流は小さくなる。これにより、リーク電流が発生しうる領域が狭まるため、本実施の形態の接合FETでは発生するリーク電流の大きさも大幅に低減される。
【0061】
二つ目の理由は、本実施の形態の接合FETでは、pn接合領域が露出している面がトレンチ5の側壁ではなく半導体基板21の主面のみであるということである。リーク電流の発生する原因の1つである再結合中心は、ドライエッチングでダメージの入ったトレンチ5の側壁よりも半導体基板21の主面の方が少ないので、本実施の形態の接合FETの方が従来の接合FETに比べてリーク電流が小さくなる。リーク電流の発生する要因としては、バルクでの再結合も考えられるが、特許文献1に示す従来の接合FETおよび本実施の形態の接合FETではゲートのp型領域の濃度を1×1018cm−3程度に下げているため、バルクでの再結合電流は表面での再結合電流よりも小さく、バルクでの再結合電流の影響は無視することができる。
【0062】
以上に述べたように、本実施の形態では、ノーマリオフのトレンチ型接合FETにおいて、トレンチ5の側壁および底面に窒素を導入することにより、ゲート・ソース間のリーク電流を低減することができる。
【0063】
(実施の形態2)
次に、本実施の形態の接合FETについて、図13に示す断面図を用いて説明する。本実施の形態の接合FETはn+型基板1上にエピタキシャル成長により形成されたn−型ドリフト層2を有し、n−型ドリフト層2の上面にはn+型ソース領域3が形成され、n+型ソース領域3を貫いてn−型ドリフト層2の途中深さまで達するトレンチ5が形成されており、トレンチ5の側壁および底面のn−型ドリフト層2にはp+型ゲート領域4が形成されている。トレンチ5の側壁および底面の表面には絶縁体材料膜である酸化シリコン膜からなる半導体酸化膜16が形成されている。なお、ここではn+型基板1、n−型ドリフト層2、n+型ソース領域3、p+型ゲート領域4、半導体酸化膜16およびp+型ゲート接合層10(図示しない)を含む領域を半導体基板21とする。
【0064】
前記実施の形態1ではトレンチ5の側壁および底面においてpn接合領域が露出しておらず、また、図2では図示していないものの、トレンチ5の側壁および底面には酸化膜が形成されていた。本実施の形態と前記実施の形態1との違いは、前記実施の形態1では図2に示すようにトレンチ5の側壁および底面にn型層8およびn+型層9が形成されていたのに対し、本実施の形態では図13に示すようにトレンチ5の側壁および底面に形成された半導体酸化膜16の表面に窒素を導入し、トレンチ5の表面において酸窒化シリコン膜からなるパッシベーション膜を形成している点にある。また、本実施の形態ではトレンチ5の表面においてpn接合領域が露出している点も、前記実施の形態1とは異なる。また、本実施の形態の接合FETでは、トレンチ5の側壁および底面において窒素は半導体酸化膜16の表面のみに存在して酸窒化シリコン膜を形成しており、ドーパントとしては働いていない。
【0065】
次に、本実施の形態の接合FETの製造方法を説明する。まず、図7で示したp+型ゲート領域4を形成する工程までは前記実施の形態1と同様に行う。その後、図14に示すように、半導体基板21を高温でアニールすることにより犠牲酸化を行い、前記犠牲酸化によってトレンチ5の側壁を含む半導体基板21の表面に形成した酸化膜を除去した後、1300℃の温度下においてN2O雰囲気でトレンチ5の表面を酸化する。これにより、半導体酸化膜16の表面には窒素が導入され、トレンチ5の表面における界面準位密度は大幅に低減される。このときn+型ソース領域3の上面には酸化シリコン膜12が形成されているため、酸化シリコン膜12に覆われたn+型ソース領域3の上面は酸化されず、窒素も導入されない。
【0066】
なお、1300℃のN2O雰囲気で酸化して窒素を導入する前に、犠牲酸化をして形成した酸化膜を除去する工程を加えることで、トレンチ5を形成する際のドライエッチング工程またはp+型ゲート領域4の形成工程でのイオン注入によりダメージを受けたトレンチ5の側壁および底面の一部を除去することができる。
【0067】
また、半導体酸化膜16の表面に窒素を導入する際の酸化温度を1300℃という高温としたのは、SiCがSiに比べ原子間の結合が強く熱的に安定しているためである。すなわち、SiCの熱酸化の速度はSiに比べ25倍程度も遅いため、NOもしくはN2Oによる窒化も1200℃未満では殆ど進まず、界面準位密度を低減する効果が殆ど無い。また、熱酸化により過剰となるカーボンのクラスター化を防ぐためにも、高温による熱酸化が有効である。よって、半導体酸化膜16の表面に窒素を導入する際の酸化温度は1200℃以上が望ましく、本実施の形態では1300℃の温度下において窒素を導入している。
【0068】
その後のトレンチの埋め込み工程以降のシリサイド化および配線の形成を含む工程は前記実施の形態1で示した図10以降の工程と同様に行い、図15に示す半導体装置を完成する。半導体酸化膜16の表面に窒素を導入する手段は、ウェット酸化後のNOアニール等でも良いが、本実施の形態で特に重要なトレンチ5の側壁の面である(11−20)面においてはN2O酸化が最も界面準位密度を低減できるため、本実施の形態ではN2O雰囲気で酸化をする。
【0069】
次に、本実施の形態の効果について説明する。図16は本実施の形態の接合FETと図17に示した従来の接合FETを同時に同一基板上に作製した際の、それぞれのFETのゲート電圧−ゲート電流特性を示している。従来の接合FETに比べ、本実施の形態の接合FETではリーク電流が約1桁低減している。これは、pn接合領域が半導体基板21の表面に露出している面における界面準位密度が低減したことに起因している。本発明者らがトレンチ5の側壁の面である(11−20)面において、1200℃のドライ酸化と1300℃のN2O酸化を同時に行い界面準位密度を測定したところ、価電子帯端における界面準位密度は1200℃のドライ酸化では1×1013cm−2eV−1程度だったのに対し、1300℃のN2O酸化では1×1012cm−2eV−1程度と約1桁低減したことから、pn接合表面部での再結合電流が低減したものと考えられる。このことから、トレンチ5の側面に窒素を導入することで、pn接合領域が半導体基板21の表面に露出している面における界面準位密度が低減したと言える。
【0070】
本実施の形態では、ノーマリオフのトレンチ型接合FETにおいて、トレンチ5の側壁の半導体酸化膜16の表面に窒素を導入して半導体酸化膜16の表面に酸窒化シリコン膜を形成することにより、図17に示す従来の接合FETに比べてトレンチ5の表面における界面準位密度を低減し、ゲート・ソース間でのリーク電流を低減することができる。また、トレンチ5の側壁にn型不純物を導入することにより半導体酸化膜16の表面の界面準位がpn接合に与える影響を低減することができ、ゲート・ソース間のリーク電流を低減することができる。
【0071】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0072】
例えば、本発明は横チャネル型の接合FET等、前述した実施の形態以外のあらゆる接合FETにも適用可能である。また、上記した実施の形態1、2は全てSiC基板を例に説明したが、窒化ガリウム等、他のワイドバンドギャップ半導体基板を用いた接合FETに適用可能である。
【産業上の利用可能性】
【0073】
本発明の半導体装置の製造方法は、ワイドバンドギャップ半導体基板に形成された接合FETに幅広く利用されるものである。
【符号の説明】
【0074】
1 n+型基板
2 n−型ドリフト層
3 n+型ソース領域
4 p+型ゲート領域
5 トレンチ
6 ドレイン電極
7 ソースコンタクト層
8 n型層
9 n+型層
10 p+型ゲート接合層
11 ゲートコンタクト層
12 酸化シリコン膜
13 層間絶縁膜
14 アルミニウム配線
15 絶縁膜
16 半導体酸化膜
21 半導体基板
23 ソース領域
24 ゲート領域
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、特に、炭化珪素を基板に用いた半導体装置およびその製造に適用して有効な技術に関するものである。
【背景技術】
【0002】
半導体パワー素子においてオン抵抗と耐圧はトレードオフの関係にあり、基板材料のバンドギャップの値で規定される。そのため、パワー素子として広く用いられているシリコン(Si)基板を用いて形成された素子の性能を超えるためには、シリコンよりもバンドギャップが大きな基板材料を用いることが有効である。特に、炭化珪素(SiC、シリコンカーバイド)は、シリコンに比べバンドギャップが約3倍と十分大きく、また、窒化ガリウム(GaN)等からなる基板を用いる場合に比べてp型およびn型の導電型の半導体領域を容易に形成でき、熱酸化により酸化膜を形成できる等の特長を有することから、高性能のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等の素子を実現できる可能性があり大きな注目を集めている。
【0003】
しかしながら、SiC基板上に形成される酸化膜には大きな問題がある。それは、SiC基板を熱酸化すると、SiC基板表面に形成される酸化膜中に炭素(C)が残留し、酸化膜内に高密度の界面準位を形成してしまうことである。これにより、MOSFETのチャネル移動度は大きく劣化し、素子のオン抵抗が著しく上昇してしまう。また、酸化膜中の炭素は酸化膜の信頼性が低下する原因ともなり、SiC基板を用いたMOSFETの実現の大きな障壁となっている。
【0004】
前述した酸化膜界面の問題を回避する素子の構造として接合FET(接合型電界効果トランジスタ、J−FET:Junction Field Effect Transistor)が挙げられる。接合FETはpn接合をゲートとしてチャネルを制御するタイプの素子で、通常はゲートに負の電圧をかけることでチャネル中に空乏層を伸ばしてソース・ドレイン間をオフさせるノーマリオン型の素子である。ノーマリオン型の素子はフェイルセーフの観点から、信頼性を低下させないために用途が限定されるので、パワー素子では一般にノーマリオフ型が望まれる。シリコン基板を用いた接合FETはノーマリオフ型での高耐圧化が難しいが、SiC基板を用いれば、チャネル幅を狭くすることでノーマリオフ型での高耐圧化を実現することができる。これは、SiCのpn接合の拡散電位が約2.5Vと高く、ゲートに負の電圧をかけなくてもチャネルを完全に空乏化できるためである。これにより、酸化膜の界面準位の問題を回避した、高性能なノーマリオフ型の接合FETが実現可能である。
【0005】
なお、ノーマリオフ型の炭化珪素接合FETに関わる公知文献として、例えば、特許文献1(特開2004−134547号公報)がある。特許文献1には、SiC基板を用いた接合FETまたは静電誘導トランジスタにおいて、p型のゲート領域を形成する際に比較的低いエネルギーでのイオン注入を行うことにより、低オン抵抗化を実現し、ブロッキング効果を向上させる技術が開示されている。
【0006】
ここで、特許文献1の第4の実施例である図6に記載の接合FETを図17に示す。図17に示す接合FETは、ドレイン領域となるn+型基板1上に形成されており、n+型基板1の下面にはドレイン電極6が形成されている。n+型基板1上にはn−型ドリフト層2が形成されており、n−型ドリフト層2の上面には、n+型基板1の主面に沿う方向に延在するトレンチ5が複数本ストライプ状に並んで形成されている。トレンチ5が形成されていないn−型ドリフト層2の上面には、ソース領域23がトレンチ5に沿ってストライプ状に形成されている。すなわち、n+型基板1上にはn−型ドリフト層2が形成され、n−型ドリフト層2上にはソース領域23が形成されており、ソース領域23の上面からn−型ドリフト層2の途中深さまで達する溝であるトレンチ5が形成されている。トレンチ5を挟んで隣り合うソース領域23のそれぞれの上面には、トレンチ5の近傍のソース領域23の端部の上面を除いてトレンチ5の延在方向に沿ってソースコンタクト層7が形成されている。
【0007】
n−型ドリフト層2の表面であってトレンチ5の側壁および底面には、ソース領域23が形成されている領域を除いてゲート領域24が形成されている。なお、トレンチ5の側壁に形成されたゲート領域24と、同一のトレンチ5の側壁に接するソース領域23とは、ゲート領域24の上面で接触しており、ゲート領域24とソース領域23との界面であるpn接合領域がトレンチ5の側壁において半導体基板21から露出している。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2004−134547号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
図17に示すような従来のノーマリオフ型の炭化珪素接合FETは、下記の2つの理由からゲート・ソース間において順方向および逆方向にリーク電流が流れやすいという問題がある。
【0010】
一つ目の理由としては、ゲート・ソース間の界面では高濃度のn+型およびp+型の領域同士が直接接しているため、n+型およびp+型の領域同士の接合部でのリーク電流の発生が多いことが挙げられる。これは、高濃度の領域同士の接合であり接合近傍で欠陥が多いという構造的問題と、SiCは完全に結晶回復せず欠陥が残りやすいという材料的問題に起因している。
【0011】
二つ目の理由としては、図17に示すように、ゲート領域24とソース領域23との接合部がトレンチ5の側壁で半導体基板21から露出しており、ゲート領域24とソース領域23との接合部においてトレンチ5側壁の表面でのリーク電流の発生が多いことが挙げられる。これは、トレンチ5をドライエッチングで加工して形成しているために半導体基板21の表面の結晶にダメージが残留していることと、トレンチ表面に形成された酸化膜(図示しない)とSiC(半導体基板21)との界面には炭素が多く残留しているために界面準位密度が非常に高いということに起因している。
【0012】
これらの原因により、従来のノーマリオフ型の炭化珪素接合FETではゲート・ソース間の順方向および逆方向のリーク電流が大きいという問題がある。
【0013】
なお、特許文献1の図1に記載の接合FETのようにゲート領域とソース領域とを接触させないことでリーク電流の発生を防ぐ方法もあるが、このような接合FETでは600V以上の耐圧を得ることが困難である。
【0014】
本発明の目的は、SiC基板を用いた接合FETにおけるゲート・ソース間のリーク電流を低減させることにある。
【0015】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0016】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0017】
本願の一発明による半導体装置は、第1導電型の半導体基板と、前記半導体基板上に形成された第1導電型のドリフト層と、前記ドリフト層の上面に形成された第1導電型のソース領域と、前記ソース領域の上面から前記ドリフト層の途中深さに達するトレンチと、前記ソース領域の下部の前記ドリフト層内において前記トレンチの側壁および底面に形成された第2導電型のゲート領域とを有している。本願の一発明による半導体装置は、前記ゲート領域が形成されている前記トレンチの側壁および底面に窒素が導入されているものである。
【発明の効果】
【0018】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【0019】
SiC基板を用いたノーマリオフ型の接合FETにおいて、ゲート・ソース間のリーク電流を低減した半導体装置を提供する。
【図面の簡単な説明】
【0020】
【図1】本発明の実施の形態1である接合FETの平面図である。
【図2】図1のA−A線における断面図である。
【図3】図1のB−B線における断面図である。
【図4】本発明の実施の形態1である半導体装置の製造工程を説明する断面図である。
【図5】図4に続く半導体装置の製造方法を説明する断面図である。
【図6】図5に続く半導体装置の製造方法を説明する断面図である。
【図7】図6に続く半導体装置の製造方法を説明する断面図である。
【図8】図7に続く半導体装置の製造方法を説明する断面図である。
【図9】図8に続く半導体装置の製造方法を説明する断面図である。
【図10】図9に続く半導体装置の製造方法を説明する断面図である。
【図11】図10に続く半導体装置の製造方法を説明する断面図である。
【図12】本発明の実施の形態1である接合FETおよび従来の接合FETの特性を説明するグラフである。
【図13】本発明の実施の形態2である接合FETの断面図である。
【図14】本発明の実施の形態2である半導体装置の製造工程を説明する断面図である。
【図15】図14に続く半導体装置の製造方法を説明する断面図である。
【図16】本発明の実施の形態2である接合FETおよび従来の接合FETの特性を説明するグラフである。
【図17】従来の接合FETを示す断面図である。
【発明を実施するための形態】
【0021】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【0022】
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【0023】
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことはいうまでもない。また、実施の形態等において構成要素等について、「Aからなる」、「Aよりなる」というときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことはいうまでもない。
【0024】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0025】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。例えば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする2元、3元等の合金(例えばSiGe)等を含むものとする。
【0026】
また、以下の実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【0027】
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【0028】
(実施の形態1)
以下、本実施の形態における半導体装置の態様を図面を用いて説明する。図1は本実施の形態の接合FETの平面図を示している。図2および図3は、図1におけるA−A線およびB−B線における断面図をそれぞれ示している。なお、図1、図2および図3では、トレンチ5を埋め込むように形成された層間絶縁膜ならびにその上部に形成された配線および絶縁膜は図示していない。
【0029】
本実施の形態の接合FETは図2に示すように、ドレイン領域となるn+型基板1上に形成されており、n+型基板1の下面にはドレイン電極6が形成されている。n+型基板1上にはn−型ドリフト層2が形成されており、n−型ドリフト層2の上面には、n+型基板1の主面の沿う方向に延在するトレンチ5が複数本ストライプ状に並んで形成されている。トレンチ5が形成されていないn−型ドリフト層2の上面にはn+型ソース領域3がトレンチ5に沿ってストライプ状に形成されている。すなわち、n+型基板1上にはn−型ドリフト層2が形成され、n−型ドリフト層2上にはn+型ソース領域3が形成されており、n+型ソース領域3の上面からn−型ドリフト層2の途中深さまで達する溝であるトレンチ5が形成されている。トレンチ5を挟んで隣り合うn+型ソース領域3のそれぞれの上面には、トレンチ5の近傍のn+型ソース領域3の端部の上面を除いてトレンチ5の延在方向に沿ってソースコンタクト層7が形成されている。
【0030】
n−型ドリフト層2の表面であってn+型ソース領域3の側壁を除くトレンチ5の側壁および底面の浅い領域にはn型層8が形成されており、トレンチ5の側壁であってn+型ソース領域3の側壁の浅い領域にはn+型層9が形成されている。また、n−型ドリフト層2の表面であってトレンチ5の側壁および底面には、トレンチ5の側壁または底面からn型層8よりも深い領域にかけてp+型ゲート領域4が形成されている。なお、n+型ソース領域3を挟んで隣り合うトレンチ5の側壁に形成されたp+型ゲート領域4同士は、n−型ドリフト層2を挟んで分離しており、接触していない。また、トレンチ5の側壁に形成されたp+型ゲート領域4と、同一のトレンチ5の側壁に接するn+型ソース領域3とは、p+型ゲート領域4の上面で接触している。
【0031】
また、図3に示すように、本実施の形態の接合FETはn+型基板1上に形成されており、n+型基板1の下面にはドレイン電極6が形成されている。n+型基板1上にはn−型ドリフト層2が形成され、n−型ドリフト層2上にはp+型ゲート接合層10が形成されており、p+型ゲート接合層10の上面からn−型ドリフト層2の途中深さにかけてトレンチ5が形成されており、トレンチ5はp+型ゲート接合層10を挟んでn+型基板1の主面に沿ってp+型ゲート接合層10の延在する方向に直交する方向にストライプ状に複数形成されている。p+型ゲート接合層10の上面には、トレンチ5の近傍のp+型ゲート接合層10の上面の端部を除いて、p+型ゲート接合層10の延在する方向に沿う方向にゲートコンタクト層11が延在して形成されている。なお、ここではn+型基板1、n−型ドリフト層2、n+型ソース領域3(図2参照)、p+型ゲート領域4、n型層8、n+型層9(図2参照)およびp+型ゲート接合層10を含む半導体領域を半導体基板21とする。
【0032】
図3において、トレンチ5の側壁および底面には浅い領域にn型層8が形成されており、トレンチ5の側壁または底面のn型層8よりも深い領域には、p+型ゲート接合層10が形成された領域を除いてp+型ゲート領域4が形成されている。なお、p+型ゲート接合層10を挟んで隣り合うトレンチ5の側壁に形成されたp+型ゲート領域4同士は、n−型ドリフト層2を挟んで分離しており、接触していない。また、トレンチ5の側壁に形成されたp+型ゲート領域4と、同一のトレンチ5の側壁に接するp+型ゲート接合層10とは、p+型ゲート領域4の上面で接続している。
【0033】
なお、図2に示すようにトレンチ5の側面にはn型層8およびn+型層9が形成され、n型層8およびn+型層9によってトレンチ5の側面および底面が覆われているため、p+型ゲート領域4とn+型ソース領域3との界面であるpn接合領域はトレンチ5の表面に露出していない。また、図3に示すように、トレンチ5の側面にはn型層8が形成されており、p+型ゲート領域4とn+型ソース領域3との界面であるpn接合領域はトレンチ5の表面に露出しておらず、p+型ゲート接合層10とn型層8との界面では、pn接合領域が半導体基板21の主面上において露出している。
【0034】
また、図1に示すように、本実施の形態の接合FETは平面形状において半導体基板21の主面上に延在するp+型ゲート接合層10を有しており、p+型ゲート接合層10の延在する方向に直交する方向には、p+型ゲート接合層10を挟むようにストライプ状に並んで形成されたn+型ソース領域3およびn+型ソース領域3の上部に形成されたソースコンタクト層7を有している。隣り合うn+型ソース領域3の間には表面をn型層8およびn+型層9により覆われたトレンチ5が形成されている。また、図示はしていないが、トレンチ5の側壁および底面に形成されたn型層8およびn+型層9の表面には酸化膜が形成されている。
【0035】
図1では電流が流れるアクティブ領域のみを示しているが、アクティブ領域の周りの図示していない領域には電界緩和のためのターミネーション領域が形成されている。なお、ターミネーション領域とは、図1に示すアクティブ領域を囲むようにn−型ドリフト層2(図示しない)の上面に不純物をイオン注入して形成されたp型の半導体領域である。また、図示はしていないが、n+型基板1(図示しない)の主面側にはソースコンタクト層7上およびゲートコンタクト層11上にアルミニウム(Al)の2層配線が複数施され、前記2層配線は半導体装置の主面側のソースパッドとゲートパッドにそれぞれ接続されており、本実施の形態の半導体装置は主面側のソースパッドとゲートパッドおよび裏面側のドレインパッドの3端子を有する構造となっている。
【0036】
図2および図3に示すn−型ドリフト層2は、SiCからなる低抵抗領域であるn+型基板1上にエピタキシャル成長によって形成された、n+型基板1よりも不純物濃度の低いn−型の半導体領域である。本実施の形態の接合FETは耐圧600Vクラスを想定しており、n−型ドリフト層2内の不純物である窒素(N)の濃度は2×1016cm−3とし、n+型基板1の主面に垂直な方向におけるn−型ドリフト層2の厚さは6μmとしている。p+型ゲート領域4およびp+型ゲート接合層10は、n−型ドリフト層2にp型の不純物(例えばアルミニウム)が高濃度で導入された低抵抗の領域であり、p+型ゲート領域4のピーク濃度は1×1018cm−3程度である。n+型ソース領域3はn−型ドリフト層2にn型の不純物(例えば窒素)が高濃度で導入された低抵抗の領域である。また、ドレイン電極6、ソースコンタクト層7およびゲートコンタクト層11は他の前述した2層配線とのコンタクトをとるためのシリサイド層である。また、n型層8およびn+型層9は、p+型ゲート領域4、p+型ゲート接合層10およびn+型ソース領域3の表面に不純物として窒素を導入して形成された半導体領域であり、n型層8の窒素の濃度は1×1018cm−3以下であることが望ましい。この窒素濃度を1×1018cm−3よりも高くすると、例えばn型層8とp+型ゲート領域4およびp+型ゲート接合層10との界面であるpn接合領域近傍での再結合中心が増え、リーク電流が増大する要因となる。
【0037】
なお、n+型層9は元々高濃度の窒素が導入されているn+型ソース領域3の側壁に更に窒素を注入した領域であり、窒素濃度としてはn+型ソース領域3とn+型層9は殆ど違いは無い。
【0038】
n+型基板1の主面に対して垂直な方向におけるトレンチ5の深さは1.2μmであり、ストライプ状に形成されたトレンチ5の延在方向に直交する方向であって、n+型基板1の主面に沿う方向における幅は1μmである。トレンチ5の幅方向と同一方向におけるn+型ソース領域3の幅は特に閾値電圧等のデバイス特性に直接関係するため、0.8〜1.0μm程度に幅を持たせている。
【0039】
次に、本実施の形態の接合FETの動作について説明する。
【0040】
まず、ブロッキング状態(オフ状態)では、ゲート(p+型ゲート領域4)に0Vまたは負の電圧を加えた状態でドレインに100V〜数kVもの電圧がかかる。このとき、チャネルは隣り合うp+型ゲート領域4同士の間のn−型ドリフト層2においてp+型ゲート領域4から空乏層が広がっており、ソース・ドレイン間のチャネルにはエネルギー障壁が生じている。この障壁によりオフ状態でのブロッキングが可能となる。
【0041】
一方、オン状態ではゲート(p+型ゲート領域4)に2.5V程度、ドレイン(ドレイン電極6)に1〜2V程度の電圧を印加する。これにより、ゲート間のチャネルの空乏層の形成される範囲が狭まりキャリアの経路ができるため、ソース(n+型ソース領域3)からドレインにキャリアが流れる。
【0042】
このとき、ゲート・ソース間に印加されている電圧は2.5V程度で、SiCのpn接合の拡散電位を超えてはいないが、p+型ゲート領域4とn+型ソース領域3との界面におけるpn接合領域近傍および半導体酸化膜界面には多くの準位が存在しており、その準位を介した再結合電流が流れている。
【0043】
図17に示す従来の接合FETでは、同様の動作によってソース・ドレイン間のオン・オフを切替えることができるが、上述した再結合電流であるリーク電流が発生しやすいという問題があった。従来の接合FETでは、ゲート領域24とソース領域23との接合部がトレンチ5の側壁で半導体基板21から露出しているため、ゲート領域24とソース領域23との接合部においてトレンチ5側壁の表面でのリーク電流が発生しやすい。
【0044】
これは、ドライエッチングにより半導体基板21を一部除去することでトレンチ5を形成しているために、トレンチ5の側面および底面の結晶にドライエッチングによるダメージが残留していることと、トレンチ5の表面に形成された酸化膜(図示しない)とSiC(半導体基板21)との界面には炭素が多く残留しているために界面準位密度が非常に高くなっていることに起因している。更に、図17に示す従来の接合FETでは、pn接合領域がトレンチ5の側壁において半導体基板21の表面から露出しているため、ストライプ状に形成されたトレンチ5の側壁の全ての領域でリーク電流が流れる虞がある。すなわち、リーク電流が発生しやすい領域が広いため、半導体基板21全体でのリーク電流の流れる量が大きくなる。
【0045】
本実施の形態の接合FETは、図17に示す従来の接合FETとは異なり、図2に示すようにトレンチの表面が窒素を含むn型層8およびn+型層9により覆われている。このため、トレンチ5の側壁においてp+型ゲート領域4とn+型ソース領域3との界面におけるpn接合領域が露出しておらず、トレンチ5側壁のpn接合領域でのリーク電流の発生を防ぐことができる。
【0046】
また、図3に示すp+型ゲート接合層10と、その側面に形成されたn型層8との界面におけるpn接合領域がp+型ゲート接合層10の上面の端部において露出しているが、このpn接合領域はトレンチ5の側壁のようにドライエッチングにより形成された面ではないためエッチングによるダメージを受けていない。すなわち、図17に示す従来の接合FETにおいて露出するpn接合領域に対し、図3に示す本実施の形態の接合FETにおいて露出するpn接合領域は結晶欠陥が少なく、再結合中心が非常に少ないため、リーク電流の発生を大幅に低減することができる。
【0047】
なお、図3に示すp+型ゲート接合層10と、その側面に形成されたn型層8との界面におけるpn接合領域が露出している領域はp+型ゲート接合層10の端部のみであり、従来のようにストライプ状に多数形成されたトレンチ5の側壁においてpn接合領域が露出する場合に比べてpn接合領域の露出面積が少ない。これにより、本実施の形態の接合FETでは、リーク電流の発生量を低減することができる。
【0048】
次に、本実施の形態の接合FETの製造方法を、図4〜図11を用いて説明する。
【0049】
まず、図4に示すように、SiCからなるn+型基板1上にエピタキシャル層を成長させ、n−型ドリフト層2を形成する。n+型基板1を構成するSiCは様々な面方位を有し、具体的には、SiCの代表的な面方位であるSi(シリコン)面、Si面の反対側の面であるC(カーボン)面、またはSi面およびC面に垂直に交わるSiCの側面である(11−20)面を有する。前記エピタキシャル層を成長させるn+型基板1の主面の面方位は、ここではSi面とし、そのオフ角は8度であるが、n+型基板1の主面の面方位はC面でも(11−20)面でも良く、オフ角は4度でも0度でも、n−型ドリフト層2となるエピタキシャル層が均一に成長すれば問題ない。
【0050】
続いて、図示はしないが、CVD(Chemical Vapor Deposition)法によりn−型ドリフト層2上に酸化シリコン膜を堆積し、リソグラフィおよびドライエッチングにより加工した前記酸化シリコン膜をハードマスクとしてp型の不純物(例えばアルミニウム)をn−型ドリフト層2の上面にイオン注入することにより、ターミネーション領域となるp型領域を形成する。その後、前記酸化シリコン膜からなるハードマスクは除去する。
【0051】
ターミネーション領域形成時に打ち込むアルミニウムの濃度は1×1017cm−3程度である。ターミネーション領域は図2に示すp+型ゲート領域4よりも半導体基板21の上面から下面方向に向かって深い領域に達するように形成する必要があるため、最大で2MeVの多段注入が必要である。本実施の形態ではターミネーション領域を形成するJTE(Junction Termination Extension)構造を採用しているが、ターミネーション領域の代わりにガードリング構造、メサ構造またはその他の構造を形成しても構わない。なお、ガードリング構造およびメサ構造は、共にJTE構造と同様にアクティブ領域の電界緩和を目的としてアクティブ領域の周囲に形成する構造であり、基板表面に不純物を打ち込む方法、金属配線を形成する方法、溝を形成する方法等によって形成される。
【0052】
次に、図5に示すように、ターミネーション領域の形成方法と同様の方法で、ソースとなるn+型ソース領域3およびゲートのコンタクト層となるp+型ゲート接合層10(図示しない)を形成する。図5ではn−型ドリフト層2の上面の全面にn+型ソース領域3を形成しているが、実際はゲートのコンタクト層やターミネーション領域には形成していない。ここでは、ターミネーション領域の形成工程と同様に、酸化シリコン膜からなるハードマスクを形成してイオン注入の打ち分けを行った後、前記酸化シリコン膜からなるハードマスクを除去する。n+型ソース領域3の形成時にn−型ドリフト層2の上面に打ち込むイオン種は、シート抵抗が小さくなるように、n+型の領域であるn+型ソース領域3には窒素を打ち込み、p+型の領域であるp+型ゲート接合層10にはアルミニウムを打ち込む。なお、ゲート耐圧確保のため窒素のイオン注入は500℃で行う。
【0053】
次に、図6に示すように、n+型ソース領域3上に酸化シリコン膜12を堆積し、リソグラフィおよびドライエッチングにより加工した酸化シリコン膜12をハードマスクとして、ドライエッチングによりn+型ソース領域3を貫通してn−型ドリフト層2の途中深さにまで達するトレンチ5を形成する。このとき、チャネル幅を一定に保つために、トレンチ5はできるだけn+型基板1の主面に対して垂直に近い方向に形成することが望ましい。
【0054】
次に、図7に示すように、図6で説明したトレンチ5を加工する際に用いた酸化シリコン膜12をそのままハードマスクとして用い、トレンチ5の側面および底面にゲートとなるp+型ゲート領域4をイオン注入により形成する。このとき打ち込むイオン種はアルミニウムとし、トレンチ5の側壁のp+型ゲート領域4は斜めイオン注入により形成し、トレンチ5の底面のp+型ゲート領域4は垂直イオン注入により形成する。斜めイオン注入の角度はn+型基板1の主面に対して垂直な方向から25度傾けた角度であり、打ち込みエネルギーは最大で100keVとする。トレンチ5の底面に対する垂直イオン注入はn+型基板1の主面に対して垂直な角度から打ち込み、打ち込みエネルギーは最大で150keVの多段注入とする。p+型ゲート領域4を形成するための斜めイオン注入および垂直イオン注入の工程でも、p+型ゲート接合層10の形成工程と同様に、ゲート抵抗を低減するために500℃の温度下で注入する。ただし、ゲート耐圧が5V程度の低い耐圧で問題なければイオン注入は室温で行っても良い。
【0055】
次に、図8に示すように、図6を用いて説明した工程で形成した酸化シリコン膜12をハードマスクとしてトレンチ5表面にn型不純物の注入を行う。打ち込むイオン種は窒素であり、注入エネルギーは20keV、ドーズ量は1×1013cm−2とし、これによりトレンチ5の表面の窒素の濃度は1×1018cm−3程度となる。トレンチ5に窒素を打ち込む際の注入角度は図7を用いて説明したp+型ゲート領域4の形成工程のイオン注入と同じく、n+型基板1の主面に対して垂直な方向から25度傾けた角度で打ち込む。これにより、トレンチ5の表面であってp+型ゲート領域4の表面にn型層8を形成し、トレンチ5の表面であってn+型ソース領域3の側面にn+型層9を形成する。
【0056】
次に、図9に示すように、1600℃程度で活性化アニールを行うことで半導体基板21の表面を酸化し、その後にハードマスク(酸化シリコン膜12)を除去し、続いてトレンチ5の埋め込みを行う。トレンチ5の埋め込みはCVD法により半導体基板21上に酸化シリコン膜を堆積することにより前記酸化シリコン膜からなる層間絶縁膜13を形成することで行う。層間絶縁膜13の上面の平坦化はエッチバックすることにより行うが、CMP(Chemical Mechanical Polishing)等の他の手法で平坦化しても構わない。
【0057】
次に、図10に示すように、半導体基板21の主面および裏面のコンタクトを形成する。半導体基板21の主面側のソースおよびゲートのコンタクトの形成工程では、まずリソグラフィおよびドライエッチングによりn+型ソース領域3上およびp+型ゲート接合層10(図示しない)上の層間絶縁膜13にn+型ソース領域3およびp+型ゲート接合層10のそれぞれの上面に達するコンタクトホールを形成する。その後、露出したn+型ソース領域3上、p+型ゲート接合層10上および層間絶縁膜13上にスパッタリング法によりニッケル(Ni)膜を堆積させ、1000℃のアニールによりニッケル膜が堆積したn+型ソース領域3上およびp+型ゲート接合層10上のそれぞれにニッケルシリサイドを形成し、最後に未反応メタルを除去する。これにより、前記ニッケルシリサイドからなるソースコンタクト層7およびゲートコンタクト層11(図示しない)が、n+型ソース領域3上およびp+型ゲート接合層10上にそれぞれ形成される。n+型基板1の裏面においても同様に、n+型基板1の裏面にニッケル膜を堆積させ、1000℃のシリサイド化アニールを行うことによりn+型基板1の裏面にニッケルシリサイドを形成する。これにより、n+型基板1の裏面には前記ニッケルシリサイドからなるドレイン電極6が形成される。
【0058】
次に、図11に示すように、層間絶縁膜13上にスパッタリング法によりアルミニウム配線14を形成した後に、アルミニウム配線14の上面をCVD法で形成した絶縁膜15で覆う。その後、図示はしないが、リソグラフィおよびドライエッチングにより絶縁膜15の一部を除去してアルミニウム配線14の上面を露出させ、ソースパッドおよびゲートパッドをそれぞれ開口して本実施の形態の接合FETを完成させる。なお、本実施の形態ではp+型ゲート接合層10およびゲートコンタクト層11を形成する際に打ち込む不純物をアルミニウムとしたが、代わりにボロン(B)を打ち込んでも良い。
【0059】
次に、本発明の効果について本実施の形態の接合FETの特性を示す図を用いて説明する。図12は、本実施の形態の接合FETと図17に示した従来の接合FETを同時に同一基板上に作製した際の、それぞれのFETのゲート電圧−ゲート電流特性を示している。図12に示すように、従来の接合FETに比べ、本実施の形態の接合FETではゲートに正の電圧を印加した際のリーク電流が約2桁低減していることがわかる。これは、以下の2点の理由に起因する。
【0060】
一つ目の理由は、従来の接合FETでは図17に示した断面図において複数のトレンチ5の側壁全てにおいてpn接合領域が半導体基板21から露出しており、pn接合領域の露出している領域が広いのに対し、本実施の形態の接合FETでは図2に示す断面図ではpn接合領域が露出しておらず、図3で示す断面図においてp+型ゲート接合層10の端部の上面においてのみpn接合領域が露出していることである。すなわち、本実施の形態の接合FETにおいて半導体基板21から露出するpn接合領域はp+型ゲート接合層10とn型層8との接合領域のみでり、従来の接合FETに比べて半導体装置全体においてpn接合領域が露出している領域が狭くなっている。リーク電流の発生する原因の1つはpn接合領域の再結合によるものであるため、半導体基板21から露出しているpn接合領域が狭いほどリーク電流は小さくなる。これにより、リーク電流が発生しうる領域が狭まるため、本実施の形態の接合FETでは発生するリーク電流の大きさも大幅に低減される。
【0061】
二つ目の理由は、本実施の形態の接合FETでは、pn接合領域が露出している面がトレンチ5の側壁ではなく半導体基板21の主面のみであるということである。リーク電流の発生する原因の1つである再結合中心は、ドライエッチングでダメージの入ったトレンチ5の側壁よりも半導体基板21の主面の方が少ないので、本実施の形態の接合FETの方が従来の接合FETに比べてリーク電流が小さくなる。リーク電流の発生する要因としては、バルクでの再結合も考えられるが、特許文献1に示す従来の接合FETおよび本実施の形態の接合FETではゲートのp型領域の濃度を1×1018cm−3程度に下げているため、バルクでの再結合電流は表面での再結合電流よりも小さく、バルクでの再結合電流の影響は無視することができる。
【0062】
以上に述べたように、本実施の形態では、ノーマリオフのトレンチ型接合FETにおいて、トレンチ5の側壁および底面に窒素を導入することにより、ゲート・ソース間のリーク電流を低減することができる。
【0063】
(実施の形態2)
次に、本実施の形態の接合FETについて、図13に示す断面図を用いて説明する。本実施の形態の接合FETはn+型基板1上にエピタキシャル成長により形成されたn−型ドリフト層2を有し、n−型ドリフト層2の上面にはn+型ソース領域3が形成され、n+型ソース領域3を貫いてn−型ドリフト層2の途中深さまで達するトレンチ5が形成されており、トレンチ5の側壁および底面のn−型ドリフト層2にはp+型ゲート領域4が形成されている。トレンチ5の側壁および底面の表面には絶縁体材料膜である酸化シリコン膜からなる半導体酸化膜16が形成されている。なお、ここではn+型基板1、n−型ドリフト層2、n+型ソース領域3、p+型ゲート領域4、半導体酸化膜16およびp+型ゲート接合層10(図示しない)を含む領域を半導体基板21とする。
【0064】
前記実施の形態1ではトレンチ5の側壁および底面においてpn接合領域が露出しておらず、また、図2では図示していないものの、トレンチ5の側壁および底面には酸化膜が形成されていた。本実施の形態と前記実施の形態1との違いは、前記実施の形態1では図2に示すようにトレンチ5の側壁および底面にn型層8およびn+型層9が形成されていたのに対し、本実施の形態では図13に示すようにトレンチ5の側壁および底面に形成された半導体酸化膜16の表面に窒素を導入し、トレンチ5の表面において酸窒化シリコン膜からなるパッシベーション膜を形成している点にある。また、本実施の形態ではトレンチ5の表面においてpn接合領域が露出している点も、前記実施の形態1とは異なる。また、本実施の形態の接合FETでは、トレンチ5の側壁および底面において窒素は半導体酸化膜16の表面のみに存在して酸窒化シリコン膜を形成しており、ドーパントとしては働いていない。
【0065】
次に、本実施の形態の接合FETの製造方法を説明する。まず、図7で示したp+型ゲート領域4を形成する工程までは前記実施の形態1と同様に行う。その後、図14に示すように、半導体基板21を高温でアニールすることにより犠牲酸化を行い、前記犠牲酸化によってトレンチ5の側壁を含む半導体基板21の表面に形成した酸化膜を除去した後、1300℃の温度下においてN2O雰囲気でトレンチ5の表面を酸化する。これにより、半導体酸化膜16の表面には窒素が導入され、トレンチ5の表面における界面準位密度は大幅に低減される。このときn+型ソース領域3の上面には酸化シリコン膜12が形成されているため、酸化シリコン膜12に覆われたn+型ソース領域3の上面は酸化されず、窒素も導入されない。
【0066】
なお、1300℃のN2O雰囲気で酸化して窒素を導入する前に、犠牲酸化をして形成した酸化膜を除去する工程を加えることで、トレンチ5を形成する際のドライエッチング工程またはp+型ゲート領域4の形成工程でのイオン注入によりダメージを受けたトレンチ5の側壁および底面の一部を除去することができる。
【0067】
また、半導体酸化膜16の表面に窒素を導入する際の酸化温度を1300℃という高温としたのは、SiCがSiに比べ原子間の結合が強く熱的に安定しているためである。すなわち、SiCの熱酸化の速度はSiに比べ25倍程度も遅いため、NOもしくはN2Oによる窒化も1200℃未満では殆ど進まず、界面準位密度を低減する効果が殆ど無い。また、熱酸化により過剰となるカーボンのクラスター化を防ぐためにも、高温による熱酸化が有効である。よって、半導体酸化膜16の表面に窒素を導入する際の酸化温度は1200℃以上が望ましく、本実施の形態では1300℃の温度下において窒素を導入している。
【0068】
その後のトレンチの埋め込み工程以降のシリサイド化および配線の形成を含む工程は前記実施の形態1で示した図10以降の工程と同様に行い、図15に示す半導体装置を完成する。半導体酸化膜16の表面に窒素を導入する手段は、ウェット酸化後のNOアニール等でも良いが、本実施の形態で特に重要なトレンチ5の側壁の面である(11−20)面においてはN2O酸化が最も界面準位密度を低減できるため、本実施の形態ではN2O雰囲気で酸化をする。
【0069】
次に、本実施の形態の効果について説明する。図16は本実施の形態の接合FETと図17に示した従来の接合FETを同時に同一基板上に作製した際の、それぞれのFETのゲート電圧−ゲート電流特性を示している。従来の接合FETに比べ、本実施の形態の接合FETではリーク電流が約1桁低減している。これは、pn接合領域が半導体基板21の表面に露出している面における界面準位密度が低減したことに起因している。本発明者らがトレンチ5の側壁の面である(11−20)面において、1200℃のドライ酸化と1300℃のN2O酸化を同時に行い界面準位密度を測定したところ、価電子帯端における界面準位密度は1200℃のドライ酸化では1×1013cm−2eV−1程度だったのに対し、1300℃のN2O酸化では1×1012cm−2eV−1程度と約1桁低減したことから、pn接合表面部での再結合電流が低減したものと考えられる。このことから、トレンチ5の側面に窒素を導入することで、pn接合領域が半導体基板21の表面に露出している面における界面準位密度が低減したと言える。
【0070】
本実施の形態では、ノーマリオフのトレンチ型接合FETにおいて、トレンチ5の側壁の半導体酸化膜16の表面に窒素を導入して半導体酸化膜16の表面に酸窒化シリコン膜を形成することにより、図17に示す従来の接合FETに比べてトレンチ5の表面における界面準位密度を低減し、ゲート・ソース間でのリーク電流を低減することができる。また、トレンチ5の側壁にn型不純物を導入することにより半導体酸化膜16の表面の界面準位がpn接合に与える影響を低減することができ、ゲート・ソース間のリーク電流を低減することができる。
【0071】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0072】
例えば、本発明は横チャネル型の接合FET等、前述した実施の形態以外のあらゆる接合FETにも適用可能である。また、上記した実施の形態1、2は全てSiC基板を例に説明したが、窒化ガリウム等、他のワイドバンドギャップ半導体基板を用いた接合FETに適用可能である。
【産業上の利用可能性】
【0073】
本発明の半導体装置の製造方法は、ワイドバンドギャップ半導体基板に形成された接合FETに幅広く利用されるものである。
【符号の説明】
【0074】
1 n+型基板
2 n−型ドリフト層
3 n+型ソース領域
4 p+型ゲート領域
5 トレンチ
6 ドレイン電極
7 ソースコンタクト層
8 n型層
9 n+型層
10 p+型ゲート接合層
11 ゲートコンタクト層
12 酸化シリコン膜
13 層間絶縁膜
14 アルミニウム配線
15 絶縁膜
16 半導体酸化膜
21 半導体基板
23 ソース領域
24 ゲート領域
【特許請求の範囲】
【請求項1】
第1導電型の半導体基板と、
前記半導体基板上に形成された第1導電型のドリフト層と、
前記ドリフト層の上面に形成された第1導電型のソース領域と、
前記ソース領域の上面から前記ドリフト層の途中深さに達するトレンチと、
前記ソース領域の下部の前記ドリフト層内において前記トレンチの側壁および底面に形成された第2導電型のゲート領域と、
を有し、
前記ゲート領域が形成されている前記トレンチの側壁および底面に窒素が導入されていることを特徴とする半導体装置。
【請求項2】
前記ゲート領域が形成されている前記トレンチの側壁および底面に前記窒素を不純物とする第1導電型の半導体領域が形成されていることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記ゲート領域が形成されている前記トレンチの側壁および底面に前記窒素を含む絶縁体材料膜が形成されていることを特徴とする請求項1記載の半導体装置。
【請求項4】
前記半導体基板は炭化珪素を含むことを特徴とする請求項1記載の半導体装置。
【請求項5】
前記半導体基板は窒化ガリウムを含むことを特徴とする請求項1記載の半導体装置。
【請求項6】
前記ソース領域の下部の前記ドリフト層内において前記トレンチの側壁および底面に導入された前記窒素の濃度は1×1018cm−3以下であることを特徴とする請求項1記載の半導体装置。
【請求項7】
前記第1導電型の半導体領域は前記トレンチの側面および底面を覆っており、前記ゲート領域と前記ソース領域との界面であるpn接合領域は前記トレンチの側壁において露出していないことを特徴とする請求項2記載の半導体装置。
【請求項8】
第1導電型の半導体基板の主面に形成された接合型電界効果トランジスタを備えた半導体装置の製造方法であって、
(a)前記半導体基板上に第1導電型のドリフト層を形成する工程と、
(b)前記(a)工程の後、前記ドリフト層の上面に不純物を注入し、第2導電型のソース領域を形成する工程と、
(c)前記(b)工程の後、エッチングにより前記ソース領域の上面から前記ドリフト層の途中深さまで達するトレンチを形成する工程と、
(d)前記(c)工程の後、前記ソース領域上にマスクを形成し、前記ドリフト層内であって前記トレンチの側壁および底面に不純物を導入し、第2導電型のゲート領域を形成する工程と、
(e)前記(d)工程の後、前記トレンチの側壁および底面に窒素を導入する工程と、
(f)前記(e)工程の後、前記マスクを除去し、前記半導体基板上に前記トレンチを埋め込む層間絶縁膜を形成する工程と、
(g)前記(f)工程の後、前記ソース領域上において前記層間絶縁膜の一部を開口し、前記ソース領域の上面を露出させる工程と、
(h)前記(g)工程の後、前記ソース領域の上面および前記半導体基板の下面にそれぞれ電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項9】
前記(e)工程では、イオン注入によって前記トレンチの側壁および底面に前記窒素を導入し、前記トレンチの側壁および底面に前記窒素を不純物とする第1導電型の半導体領域を形成することを特徴とする請求項8記載の半導体装置の製造方法。
【請求項10】
前記(e)工程では、前記半導体基板の主面に垂直な方向および前記半導体基板の主面に垂直な方向に対して斜めの角度からイオン注入を行うことで、前記トレンチの側壁および底面に前記第1導電型の半導体領域を形成することを特徴とする請求項9記載の半導体装置の製造方法。
【請求項11】
前記(e)工程では、前記窒素を導入して形成した前記第1導電型の半導体領域により前記トレンチの側面および底面を覆い、前記ゲート領域と前記ソース領域との界面であるpn接合領域を前記トレンチの側壁において露出させないことを特徴とする請求項9記載の半導体装置の製造方法。
【請求項12】
前記(a)工程では、NOまたはN2O雰囲気中でのアニールにより前記トレンチの側壁および底部に前記窒素を導入し、前記トレンチの側壁および底部にパッシベーション膜を形成することを特徴とする請求項8記載の半導体装置の製造方法。
【請求項13】
前記(a)工程では、1200℃以上のNOまたはN2O雰囲気中でのアニールにより前記トレンチの側壁および底部に前記窒素を導入し、前記トレンチの側壁および底部にパッシベーション膜を形成することを特徴とする請求項12記載の半導体装置の製造方法。
【請求項1】
第1導電型の半導体基板と、
前記半導体基板上に形成された第1導電型のドリフト層と、
前記ドリフト層の上面に形成された第1導電型のソース領域と、
前記ソース領域の上面から前記ドリフト層の途中深さに達するトレンチと、
前記ソース領域の下部の前記ドリフト層内において前記トレンチの側壁および底面に形成された第2導電型のゲート領域と、
を有し、
前記ゲート領域が形成されている前記トレンチの側壁および底面に窒素が導入されていることを特徴とする半導体装置。
【請求項2】
前記ゲート領域が形成されている前記トレンチの側壁および底面に前記窒素を不純物とする第1導電型の半導体領域が形成されていることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記ゲート領域が形成されている前記トレンチの側壁および底面に前記窒素を含む絶縁体材料膜が形成されていることを特徴とする請求項1記載の半導体装置。
【請求項4】
前記半導体基板は炭化珪素を含むことを特徴とする請求項1記載の半導体装置。
【請求項5】
前記半導体基板は窒化ガリウムを含むことを特徴とする請求項1記載の半導体装置。
【請求項6】
前記ソース領域の下部の前記ドリフト層内において前記トレンチの側壁および底面に導入された前記窒素の濃度は1×1018cm−3以下であることを特徴とする請求項1記載の半導体装置。
【請求項7】
前記第1導電型の半導体領域は前記トレンチの側面および底面を覆っており、前記ゲート領域と前記ソース領域との界面であるpn接合領域は前記トレンチの側壁において露出していないことを特徴とする請求項2記載の半導体装置。
【請求項8】
第1導電型の半導体基板の主面に形成された接合型電界効果トランジスタを備えた半導体装置の製造方法であって、
(a)前記半導体基板上に第1導電型のドリフト層を形成する工程と、
(b)前記(a)工程の後、前記ドリフト層の上面に不純物を注入し、第2導電型のソース領域を形成する工程と、
(c)前記(b)工程の後、エッチングにより前記ソース領域の上面から前記ドリフト層の途中深さまで達するトレンチを形成する工程と、
(d)前記(c)工程の後、前記ソース領域上にマスクを形成し、前記ドリフト層内であって前記トレンチの側壁および底面に不純物を導入し、第2導電型のゲート領域を形成する工程と、
(e)前記(d)工程の後、前記トレンチの側壁および底面に窒素を導入する工程と、
(f)前記(e)工程の後、前記マスクを除去し、前記半導体基板上に前記トレンチを埋め込む層間絶縁膜を形成する工程と、
(g)前記(f)工程の後、前記ソース領域上において前記層間絶縁膜の一部を開口し、前記ソース領域の上面を露出させる工程と、
(h)前記(g)工程の後、前記ソース領域の上面および前記半導体基板の下面にそれぞれ電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項9】
前記(e)工程では、イオン注入によって前記トレンチの側壁および底面に前記窒素を導入し、前記トレンチの側壁および底面に前記窒素を不純物とする第1導電型の半導体領域を形成することを特徴とする請求項8記載の半導体装置の製造方法。
【請求項10】
前記(e)工程では、前記半導体基板の主面に垂直な方向および前記半導体基板の主面に垂直な方向に対して斜めの角度からイオン注入を行うことで、前記トレンチの側壁および底面に前記第1導電型の半導体領域を形成することを特徴とする請求項9記載の半導体装置の製造方法。
【請求項11】
前記(e)工程では、前記窒素を導入して形成した前記第1導電型の半導体領域により前記トレンチの側面および底面を覆い、前記ゲート領域と前記ソース領域との界面であるpn接合領域を前記トレンチの側壁において露出させないことを特徴とする請求項9記載の半導体装置の製造方法。
【請求項12】
前記(a)工程では、NOまたはN2O雰囲気中でのアニールにより前記トレンチの側壁および底部に前記窒素を導入し、前記トレンチの側壁および底部にパッシベーション膜を形成することを特徴とする請求項8記載の半導体装置の製造方法。
【請求項13】
前記(a)工程では、1200℃以上のNOまたはN2O雰囲気中でのアニールにより前記トレンチの側壁および底部に前記窒素を導入し、前記トレンチの側壁および底部にパッシベーション膜を形成することを特徴とする請求項12記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2011−171421(P2011−171421A)
【公開日】平成23年9月1日(2011.9.1)
【国際特許分類】
【出願番号】特願2010−32276(P2010−32276)
【出願日】平成22年2月17日(2010.2.17)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成23年9月1日(2011.9.1)
【国際特許分類】
【出願日】平成22年2月17日(2010.2.17)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]